JP2010267869A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2010267869A JP2010267869A JP2009118896A JP2009118896A JP2010267869A JP 2010267869 A JP2010267869 A JP 2010267869A JP 2009118896 A JP2009118896 A JP 2009118896A JP 2009118896 A JP2009118896 A JP 2009118896A JP 2010267869 A JP2010267869 A JP 2010267869A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- land
- heat
- semiconductor package
- heat spreader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
【課題】半導体パッケージのヒートスプレッダを半田接続する為のランドを備えて、低コストな2層基板におけるランドからの効率的な放熱が可能な配線基板の提供。
【解決手段】半導体パッケージ(図示せず)のヒートスプレッダ(図示せず)を半田接続する為の1又は複数のランド1と、ランド1及び基板本体を貫通する複数のスルーホール2とを備え、半導体パッケージを表面実装する配線基板13。ランド1の表面は、スルーホール2を除いて透き間無く一様に形成されており、ランド1のスルーホール2を含む面積が、ヒートスプレッダの対向面の面積の9割以上である構成である。
【選択図】図1
【解決手段】半導体パッケージ(図示せず)のヒートスプレッダ(図示せず)を半田接続する為の1又は複数のランド1と、ランド1及び基板本体を貫通する複数のスルーホール2とを備え、半導体パッケージを表面実装する配線基板13。ランド1の表面は、スルーホール2を除いて透き間無く一様に形成されており、ランド1のスルーホール2を含む面積が、ヒートスプレッダの対向面の面積の9割以上である構成である。
【選択図】図1
Description
本発明は、半導体パッケージのヒートスプレッダを半田接続する為のランドと、ランドの表面から基板の裏面へ貫通する複数のスルーホールとを備えて、半導体パッケージを表面実装する配線基板に関するものである。
配線基板(プリント基板)に発熱性の半導体パッケージを実装する場合、低コストで高い放熱性能を実現するには、放熱フィン等の補助放熱部品を使用せずに、配線基板側で効率的に放熱させる必要がある。配線基板側で効率的に放熱させる為に、半導体パッケージのヒートスプレッダ(基板への対向面に設けられたヒートシンク)を半田接続する為のランドに、多数のスルーホール又はビア(via :内面に導体がメッキされたスルーホール)を設けることがある。スルーホールは、ランド及び配線基板を貫通して、配線基板の裏側へ熱を逃がす為の貫通孔である。
特許文献1には、電子部品の熱を伝導する伝熱面を、独立した複数の領域に区分し、複数の領域にそれぞれ半田を付着させた半田領域と、伝熱面のうち、隣接する半田領域の間に設けられた複数の放熱用のスルーホールとを備えたプリント配線基板が開示されている。このプリント配線基板は、基板の内層に設けられ、スルーホールに熱的に接続された1層以上の金属パターンと、スルーホールの伝熱面側の開口部周囲に設けられ、溶融半田が流出し得ない幅を有する半田レジストとを更に備え、半田レジストは、スルーホールの伝熱面側の開口部からの、溶融半田の流入を防止する。
特許文献2には、基板の一面上にヒートシンクが設けられ、このヒートシンクの上に発熱素子が設けられ、ヒートシンクの外周に、発熱素子と電気的に接続された端子部が設けられた電子装置が開示されている。基板の一面には、ヒートシンクの搭載領域から端子部側へはみ出した領域迄、熱伝導層が設けられ、基板の熱伝導層に対応する領域には、多数のサーマルビアが形成されている。多数のサーマルビアは、その最外周に配列されたサーマルビアの密度が、その内周側に配列されたサーマルビアの密度よりも大きくなるように形成されている。
特許文献1に開示されたプリント配線基板は、基板の裏面及び内層による放熱効果を期待するランド形状になっており、低コストで実現できる(内層が存在しない)2層の基板については適用できないという問題がある。
また、特許文献2に開示された電子装置は、基板裏面の放熱効果のみを期待しており、基板表面の放熱効果は利用していないという問題がある。
また、特許文献2に開示された電子装置は、基板裏面の放熱効果のみを期待しており、基板表面の放熱効果は利用していないという問題がある。
本発明は、上述したような事情に鑑みてなされたものであり、半導体パッケージのヒートスプレッダを半田接続する為のランドを備えて、低コストな2層基板におけるランドからの効率的な放熱が可能な配線基板を提供することを目的とする。
第1発明に係る配線基板は、半導体パッケージのヒートスプレッダを半田接続する為の1又は複数のランドと、該ランド及び基板本体を貫通する複数のスルーホールとを備え、前記半導体パッケージを表面実装する配線基板において、前記ランドの表面は、前記スルーホールを除いて透き間無く一様に形成されており、前記ランドのスルーホールを含む面積が、前記ヒートスプレッダの対向面の面積の9割以上であることを特徴とする。
この配線基板では、1又は複数のランドが、半導体パッケージのヒートスプレッダを半田接続し、複数のスルーホールが、ランド及び基板本体を貫通し、半導体パッケージを表面実装する。ランドの表面は、スルーホールを除いて透き間無く一様に形成されており、ランドのスルーホールを含む面積が、ヒートスプレッダの対向面の面積の9割以上である。
第2発明に係る配線基板は、前記スルーホールは、前記ランドの中央付近に設けてあることを特徴とする。
第3発明に係る配線基板は、前記ランドの表面は、前記スルーホールの周囲にレジストを施してあることを特徴とする。
第4発明に係る配線基板は、前記ランドは、平面方向へ突出して前記ヒートスプレッダに対向しない1又は複数の突出部を有することを特徴とする。
第5発明に係る配線基板は、前記スルーホールは、1又は複数列に並列してあることを特徴とする。
本発明に係る配線基板によれば、半導体パッケージのヒートスプレッダを半田接続する為のランドを備えて、低コストな2層基板におけるランドからの効率的な放熱が可能な配線基板を実現することができる。
以下に、本発明をその実施の形態を示す図面に基づき説明する。
(実施の形態1)
図1は、本発明に係る配線基板の実施の形態1が備えるランドの構成を示す模式図であり、図2は、図1に示すランド付近の配線基板の断面を示す断面図である。
この配線基板13は、銅箔による金属パターンが外層のみに設けられた2層PCB(Printed-Circuit Board)であり、IC(Integrated Circuit),LSI(Large Scale Integrated circuit)等の半導体パッケージ10を表面実装する。配線基板13の基材17は、紙フェノール、ガラス布エポキシ、ガラスセラミック、アルミナ等の絶縁材で成形され、その表面及び裏面には、必要に応じて金属パターン(表)15及び金属パターン(裏)14がプリントされている。
(実施の形態1)
図1は、本発明に係る配線基板の実施の形態1が備えるランドの構成を示す模式図であり、図2は、図1に示すランド付近の配線基板の断面を示す断面図である。
この配線基板13は、銅箔による金属パターンが外層のみに設けられた2層PCB(Printed-Circuit Board)であり、IC(Integrated Circuit),LSI(Large Scale Integrated circuit)等の半導体パッケージ10を表面実装する。配線基板13の基材17は、紙フェノール、ガラス布エポキシ、ガラスセラミック、アルミナ等の絶縁材で成形され、その表面及び裏面には、必要に応じて金属パターン(表)15及び金属パターン(裏)14がプリントされている。
半導体パッケージ10の配線基板13への結合面には、発熱を放散させる為の金属プレートであるヒートスプレッダ(又はヒートシンク)12が、全面に接合されている。ヒートスプレッダ12は、半田により配線基板13に接合される。配線基板13のヒートスプレッダ12が接合される領域には、銅箔パターンによる例えば方形のランド1が形成されている。尚、ランド1は、必要に応じて、配線基板13に1又は複数設けられる。
ここで、ヒートスプレッダ12からランド1への伝熱効率を良くする為に、ランド1の面積は、ヒートスプレッダ12のランド1への対向面の面積の9割以上としている。
ここで、ヒートスプレッダ12からランド1への伝熱効率を良くする為に、ランド1の面積は、ヒートスプレッダ12のランド1への対向面の面積の9割以上としている。
ランド1には、ランド1及び配線基板13をその厚さ方向に貫通する多数のスルーホール2が設けられている。尚、スルーホール2は、その内側面が導体によりメッキされたビア(サーマルビア)であっても良い。
スルーホール2は、ランド1の中央付近に、例えば7つを均等に整列させた列が2列平行に並び、その2列の外側に、例えば4つを均等に整列させた列が1列ずつ平行に並ぶように設けられており、ランド1の周縁部には設けられていない。
スルーホール2は、ランド1の中央付近に、例えば7つを均等に整列させた列が2列平行に並び、その2列の外側に、例えば4つを均等に整列させた列が1列ずつ平行に並ぶように設けられており、ランド1の周縁部には設けられていない。
これにより、ヒートスプレッダ12及びランド1の半田11による接合領域を、ランド1の周縁部に設けることができるので、従来利用されていなかった、ランド1の周縁部から配線基板13の表面への伝熱効果を利用でき、伝熱効率を高めることができる。また、半導体パッケージ10の発熱量の大きい部分付近に、スルーホール2を集中させて設けることにより、配線基板13の裏面への伝熱効果を高めることができる。
尚、従来は、ランド1の周縁部にもスルーホール2を設けて、熱抵抗が比較的大きいランド1から配線基板13の裏面への伝熱効果のみを利用しており、熱抵抗が比較的小さいランド1から配線基板13の表面への伝熱効果は利用されていなかった。ランド1の周縁部に熱抵抗が比較的大きいスルーホール2を設けておくことは、熱抵抗が比較的小さいランド1から配線基板13の表面への放熱の妨げになっていた。
スルーホール2のランド1側の各開口部周囲には、スルーホール2に溶融半田が流入しないように、レジスト(絶縁材)3を施してある。尚、ランド1の表面は、スルーホール2及びレジスト3の部分を除いて、ベタ一面に(透き間無く一様に)形成してある。
配線基板13の表面には、ランド1の各辺にそれぞれ平行に対向するように、4つのリード電極群4が設けられている。リード電極群4は、金属パターン(表)15の一部であり、半導体パッケージ10の図示しない多数のリード線にそれぞれ半田付けで接続される。
配線基板13の表面には、ランド1の各辺にそれぞれ平行に対向するように、4つのリード電極群4が設けられている。リード電極群4は、金属パターン(表)15の一部であり、半導体パッケージ10の図示しない多数のリード線にそれぞれ半田付けで接続される。
このような構成の配線基板1では、図2に示すように、半導体パッケージ10からの発熱は、配線基板13に接合されない部分から輻射により放散されると共に、ヒートスプレッダ12、半田11及びスルーホール2を通じて、配線基板13の裏面側へ伝導される。配線基板13の裏面側へ伝導された熱は、配線基板13の裏面に設けられた金属パターン(裏)14を通じて伝導され、輻射により放散される。
半導体パッケージ10からの発熱は、更に、ヒートスプレッダ12、半田11及びランド1を通じて、配線基板13の表面全面に設けられた金属パターン(表)15に伝導され、輻射により放散される。
半導体パッケージ10からの発熱は、更に、ヒートスプレッダ12、半田11及びランド1を通じて、配線基板13の表面全面に設けられた金属パターン(表)15に伝導され、輻射により放散される。
図3は、図1に示すランド1による熱の拡散効果を確認する為に実施した実験の結果を示す説明図である。
この実験では、半導体パッケージ10をランド1に実装し、半導体パッケージ10内の半導体素子を駆動した。この状態で、図3(b)に示すように、ランド1の周囲の4つのリード電極群4の各外側の切断線A,B,C,Dで、金属パターン(表)15を順次切断して行き、それぞれの場合におけるランド1から配線基板13及び周囲への熱抵抗を測定し、図3(a)に示す結果を得た。
この実験では、半導体パッケージ10をランド1に実装し、半導体パッケージ10内の半導体素子を駆動した。この状態で、図3(b)に示すように、ランド1の周囲の4つのリード電極群4の各外側の切断線A,B,C,Dで、金属パターン(表)15を順次切断して行き、それぞれの場合におけるランド1から配線基板13及び周囲への熱抵抗を測定し、図3(a)に示す結果を得た。
金属パターン(表)15を切断していない場合、熱抵抗は18.2℃/Wであった。
切断線Aで金属パターン(表)15を切断した場合、熱抵抗は18.6℃/Wであった。
切断線A,Bで金属パターン(表)15を切断した場合、熱抵抗は19.1℃/Wであった。
切断線Aで金属パターン(表)15を切断した場合、熱抵抗は18.6℃/Wであった。
切断線A,Bで金属パターン(表)15を切断した場合、熱抵抗は19.1℃/Wであった。
切断線A,B,Cで金属パターン(表)15を切断した場合、熱抵抗は20.4℃/Wであった。
切断線A,B,C,Dで金属パターン(表)15を切断した場合、熱抵抗は20.6℃/Wであった。
以上の実験結果から、半導体パッケージ10の周囲の金属パターン(表)15が多い程、熱が拡散され易いこと、また、ランド1の周縁部から配線基板13の表面(金属パターン(表)15)への伝熱効果が大きいことが分かる。
切断線A,B,C,Dで金属パターン(表)15を切断した場合、熱抵抗は20.6℃/Wであった。
以上の実験結果から、半導体パッケージ10の周囲の金属パターン(表)15が多い程、熱が拡散され易いこと、また、ランド1の周縁部から配線基板13の表面(金属パターン(表)15)への伝熱効果が大きいことが分かる。
(実施の形態2)
図4は、本発明に係る配線基板の実施の形態2が備えるランドの構成を示す模式図である。
この配線基板13aは、銅箔による金属パターンが外層のみに設けられた2層PCBであり、IC,LSI等の半導体パッケージを表面実装する。
配線基板13上で半導体パッケージのヒートスプレッダが接合される領域には、銅箔パターンによる大略方形のランド1aが形成されている。
図4は、本発明に係る配線基板の実施の形態2が備えるランドの構成を示す模式図である。
この配線基板13aは、銅箔による金属パターンが外層のみに設けられた2層PCBであり、IC,LSI等の半導体パッケージを表面実装する。
配線基板13上で半導体パッケージのヒートスプレッダが接合される領域には、銅箔パターンによる大略方形のランド1aが形成されている。
ランド1aは、周囲の4つのリード電極群4相互の間隙を縫うように、平面方向へ突出して先端部を扇状に広げた突出部1bを四隅に有している。突出部1bは、半導体パッケージのヒートスプレッダに対向しないので、半田付けには使用されないが、ランド1aの周縁部から配線基板13aの表面への伝熱効果を高めることができる。その他の構成は、上述した実施の形態1の配線基板13の構成と同様であるので、同一箇所には同一符号を付して、説明を省略する。
このような構成の配線基板13aでは、半導体パッケージからの発熱は、ヒートスプレッダ、半田及びランド1aを通じて、配線基板13aの表面全面に設けられた金属パターン(表)に伝導され、輻射により放散される。その際、ランド1aの突出部1bが、金属パターン(表)により近いので、突出部1bから金属パターン(表)へ熱が効率良く伝導される。また、突出部1bから熱が輻射により放散される。その他の動作は、上述した実施の形態1の配線基板13の動作(図2)と同様であるので、説明を省略する。
以上から、配線基板13aは、半導体パッケージからの発熱を、実施の形態1の配線基板13より効率的に放散することができる。
以上から、配線基板13aは、半導体パッケージからの発熱を、実施の形態1の配線基板13より効率的に放散することができる。
1,1a ランド
1b 突出部
2 スルーホール
3 レジスト
4 リード電極群
10 半導体パッケージ
12 ヒートスプレッダ
13,13a 配線基板
14 金属パターン(裏)
15 金属パターン(表)
17 基材
1b 突出部
2 スルーホール
3 レジスト
4 リード電極群
10 半導体パッケージ
12 ヒートスプレッダ
13,13a 配線基板
14 金属パターン(裏)
15 金属パターン(表)
17 基材
Claims (5)
- 半導体パッケージのヒートスプレッダを半田接続する為の1又は複数のランドと、該ランド及び基板本体を貫通する複数のスルーホールとを備え、前記半導体パッケージを表面実装する配線基板において、
前記ランドの表面は、前記スルーホールを除いて透き間無く一様に形成されており、前記ランドのスルーホールを含む面積が、前記ヒートスプレッダの対向面の面積の9割以上であることを特徴とする配線基板。 - 前記スルーホールは、前記ランドの中央付近に設けてある請求項1記載の配線基板。
- 前記ランドの表面は、前記スルーホールの周囲にレジストを施してある請求項1又は2記載の配線基板。
- 前記ランドは、平面方向へ突出して前記ヒートスプレッダに対向しない1又は複数の突出部を有する請求項1乃至3の何れか1項に記載の配線基板。
- 前記スルーホールは、1又は複数列に並列してある請求項1乃至4の何れか1項に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118896A JP2010267869A (ja) | 2009-05-15 | 2009-05-15 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009118896A JP2010267869A (ja) | 2009-05-15 | 2009-05-15 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010267869A true JP2010267869A (ja) | 2010-11-25 |
Family
ID=43364583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009118896A Pending JP2010267869A (ja) | 2009-05-15 | 2009-05-15 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010267869A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076566A (ja) * | 2013-10-11 | 2015-04-20 | 日本特殊陶業株式会社 | セラミック配線基板 |
JP2015159225A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社デンソー | 電子制御ユニット、および、これを用いた電動パワーステアリング装置。 |
WO2016181628A1 (en) | 2015-05-08 | 2016-11-17 | Canon Kabushiki Kaisha | Printed-wiring board, printed-circuit board and electronic apparatus |
EP3203513A1 (de) * | 2016-02-05 | 2017-08-09 | Robert Bosch GmbH | Kontaktsystem mit einem schaltungsträger und bauelement |
JP2018022764A (ja) * | 2016-08-03 | 2018-02-08 | 日立オートモティブシステムズ株式会社 | 電子装置 |
JP2018120991A (ja) * | 2017-01-26 | 2018-08-02 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
-
2009
- 2009-05-15 JP JP2009118896A patent/JP2010267869A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076566A (ja) * | 2013-10-11 | 2015-04-20 | 日本特殊陶業株式会社 | セラミック配線基板 |
JP2015159225A (ja) * | 2014-02-25 | 2015-09-03 | 株式会社デンソー | 電子制御ユニット、および、これを用いた電動パワーステアリング装置。 |
WO2016181628A1 (en) | 2015-05-08 | 2016-11-17 | Canon Kabushiki Kaisha | Printed-wiring board, printed-circuit board and electronic apparatus |
US10375816B2 (en) | 2015-05-08 | 2019-08-06 | Canon Kabushiki Kaisha | Printed-circuit board, printed-wiring board, and electronic apparatus |
EP3203513A1 (de) * | 2016-02-05 | 2017-08-09 | Robert Bosch GmbH | Kontaktsystem mit einem schaltungsträger und bauelement |
JP2018022764A (ja) * | 2016-08-03 | 2018-02-08 | 日立オートモティブシステムズ株式会社 | 電子装置 |
JP2018120991A (ja) * | 2017-01-26 | 2018-08-02 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2022003688A (ja) * | 2017-01-26 | 2022-01-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3639505B2 (ja) | プリント配線基板及び半導体装置 | |
US7031164B2 (en) | Electronic circuit device including heat-generating element mounted on circuit board | |
JP2008091714A (ja) | 半導体装置 | |
JP2004071670A (ja) | Icパッケージ、接続構造、および電子機器 | |
JP2010267869A (ja) | 配線基板 | |
JP2011108924A (ja) | 熱伝導基板及びその電子部品実装方法 | |
JP2016213308A (ja) | プリント回路板及びプリント配線板 | |
JP5191925B2 (ja) | 放熱パターンを備えた積層回路基板及び放熱パターン形成方法 | |
WO2016157478A1 (ja) | 配線基板および電子装置 | |
JP2005183559A (ja) | プリント配線板およびその製造方法 | |
JP2010182792A (ja) | 電子回路装置 | |
JP2003318579A (ja) | 放熱板付きfetの放熱方法 | |
JP2005158914A (ja) | プリント基板 | |
JP2017130618A (ja) | 電子部品放熱構造 | |
JP2009152284A (ja) | 配線基板 | |
JP2002151634A (ja) | 基板放熱装置 | |
JP5088939B2 (ja) | 積層基板 | |
JP2684893B2 (ja) | 混成集積回路装置 | |
JP2009266885A (ja) | 配線基板を備えた電気装置の冷却装置 | |
JP2014123674A (ja) | プリント基板の放熱構造 | |
CN110504228B (zh) | 一种印刷电路板的封装结构 | |
JP2009049213A (ja) | 面実装発熱部品の放熱構造 | |
JP2018014378A (ja) | 電子制御装置 | |
JP5573900B2 (ja) | 部品実装用基板及び部品実装構造体 | |
JP2014179523A (ja) | 基板ユニット |