JP5191925B2 - 放熱パターンを備えた積層回路基板及び放熱パターン形成方法 - Google Patents

放熱パターンを備えた積層回路基板及び放熱パターン形成方法 Download PDF

Info

Publication number
JP5191925B2
JP5191925B2 JP2009043393A JP2009043393A JP5191925B2 JP 5191925 B2 JP5191925 B2 JP 5191925B2 JP 2009043393 A JP2009043393 A JP 2009043393A JP 2009043393 A JP2009043393 A JP 2009043393A JP 5191925 B2 JP5191925 B2 JP 5191925B2
Authority
JP
Japan
Prior art keywords
pattern
circuit board
heat dissipation
power supply
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009043393A
Other languages
English (en)
Other versions
JP2010199352A (ja
Inventor
譲二 美坐
智行 神崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Jushi Corp
Original Assignee
Sekisui Jushi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Jushi Corp filed Critical Sekisui Jushi Corp
Priority to JP2009043393A priority Critical patent/JP5191925B2/ja
Publication of JP2010199352A publication Critical patent/JP2010199352A/ja
Application granted granted Critical
Publication of JP5191925B2 publication Critical patent/JP5191925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

本発明は、各種電子機器等に搭載される積層回路基板に関するものであり、より詳しくは、回路基板における放熱効果を向上させるための放熱パターンを備えた積層回路基板に関するものである。
多くの電子機器には、通常、集積回路(IC)などの各種電子部品を実装した回路基板(プリント配線板)が搭載されている。この各種電子部品の高性能化(処理能力の向上、高速化)や、配線の複雑化、高密度化等によって、回路基板からの放熱量が多くなる傾向がある。これは、回路基板に実装された電子部品から発せられる熱によるものであるが、この熱が、電子部品を誤作動させたり、電子部品あるいは回路基板を破損したりする原因となっている。
そこで、前記電子部品および該電子部品を実装した回路基板の温度上昇を抑制すべく、電子部品から発せられる熱を効率的に放熱、分散させる方法が従来から考えられてきた。従来の回路基板においては、熱源である電子部品にヒートシンクを取り付けたり、冷却ファンを備えるようにして、熱を放散させるような手段が講じられている。
特開2004−006576号公報 特開2006−054274号公報
しかしながら、上記ヒートシンクや冷却ファンを用いる方法では、ヒートシンクや冷却ファンを取り付けるスペースが必要となる。したがって、電子機器製品を小型化、薄型化を図る際の障害となっていた。
また、ヒートシンクや冷却ファンの部材を必要とするため、部品点数が多くなり、製品の製造工程が増えると共に複雑化し、しかもコストの上昇を招いていた。
本発明は上記のような問題点を克服するためになされたものであり、簡単な構成で少ないスペースを有効に活用して、回路基板面上で発生する熱を速やかに放散させることのできる放熱パターンを備えた積層回路基板を提供することを目的とする。
また、本発明は、多くの部材を必要とせず、製造が容易で、かつコスト面でも優れた積層回路基板を提供することを目的とする。
上述の課題を解決するため、これまでは基板の配線パターン作成後、不要なパターン領域はエッチング等の方法により取り除かれていたが、これを有効に利用して基板上で発生する熱を放散させることを考えた。
すなわち、本発明に係る放熱パターンを備えた積層回路基板は、回路基板を複数枚積層して形成した積層回路基板において、
前記複数枚の回路基板のうち1層は、ICからなる電子部品が実装されるとともに、絶縁体材料よりなる基体面上に薄膜導体からなる配線パターン形成してなる回路基板であって、
前記配線パターンは、少なくとも信号パターンと電源パターンとを備え、
かつ前記信号パターンと電源パターンとを除く当該面上の残余領域に前記電源パターンと導通する放熱パターンを薄膜導体により形成したものであり、
そして、前記回路基板により積層回路基板の一方の面の最外層が形成されるとともに、他方の面の最外層はLEDが実装された回路基板により形成され、かつ、前記最外層の両回路基板の間に、電源パターンと導通する放熱パターンを形成した回路基板が配置されていることを特徴とする。
前記基体は、エポキシ樹脂等の有機材料で形成されてもよく、あるいはセラミック等無機系の材料で形成されるようにしてもよい。また、前記配線パターンは、銅、アルミなどの導電性金属薄膜で形成されるものであり、基板上に実装される各種電子部品に電力を供給する電源パターンや制御信号を伝達する信号パターン、グラウンドパターンなどを含む。配線パターンの形成方法は、所謂アクティブ法によってもよく、あるいはサブトラクト法によってもよい。
本発明に係る放熱パターンを備えた積層回路基板によれば、電源パターンに接続した電源ICなどで発生する熱が放熱パターンに伝わり、該放熱パターン全体に拡散される。配線パターンに使用される銅、アルミ等は導電性のみならず熱伝導性も高いので、基板面上で局所的に発生する熱を速やかに拡散することができる。また、この放熱パターンは、基板面上の信号パターン等が形成されていない残余領域を利用して薄膜導体によって形成されるので、ヒートシンクを用いる場合のように放熱用部材のために広いスペースを確保する必要がない。
なお、基板上の信号パターン等が形成されていない残余領域をできるだけ広く埋めるように放熱パターンを形成すれば、熱の拡散する面積が広くなり放熱効果が高くなる。
また、本発明に係る回路基板において、放熱パターンは電源パターンと一体に形成されているようにすれば、電源パターンを拡張して作製するだけでよいので、回路基板の作製が容易である。
さらに、本発明の放熱パターンを備えた積層回路基板においては、回路基板を複数枚積層して形成した積層回路基板において、前記複数枚の回路基板のうち少なくとも1層に上記放熱パターンを備えた回路基板構成を備える。
また、本発明は、上記放熱パターンを備えた積層回路基板の放熱パターンを形成する方法であって、該放熱パターンは、配線パターンを形成する際に、形成した配線パターンのうち不要な領域をエッチングにより除去せず、放熱パターンとして残すようにして形成することを特徴とする。
このようにすれば、放熱パターンの形成が容易であり、かつエッチング等により電源パターンとして不要な領域を除去する作業が不要となるので、効率的である。
本願発明に係る放熱パターンを備えた積層回路基板によれば、上述の通り基板面上で発生する熱が放熱パターンに伝わり、基板全体に拡散される。この放熱パターンは、薄膜導体によって形成されるので、放熱用部材のために広いスペースを確保する必要がない。したがって、簡単な構成でスペースを有効に活用して、回路基板上の熱を放散させることが可能となる。
また、回路基板の作製が容易であるとともに、ヒートシンクなどの部材を必要としないので、コスト面でも優れている。
回路基板の一実施形態を示す斜視図である。 図1の回路基板を4層に分離した状態の本発明に係る放熱パターンを備えた積層回路基板の実施の一形態を示す説明図である。
以下、本願発明を実施するための形態を、図面に基づいて詳細に説明する。
図1は、回路基板の一実施形態を示すものであり、基体2上に薄膜導体からなる配線パターン(31、41A、41B)が形成されて回路基板1を構成している。
基体2上には様々な電子部品が実装される(電源IC5A、5B以外は図示せず)。図1に示す電源IC5A、5Bは、いずれも三端子レギュレータであり、外部から供給される電圧を一定の電圧に降下させて回路基板1の回路へ供給する。このとき電源IC5A、5Bにおける「入力する電圧と出力する電圧との差」×「電流」が該電源IC5A、5Bのからの発熱となる。したがって、この電源IC5A、5Bで発生する熱を分散、放熱するための対策が必要となる。
尚、電源ICとは、電源から送り出される電気エネルギーの電圧をコントロールし、回路基板上の電子部品に安定した電圧を供給するためのICチップのことであり、具体的には、上記三端子レギュレータなどのシリーズ・レギュレータのほか、またはシャント・レギュレータ等を適宜利用できる。
基体2は、ガラス繊維を布状に編んだガラス織布にエポキシ樹脂を滲みこませて作製されたものであるが、この実施形態に限定されるものではなく、他の既知の基体材料を使用したものでもよい。基体2上には、配線パターン(31、41A、41B)が形成されている。この配線パターン(31、41A、41B)は、いずれも銅製薄膜を印刷、メッキ等の方法によって基体2上に定着させ形成したものである。配線パターン31は、信号パターンであり、この信号パターン31を介して各電子部品間における制御信号等の伝達がなされる。
また、配線パターン41A、41Bは、電源パターンであり、かつ放熱パターンである。すなわち、電源パターン41A、41Bは、電源IC5A、5Bから出力された電力を基体2上に実装される各電子部品(図示せず)に供給するためのものであるが、基体2上で信号パターン31が形成されていない残余領域の大部分にまで拡張して形成されており、この電源パターン41A、41Bが、放熱パターンとしての役割も兼ねている。このとき、放熱パターン41A、41Bは、信号パターンの外周に沿って(無論、信号パターンに接触しないように)出来る限り広く形成されれば放熱効果が向上するが、必ずしも全ての残余領域にわたって形成される必要はない。
尚、配線パターン(31、41A、41B)の形成は、所謂アクティブ法によって形成するようにしてもよいし、サブトラクト法によって形成してもよい。すなわち、基体2上で信号パターン31が形成されていない残余領域の大部分にまで拡張して印刷等の方法で形成するようにしてもよい(アクティブ法)。あるいは、サブトラクト法により、不要な導体部分をエッチング等の方法で除去する際、配線パターンとしては必ずしも必要ではない領域を除去せずそのまま放熱パターンとして形成するようにすることもできる。
この実施形態において、基体2は、図2に示すように4層の基板21、22、23及び24を積層してなる積層回路基板2となっている。この基体においては、第一層21がIC等などの電子部品を実装する部品実装面であり、第二層22から第四層24までが配線パターンが形成される配線面としてもよい。尚、第一層21および第四層24を部品実装面とし、第二層22および第三層を配線面としている
また、この実施形態においては、第二層22から第四層24にかけても、第一層21と同様に信号パターン32、33、34や、電源パターン(放熱パターン)42A、42B、43A、43B、44A、44Bが形成されている。また、隣接する各層の信号パターン間、および電源パターン間は、多数形成されたビア6によって電気的及び熱的にも接続されている。
これにより、電源IC5A、5Bで発生した熱は、基体2の各層へ伝達され、放散される。すなわち、電源IC5Aで発生した熱は、第一層の放熱パターン41Aからビアを介して第二層の放熱パターン42Aに伝達され、さらにビア6を介して第三層の放熱パターン43に、そしてさらにビア6を介して第四層の放熱パターン44Aに伝達される(電源IC5Bで発生した熱も同様に、第二層から第四層にまで伝達される)。このとき、放熱パターンは全て銅製薄膜で形成されており、熱伝導性が高いので、速やかな熱の放散が行われる。それゆえ、電源IC付近の局部的な温度上昇を抑制することができる。
尚、既述のように、第一層21および第四層24を部品実装面とし、第二層22および第三層を配線面としている。例えば第一層21の外側面をIC等の電子部品を実装する面とするとともに、第四層24の外側面にLEDなどの発光体を多数実装して、情報表示装置を構成することが可能である。このとき、第二層22及び第三層23共に第一層の電源ICから発生する熱を放散させるための放熱パターンを形成するようにしてもよい。あるいは、第二層には、第一層において発生する熱を放散させるための放熱パターンを形成し、第三層には第四層において発生する熱を放散させるための放熱パターンを形成するようにしてもよい。
1 回路基板
2 基体
3 信号パターン
41A、41B 電源パターン(放熱パターン)
5A、5B 電源IC
6 ビア

Claims (2)

  1. 回路基板を複数枚積層して形成した積層回路基板において、
    前記複数枚の回路基板のうち1層は、ICからなる電子部品が実装されるとともに、絶縁体材料よりなる基体面上に薄膜導体からなる配線パターン形成してなる回路基板であって、
    前記配線パターンは、少なくとも信号パターンと電源パターンとを備え、
    かつ前記信号パターンと電源パターンとを除く当該面上の残余領域に前記電源パターンと導通する放熱パターンを薄膜導体により形成したものであり、
    そして、前記回路基板により積層回路基板の一方の面の最外層が形成されるとともに、他方の面の最外層はLEDが実装された回路基板により形成され、かつ、前記最外層の両回路基板の間に、電源パターンと導通する放熱パターンを形成した回路基板が配置されていることを特徴とする放熱パターンを備えた積層回路基板。
  2. 請求項1記載の放熱パターンを備えた積層回路基板に用いられる回路基板についての放熱パターンを形成する方法であって、
    該放熱パターンは、配線パターンを形成する際に、形成した配線パターンのうち不要な領域を除去せず、放熱パターンとして残すようにして形成することを特徴とする放熱パターンの形成方法。
JP2009043393A 2009-02-26 2009-02-26 放熱パターンを備えた積層回路基板及び放熱パターン形成方法 Active JP5191925B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009043393A JP5191925B2 (ja) 2009-02-26 2009-02-26 放熱パターンを備えた積層回路基板及び放熱パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009043393A JP5191925B2 (ja) 2009-02-26 2009-02-26 放熱パターンを備えた積層回路基板及び放熱パターン形成方法

Publications (2)

Publication Number Publication Date
JP2010199352A JP2010199352A (ja) 2010-09-09
JP5191925B2 true JP5191925B2 (ja) 2013-05-08

Family

ID=42823768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009043393A Active JP5191925B2 (ja) 2009-02-26 2009-02-26 放熱パターンを備えた積層回路基板及び放熱パターン形成方法

Country Status (1)

Country Link
JP (1) JP5191925B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055156A (ja) * 2011-09-01 2013-03-21 Ceramission Kk 放熱基板
JP6076048B2 (ja) * 2012-11-12 2017-02-08 オリンパス株式会社 撮像装置及び内視鏡
CN104769720B (zh) * 2012-10-23 2018-02-13 奥林巴斯株式会社 摄像装置、内窥镜、半导体装置以及半导体装置的制造方法
US20160355210A1 (en) * 2013-12-13 2016-12-08 Nsk Ltd. Electronic Control Unit, Electric Power Steering Device, and Vehicle
JP6357878B2 (ja) * 2014-05-28 2018-07-18 株式会社デンソー 電子装置
JP6350345B2 (ja) * 2014-05-30 2018-07-04 株式会社村田製作所 トランスモジュール及び受電装置
DE102017202329A1 (de) * 2017-02-14 2018-08-16 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5229451U (ja) * 1975-08-22 1977-03-01
JPH01161355U (ja) * 1988-04-30 1989-11-09
JPH03132059A (ja) * 1989-10-18 1991-06-05 Hitachi Ltd Icの実装方法
JPH03178193A (ja) * 1989-12-07 1991-08-02 Hitachi Ltd 多層プリント基板
JPH0513982A (ja) * 1991-07-02 1993-01-22 Mitsubishi Electric Corp プリント配線板
JP3959330B2 (ja) * 2002-10-01 2007-08-15 株式会社東芝 配線基板及び半導体装置

Also Published As

Publication number Publication date
JP2010199352A (ja) 2010-09-09

Similar Documents

Publication Publication Date Title
JP5191925B2 (ja) 放熱パターンを備えた積層回路基板及び放熱パターン形成方法
US5646373A (en) Apparatus for improving the power dissipation of a semiconductor device
KR100462990B1 (ko) 표시장치
CN108990254B (zh) 内建纵向散热陶瓷块印刷电路板及具该电路板的电路组件
JP2011108924A (ja) 熱伝導基板及びその電子部品実装方法
JP2008130684A (ja) 電子回路装置
US20160014879A1 (en) A printed circuit board (pcb) structure
JP4987231B2 (ja) 熱伝導性基板パッケージ
JP6249931B2 (ja) 回路基板、回路基板の放熱構造、回路基板の製造方法
JP2007243194A (ja) 金属コアを具備した印刷回路基板
JP2010267869A (ja) 配線基板
JP2006221912A (ja) 半導体装置
KR20090053170A (ko) 방열기판 및 그 제조방법
WO2014136175A1 (ja) 放熱基板及びその製造方法
TWI706518B (zh) 佈線基板
US20060002092A1 (en) Board mounted heat sink using edge plating
JP2006019660A (ja) パワー素子面実装用の回路基板
JP2017130618A (ja) 電子部品放熱構造
JPH065994A (ja) 多層プリント配線板
JP2012094637A (ja) フレキシブルプリント配線板、電子機器、フレキシブルプリント配線板の製造方法
JP5088939B2 (ja) 積層基板
JP7062473B2 (ja) アンテナモジュール
JP2015216143A (ja) 発熱素子の放熱構造
JP2023008154A (ja) 配線基板の冷却構造
JP2007123453A (ja) コントローラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130130

R150 Certificate of patent or registration of utility model

Ref document number: 5191925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3