JP2015146404A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】使用する部品点数や組み立て工数の増加を抑制しながら、高い放熱性を有し、高密度実装されている半導体装置およびその製造方法を提供する。
【解決手段】第１の主面２Ｂと第１の主面２Ｂと反対側に位置する第２の主面２Ａとを有し、第１の主面２Ｂ上に第１の配線パターン８が形成されている配線基板２と、配線基板２の第１の配線パターン８上に配置されている半導体素子１とを備え、配線基板２は、第１の配線パターン８が形成されている領域において第１の主面２Ｂから第２の主面２Ａまで延びるように形成されている第１放熱部材１１，１２，１３を含み、第２の主面２Ａにおいて第１放熱部材１１の少なくとも一部と重なる領域に第１凹部９が形成されており、第１凹部９は、第２の主面２Ａに対して第１の主面２Ｂ側に陥没している第１の底面９Ａと、第２の主面２Ａおよび第１の底面９Ａとそれぞれ交差する第１の端面９Ｅとを有し、第１凹部９の第１の端面９Ｅの少なくとも一部には第１放熱部材１２が表出している。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、特に高い放熱性を有する半導体装置およびその製造方法に関する。

近年、半導体装置の高性能化に伴い、半導体素子の発熱量は増加傾向にあり、今後ものその傾向は続くと予測されている。

一方で、半導体装置を実装基板（マザーボード）に高密度に実装するために、マザーボードへの表面実装を可能とした表面実装型パッケージが多用されている。この表面実装型パッケージの代表例として、たとえば、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）が知られている。

一般的な事例として、ＢＧＡ構造を有する半導体装置は、半導体素子を搭載する上面に形成されている配線パターンと、当該配線パターンから上記搭載面の反対側に位置する下面に形成されているＢＧＡパッドパターンと、上面から下面まで延びるように形成されているサーマルビアとを有する配線基板が、そのＢＧＡパッドパターンを介してマザーボードとはんだ接合されることにより、組み立てられている。この場合、半導体素子に生じた熱は、配線パターンからサーマルビアを通ってＢＧＡパッドパターンに伝わり、はんだからマザーボードに放出される。

このような従来のＢＧＡ構造を有する半導体装置では、配線基板とマザーボードとの接続部がＢＧＡパッドの面積内に限られるため、効率よくマザーボードに放熱する技術が必要とされている。たとえば、上記半導体装置の放熱効率を高めるためには、配線基板において半導体素子と接続されるサーマルビアを狭ピッチに配列させることや、全てのサーマルビアをＢＧＡパッドと接続させて、全てのサーマルビアをはんだボールと接続させることが求められる。

特開２００８−０９１７１４号公報には、配線基板のＢＧＡ接続面側において形成されているサーマルパッドが、１つのサーマルビアと接続されているとともにＢＧＡ開口パッドと独立して形成されている半導体装置が記載されている。

特開２００８−０９８２８５号公報には、複数のサーマルビアに接続されているサーマルパッド上に、ソルダレジスト等により開口部が形成されており、当該開口部を介して配線基板とマザーボードとがＢＧＡ接続さている半導体装置が記載されている。

特開２００８−０９１７１４号公報 特開２００８−０９８２８５号公報

しかしながら、特開２００８−０９１７１４号公報（特許文献１）に記載の半導体装置では、放熱効率を向上するためにはサーマルパッドの面積を増やす必要がある。この場合、サーマルパッドの面積を増加させるとＢＧＡパッドの寸法との差異が大きくなることから、サーマルパッド上に形成するはんだボールとＢＧＡパッド上に形成するはんだボールとは異なる径を有するように形成される必要が生じる。この結果、半導体装置の製造方法において、使用する部品点数や組み立て工数が多くなるという問題があった。

また、特開２００８−０９８２８５号公報（特許文献２）に記載の半導体装置においても、放熱効率を向上するためにはサーマルパッドの面積を増やす必要があるが、サーマルパッドの面積を増加させるとＢＧＡパッドの寸法との差異が大きくなり、半導体装置の製造方法において、使用する部品点数や組み立て工数が多くなるという問題があった。

また、上記特許文献１および特許文献２に記載の配線基板に形成されている全ＢＧＡパッドの寸法をサーマルパッドの寸法と同等に大きくして放熱効率の向上を図ることもできるが、この場合には、はんだボールを狭ピッチで配列することが困難であるため、高密度実装が困難となる。

本発明は、上記のような課題を解決するためになされたものである。本発明の主たる目的は、使用する部品点数や組み立て工数の増加を抑制しながら、高い放熱性を有し、高密度実装されている半導体装置およびその製造方法を提供することにある。

本発明に係る半導体装置は、第１の主面と第１の主面と反対側に位置する第２の主面とを有し、第１の主面上に第１の配線パターンが形成されている配線基板と、配線基板の第１の配線パターン上に配置されている半導体素子とを備え、配線基板は、第１の配線パターンが形成されている領域において第１の主面から第２の主面まで延びるように形成されている第１放熱部材を含み、第２の主面において第１放熱部材の少なくとも一部と重なる領域に第１凹部が形成されており、第１凹部は、第２の主面に対して第１の主面側に陥没している第１の底面と、第２の主面および第１の底面とそれぞれ交差する第１の端面とを有し、第１凹部の第１の端面の少なくとも一部には第１放熱部材が表出している。

本発明によれば、使用する部品点数や組み立て工数の増加を抑制しながら、高い放熱性を有し、高密度実装されている半導体装置およびその製造方法を提供することができる。

実施の形態１に係る半導体装置を説明するための断面図である。 実施の形態１に係る半導体装置における配線基板を説明するための斜視図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態１に係る半導体装置の製造方法を説明するための断面図である。 実施の形態２に係る半導体装置における配線基板を説明するための斜視図である。 実施の形態３に係る半導体装置における配線基板を説明するための斜視図である。 実施の形態４に係る半導体装置の変形例を説明するための断面図である。

以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。

（実施の形態１）
図１〜図４を参照して、実施の形態１に係る半導体装置について説明する。実施の形態１に係る半導体装置１００は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージとして構成されている。具体的には、半導体装置１００は、半導体素子１と、半導体素子１を載置する配線基板２と、配線基板２とはんだボール３を介してＢＧＡ接続されている実装基板４とを備える。

半導体素子１は、任意の構造を有する素子として構成されていればよいが、たとえば横型のダイオード素子である。半導体素子１を構成する材料は、任意の半導体材料であればよいが、たとえば珪素（Ｓｉ）である。半導体素子１の寸法は、たとえば縦２．０ｍｍ、横２．０ｍｍ、厚さ０．３ｍｍである。

配線基板２は、第１の主面としての上面２Ｂと、上面２Ｂの反対側に位置する第２の主面としての下面２Ａとを有している。配線基板２は、電気的絶縁性を有する任意の材料で構成されていればよいが、たとえばセラミックスである。配線基板２の寸法は、たとえば縦６．０ｍｍ、横６．０ｍｍ、厚さ０．７ｍｍである。

配線基板２の上面２Ｂ上には、半導体素子１と配線基板２との電気的な経路を構成するワイヤ接続用配線パターン７、および第１の配線パターンとしてのダイアタッチ用配線パターン８が形成されている。

ワイヤ接続用配線パターン７は、半導体素子１に設けられている電極パッド（図示しない）とワイヤ６を介して電気的に接続されている。ワイヤ６を構成する材料は、導電性を有する任意の材料とすればよく、たとえば金（Ａｕ）である。ワイヤ６の直径は、任意に選択することができるが、たとえば０．０２５ｍｍである。ワイヤ接続用配線パターン７は、ダイアタッチ用配線パターン８の周囲を囲うように設けられている。ワイヤ接続用配線パターン７を構成する材料は導電性を有する任意の材料とすることができ、たとえば銀（Ａｇ）である。

ダイアタッチ用配線パターン８は、配線基板２の上面２Ｂ上において半導体素子１を載置する領域に形成されており、半導体素子１と後述する複数のサーマルビア１１とを熱的に接続する第１配線パターンとして形成されている。半導体素子１とダイアタッチ用配線パターン８とは、ダイボンド材５を介して接続されている。ダイアタッチ用配線パターン８を構成する材料は高い熱伝導性を有する任意の材料とすることができ、たとえば銀（Ａｇ）である。ダイボンド材５を構成する材料は高い熱伝導性を有する任意の材料とすることができ、たとえば銀（Ａｇ）ペーストである。

配線基板２の下面２Ａ上には、第１凹部９が形成されている。第１凹部９は、下面２Ａよりも上面２Ｂ側に位置する第１の底面９Ａと、下面２Ａおよび第１の底面９Ａと交差する第１の端面９Ｅとで構成されている。第１の端面９Ｅは、第１の底面９Ａに対して交差するように設けられているが、好ましくは第１の底面９Ａに対して直交するように設けられている。

第１凹部９は任意の形状を有していればよいが、たとえば第１の底面９Ａが円形であってもよい。第１凹部９の寸法は、たとえば第１の底面９Ａの直径が０．６ｍｍである。第１の底面９Ａに対して垂直な方向における、第１の端面９Ｅの幅（高さ）は、０．１ｍｍである。第１の底面９Ａには、第１サーマルパッド１０が表出している。第１サーマルパッド１０を構成する材料は、高い熱伝導率を有する任意の材料とすることができるが、たとえば銀（Ａｇ）である。第１サーマルパッド１０の寸法は、第１の底面９Ａと同一平面内において、第１の底面９Ａを含むとともに第１の底面９Ａよりも大きく、たとえば直径０．８ｍｍである。第１サーマルパッド１０の中央部は第１の底面９Ａに表出している一方、第１サーマルパッド１０の外周部は配線基板２の内部に埋め込まれている。第１凹部９および第１サーマルパッド１０の形状は、任意の形状とすることができるが、たとえば円形状である。第１凹部９および第１サーマルパッド１０は、任意の数だけ形成されていればよく、たとえば１つの配線基板２に２つ形成されている。

配線基板２の上面２Ｂと第１の底面９Ａとの間、言い換えるとダイアタッチ用配線パターン８と第１サーマルパッド１０との間には、サーマルビア１１ｃ，１１ｄが複数形成されている。複数のサーマルビア１１ｃ，１１ｄは、それぞれ上面２Ｂにおいてダイアタッチ用配線パターン８と接続されており、第１凹部９内およびその外周部において第１サーマルパッド１０と接続されている。

複数のサーマルビア１１ｃ，１１ｄは、第１凹部９との位置関係に応じて、たとえば中央サーマルビア１１ｃと、外周サーマルビア１１ｄとに分けられる。具体的には、上面２Ｂを平面視したときに、第１凹部９の中央部に形成されている中央サーマルビア１１ｃと、第１凹部９の第１の底面９Ａと一部が重なるように複数の外周サーマルビア１１ｄが所定の間隔を空けて形成されている。つまり、各外周サーマルビア１１ｄは、その一部分が第１凹部９の第１の底面９Ａに表出している第１サーマルパッド１０と接続されているとともに、その他の部分が配線基板２の内部に埋め込まれている第１サーマルパッド１０の外周部分と接続されている。

各サーマルビア１１は、互いに平行に設けられており、たとえばいずれも上面２Ｂと垂直な方向に伸びるように形成されている。サーマルビア１１の寸法は、ダイアタッチ用配線パターン８から第１サーマルパッド１０まで効率的に伝熱することができる限りにおいて任意の寸法とすればよいが、たとえば孔径が０．１５ｍｍである。複数のサーマルビア１１の配列は、任意に決めることができるが、たとえば円周にそって等間隔に配置してもよく、たとえば隣り合うサーマルビア１１の中心間の距離は０．３ｍｍであってもよい。

第１凹部９の直径は、円周に沿って配置されている複数の外周サーマルビア１１ｄにおいて当該円の中心を挟んで互いに対向する１対の外周サーマルビア１１ｄ間の最短距離Ｌ１よりも長く、当該１対の外周サーマルビア１１ｄ間の最長距離Ｌ２よりも短い。ここで、上記最短距離Ｌ１は１対の外周サーマルビア１１ｄの内周端部間の距離であり、上記最長距離Ｌ２は、１対の外周サーマルビア１１ｄの外周端部間の距離であり、最短距離Ｌ１に１対の外周サーマルビア１１ｄの孔径の和を足し合わせた距離である。

外周サーマルビア１１ｄは、第１サーマルパッド１０を介して第２サーマルパッド１２と接続されている。言い換えると、第２サーマルパッド１２は、第１サーマルパッド１０を介して外周サーマルビア１１ｄと連なるように形成されている。ここで、第１凹部９直径が、上述のように最短距離Ｌ１よりも長く最長距離Ｌ２よりも短いため、第２サーマルパッド１２は、第１凹部９の第１の端面９Ｅ上において、所定の表面積を有する面として表出している。つまり、第１の端面９Ｅ上には、第２サーマルパッド１２と配線基板２とが交互に表出している。

下面２Ａ上には、第２サーマルパッド１２と接続されている配線パターン１３が形成されている。言い換えると、配線パターン１３は、下面２Ａ上において第１凹部９の外周に沿って円周状に形成されている。

第１サーマルパッド１０、サーマルビア１１ｃ，１１ｄ、第２サーマルパッド１２および配線パターン１３（本実施の形態ではこれらを合わせて第１放熱部材とよぶ）は、それぞれ高い熱伝導率を有する任意の材料により構成されている。具体的には、第１サーマルパッド１０を構成する材料は、たとえば銀（Ａｇ）である。各サーマルビア１１ｃ，１１ｄは、下面２Ａまで貫通するビアに、高い熱伝導率を有する任意の材料が埋め込まれることにより構成されている。サーマルビア１１ｃ，１１ｄを構成する材料は、たとえばＡｇペーストである。第２サーマルパッド１２を構成する材料は、たとえばサーマルビア１１ｃ，１１ｄを構成する材料と同一の材料であり、Ａｇペーストである。

配線基板２の下面２Ａ上において、隣り合う第１サーマルパッド１０間はオーバーコートガラス１４により覆われている。さらに、配線基板２の下面２Ａ上には、ＢＧＡパッド１５が形成されている。第１サーマルパッド１０とＢＧＡパッド１５との間は、オーバーコートガラス１４により覆われている。言い換えれば、下面２Ａにおいて、第１凹部９およびＢＧＡパッド１５が形成されていない領域はオーバーコートガラス１４により覆われている。なお、下面２Ａにおいて、第１凹部９およびＢＧＡパッド１５が形成されていない領域には、任意の配線パターン（図示しない）が形成されていてもよく、その場合には、当該配線パターンもオーバーコートガラス１４により覆われているのが好ましい。つまり、オーバーコートガラス１４は、下面２Ａ上において、ソルダレジストとしての機能を果たしている。オーバーコートガラス１４の膜厚は、たとえば０．０２ｍｍである。

ＢＧＡパッド１５は、配線基板２の下面２Ａ上に形成されている配線パターン（図示しない）と電気的に接続されている。ＢＧＡパッド１５の面積は、第１の底面９Ａに表出している第１サーマルパッド１０の面積と同等に設けられている。言い換えれば、第１の底面９Ａの面積は、ＢＧＡパッド１５の面積と同等に設けられている。

はんだボール３は、配線基板２の第１サーマルパッド１０、第２サーマルパッド１２およびＢＧＡパッド１５と、実装基板４のＢＧＡパッド１６との間を接続している。はんだボール３を構成する材料は、たとえばＳｎ_３．０Ａｇ_０．５Ｃｕである。はんだボール３は、第１凹部９内において、第１の底面９Ａに表出している第１サーマルパッド１０と、第１の端面９Ｅに表出している第２サーマルパッド１２とそれぞれ面接触している。

実装基板４はプリント配線基板であり、実装基板４を構成する材料はたとえばＦＲ−４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ Ｔｙｐｅ４）である。実装基板４の一方の第３の主面４Ｂには、ＢＧＡパッド１６が形成されている。実装基板４の寸法は、たとえば縦横がそれぞれ１０ｍｍであって厚みが１．６ｍｍである。

次に、図１〜図６を参照して、実施の形態１に係る半導体装置の製造方法について説明する。なお、図３〜図６は、１つの第１凹部９と、それに関わるサーマルビア１１とを説明するための概略図である。実施の形態１に係る半導体装置の製造方法は、配線基板２を準備する工程（Ｓ１０）と、配線基板２のダイアタッチ用配線パターン８上に半導体素子１を配置する工程（Ｓ２０）と、配線基板２と実装基板４とを接続する工程（Ｓ３０）とを備える。

まず、配線基板２を準備する（工程（Ｓ１０））。具体的には、はじめに、複数のセラミックグリーンシート２１，２２，２３，２４が準備される。各セラミックグリーンシート２１，２２，２３，２４は、それぞれ所定の材料で構成されており、かつ、それぞれ所定の寸法を有している。各セラミックグリーンシート２１，２２，２３，２４は、それぞれ異なる工程を経て加工され、半導体装置１００を構成する部材として準備される。

はじめに、セラミックグリーンシート２１（図３（Ａ）参照）について説明する。図３（Ｂ）を参照して、複数のセラミックグリーンシート２１に、一方の主面２１Ａから他方の主面２１Ｂまで貫通する複数の外周ビアホール２５ｄが形成される。外周ビアホール２５ｄを形成する方法は、セラミックグリーンシート２１の一方の主面２１Ａから他方の主面２１Ｂまで貫通孔を形成することができる任意の方法とすることができるが、たとえばレーザ加工や金型パンチング等により形成され得る。本実施の形態では、セラミックグリーンシート２１には後の工程で作成する第１凹部９の円周に沿って複数の外周ビアホール２５ｄが形成される。

次に、図３（Ｃ）を参照して、各外周ビアホール２５ｄ内にそれぞれ外周サーマルビア２６ｄを形成する。具体的には、たとえばスクリーン印刷法により、外周ビアホール２５ｄ内に高い熱伝導率を有するＡｇペーストを用いて外周サーマルビア２６ｄが形成される。

図３（Ｄ）を参照して、半導体装置１００において下面２Ａを構成する一方の主面２１Ｂ上において、外周サーマルビア２６ｄ上に配線パターン２７が形成される。配線パターン２７は、外周サーマルビア２６ｄ上において、外周サーマルビア２６ｄと熱的に接続されているとともに、互いに所定の間隔を空けて形成される。なお、配線パターン２７と同時にＢＧＡ配線パターン（図示しない）が形成されてもよい。

なお、図３には図１に示すＢＧＡパッド１５は示していない。ＢＧＡパッド１５は任意の方法で形成すればよく、たとえば配線パターン２７と同時に形成してもよいし、オーバーコートガラス１４を形成する前の所定のタイミングで形成してもよい。

次に、図３（Ｅ）を参照して、セラミックグリーンシート２１の一方の主面２１Ｂ上にオーバーコートガラス１４が形成される。オーバーコートガラス１４は、一方の主面２１Ｂおよび当該主面２１Ｂ上に形成されている配線パターン２７の側面を保護するように形成されている。

次に、図３（Ｆ）を参照して、セラミックグリーンシート２１にスルーホール２８が形成される。具体的には、セラミックグリーンシート２１に円周状に形成されている複数の外周サーマルビア２６ｄにおいて、当該円の中心を挟んで対向する２つの外周サーマルビア２６ｄの上記最短距離Ｌ１よりも長く上記最長距離Ｌ２よりも短い孔径Ｈ２を有するスルーホール２８が形成される。これにより、外周サーマルビア２６ｄは部分的に除去されて、スルーホール２８の開口面にはサーマルビアの端面が表出しているセラミックグリーンシート２１が形成される。

続いて、セラミックグリーンシート２３について説明する。図４（Ｂ）を参照して、セラミックグリーンシート２３には、後の工程においてセラミックグリーンシート２１と重ね合わせて平面視したときにセラミックグリーンシート２１の外周ビアホール２５ｄと重なるように、同寸法の外周ビアホール２５ｄが複数形成される。さらに、図４（Ｂ）を参照して、セラミックグリーンシート２３には、一方の主面２２Ａ等を平面視したときに円周状に形成される複数の外周ビアホール２５ｄの内周側に中央ビアホール２５ｃが形成される。中央ビアホール２５ｃは、外周ビアホール２５ｄと同様の方法により形成することができる。

次に、図４（Ｃ）を参照して、セラミックグリーンシート２３の各ビアホール２５ｃ、２５ｄ内にそれぞれサーマルビア２６ｃ，２６ｄを形成する。具体的には、たとえばスクリーン印刷法により、ビアホール２５ｃ，２５ｄ内に高い熱伝導率を有するＡｇペーストを用いてサーマルビア２６ｃ，２６ｄが形成される。このようにして、中央サーマルビア２６ｃと、これを中心とした円周状に所定の間隔を空けて複数の外周サーマルビア２６ｄとを有するセラミックグリーンシート２３が形成される。

さらにセラミックグリーンシート２２，２４は、セラミックグリーンシート２３を基にそれぞれ異なる工程を経て加工され、半導体装置１００を構成する部材として準備される。

以下、セラミックグリーンシート２２について説明する。図５を参照して、セラミックグリーンシート２３と同様の構成を有するセラミックグリーンシート２２の一方の主面２２Ａ上に、第１サーマルパッド２９が形成される。第１サーマルパッド２９は、一方の主面２２Ａ上において表出している中央サーマルビア２６ｃおよび円周状に配置されている複数の外周サーマルビア２６ｄの全面と接触するように形成される。第１サーマルパッド２９は任意の成膜方法で形成すればよく、たとえばスクリーン印刷法である。セラミックグリーンシート２２の一方の主面２２Ａ上に形成された第１サーマルパッド２９の一部は、第１凹部９の第１の底面９Ａを構成する。このようにして、第１サーマルパッド２９を有するセラミックグリーンシート２２が形成される。

続いて、セラミックグリーンシート２４について説明する。セラミックグリーンシート２３と同様の構成を有するセラミックグリーンシート２４の一方の主面２４Ａ上に、ワイヤ接続用配線パターン７およびダイアタッチ用配線パターン８が形成される。ダイアタッチ用配線パターン８は、中央サーマルビア２６ｃおよび外周サーマルビア２６ｄと、半導体装置１００において上面２Ｂを構成する一方の主面２４Ｂにおいて接続するように形成される。ダイアタッチ用配線パターン８は、任意の方法で形成すればよく、たとえばスクリーン印刷法である。このようにして、サーマルビア２６ｃ，２６ｄと接続されているダイアタッチ用配線パターン８を有するセラミックグリーンシート２４が形成される。

次に、上記のように形成されたセラミックグリーンシート２１，２２，２３，２４の積層体を含む配線基板２が準備される。

図６（Ａ）を参照して、具体的には、まず配線パターン２７が形成されているセラミックグリーンシート２１の一方の主面２１Ｂと、第１サーマルパッド２９が形成されているセラミックグリーンシート２２の一方の主面２２Ａとが対向するとともに、セラミックグリーンシート２１の一方の主面２１Ａとダイアタッチ用配線パターン８が形成されているセラミックグリーンシート２４の一方の主面２４Ｂとが互いに反対側を向いて表出するように積層配置される。このとき、セラミックグリーンシート２１，２２，２３，２４に形成されている各外周サーマルビア２６ｄがそれぞれ重なるように積層配置される。なお、セラミックグリーンシート２１およびセラミックグリーンシート２２の外周サーマルビア２６ｄは、第１サーマルパッド２９を挟んで重なるように積層配置される。次に、積層配置されたセラミックグリーンシート２１，２２，２３，２４を加圧して一体化させる。加圧する方法は、任意の方法を用いればよい。次に、一体化したセラミックグリーンシート２１，２２，２３，２４を焼成し、多層セラミック基板としての配線基板２（図１参照）を得ることができる。この場合、セラミックグリーンシート２１の外周サーマルビア２６ｄを構成するＡｇペーストはセラミックグリーンシート２２上に形成されている第１サーマルパッド２９に押圧され変形するため、第１サーマルパッド２９がセラミックグリーンシート２１の外周ビアホール２５ｄとスルーホール２８とが重なる領域内に突出するようにしてセラミックグリーンシート２１，２２は互いに接続される。

さらに、配線基板２の下面２Ａ上の配線パターン２７および第１サーマルパッド２９の表面にＮｉ（厚さ４μｍ）とＡｕ（厚さ０．０５μｍ）のめっき膜（図示しない）を形成する。これにより、図６（Ｂ）に示す配線パターン１３および第１サーマルパッド１０が形成された、配線基板２を得ることができる。

次に、配線基板２の下面２Ａ上において、第１サーマルパッド１０およびＢＧＡパッド１５に、スクリーン印刷法によりフラックスを含むはんだペースト（図示しない）が印刷される。次に、第１サーマルパッド１０およびＢＧＡパッド１５（図１参照）上に開口部が設けられているステンシルを用いて、第１サーマルパッド１０およびＢＧＡパッド１５上に印刷されているはんだペースト上に直径０．６７ｍｍのはんだボール３を振り込み、仮固定する。つまり、実施の形態１に係る半導体装置の製造方法において形成される複数のはんだボール３は、いずれも同寸法であり、同時に形成されることができる。

次に、はんだボール３の溶融・固着がリフロー方式にて行われる。具体的には、フラックスで仮止めされたはんだボール３が搭載された配線基板２がリフロー炉に通されることにより、はんだボール３は第１サーマルパッド１０およびＢＧＡパッド１５に取り付けられる。

次に、フラックス残渣の洗浄および除去が行われる。フラックス残渣はゴミや異物の原因となり、回路の接触不良や製品の品質低下の原因となる恐れがある。このため、はんだボール３の取り付けが完了した配線基板２から不要成分であるフラックス残渣が洗浄および除去される。具体的には、洗浄液として所定の溶剤が用いられている洗浄装置に配線基板２が投入され、フラックス残渣が取り除かれる。このようにして、はんだボール３が取り付けられている配線基板２を準備することができる。

次に、配線基板２のダイアタッチ用配線パターン８上に半導体素子１を配置する（工程（Ｓ２０））。具体的には、たとえば半導体素子１の一方の主面に転写によりダイボンド材５を供給し、チップマウンタなどを用いてダイアタッチ用配線パターン８上に半導体素子１を搭載する。その後、半導体素子１および配線基板２をたとえばオーブン等に投入することにより所定の温度に加熱し、ダイボンド材５を加熱固化させる。これにより、半導体素子１は一方の主面の全面がダイボンド材５を介してダイアタッチ用配線パターン８と面接触した状態で固定される。次に、半導体素子１とワイヤ接続用配線パターン７とがＡｕワイヤ６によって電気的に接続される。このようにして、配線基板２に半導体素子１が配置される。

次に、配線基板２と実装基板４とを接続する（工程（Ｓ３０））。具体的には、まず実装基板４のＢＧＡパッド１６に、スクリーン印刷法によりフラックスを含むはんだペースト（図示しない）が印刷される。次に、配線基板２の下面２Ａと実装基板４の第３の主面４Ｂとが向かい合うようにして、チップマウンタを用いて配線基板２を実装基板４に搭載する。次に、リフロー方式にてはんだボール３が溶融・固着されることにより、はんだボール３は配線基板２において第１サーマルパッド１０、第２サーマルパッド１２、および配線パターン１３と接続されていると同時に、実装基板４のＢＧＡパッド１６に接続される。このようにして、実施の形態１に係る半導体装置１００を得ることができる。

次に、実施の形態１に係る半導体装置１００およびその製造方法の作用効果について説明する。実施の形態１に係る半導体装置１００は、半導体素子１が配線基板２に形成されているダイアタッチ用配線パターン８上にダイボンド材５を介して固定されており、ダイアタッチ用配線パターン８は複数のサーマルビア１１ｃ，１１ｄを介して第１サーマルパッド１０および第２サーマルパッド１２と接続されている。そのため、半導体素子１を動作させたときに半導体素子１が発する熱はダイボンド材５を介してダイアタッチ用配線パターン８に伝えられ、さらにサーマルビア１１ｃ，１１ｄから第１サーマルパッド１０および第２サーマルパッド１２に伝えられる。ここで、第１サーマルパッド１０は配線基板２の下面２Ａ上に設けられている第１凹部９の第１の底面９Ａに、第２サーマルパッド１２は第１の底面９Ａに対して交差するように設けられている第１の端面９Ｅに、それぞれ形成されている。そのため、実施の形態１に係る半導体装置の製造方法では、第１の底面９Ａの全面、すなわち第１サーマルパッド１０の全面と接続されるように、はんだボール３を第１凹部９内に形成することにより、当該はんだボール３を第２サーマルパッド１２とも接続ささることができる。このようにすれば、第１サーマルパッド１０の面積を増大させることなく、異なる観点から言えばはんだボール３の寸法を増大させることなく、第１の端面９Ｅに表出している第２サーマルパッド１２の面積分だけはんだボール３とサーマルビア１１ｃ，１１ｄとの接触面積を大きく設けることができる。その結果、半導体素子１からサーマルビア１１ｃ，１１ｄまで伝えられた熱を、第１サーマルパッド１０および第２サーマルパッド１２を介してはんだボール３に効果的に伝えることができる。

つまり、実施の形態１に係る半導体装置１００は、第１の底面９Ａの面積をＢＧＡパッド１５の面積と同等に設けながらも放熱効率を高めることができるため、第１サーマルパッド１０上に形成するはんだボール３とＢＧＡパッド１５上に形成するはんだボール３とは同等の径を有するように形成することができる。これにより、実施の形態１に係る半導体装置１００は、使用する部品点数や組み立て工数を増大させることなく放熱効率を高めることができる。

（実施の形態２）
次に、図７を参照して、実施の形態２に係る半導体装置１００およびその製造方法について説明する。実施の形態２に係る半導体装置１００およびその製造方法は、基本的には実施の形態１に係る半導体装置１００およびその製造方法と同様の構成を備えるが、配線基板２において、外周サーマルビア１１ｄ（図１参照）が円周に沿って形成されており、第１凹部９の第１の端面９Ｅの全面にわたって第２サーマルパッド１２が表出している点で異なる。

つまり、実施の形態２にでは、中央サーマルビア１１ｃ（図１参照）を囲うように外周サーマルビア１１ｄが円周状に設けられている。

このようにすれば、実施の形態１に係る半導体装置１００およびその製造方法と同等の効果を奏することができるとともに、第１凹部９の第１の端面９Ｅの全面に第２サーマルパッド１２が表出しているため、半導体装置１００の放熱効率をさらに高めることができる。

また、実施の形態２におけるサーマルビア１１ｃ，１１ｄは、一体のサーマルビアとして形成されていてもよい。具体的には、セラミックグリーンシート上の第１凹部９と重なる領域上に、第１凹部９の直径よりも長い孔径を有する１つのビアホールを形成し、たとえばスクリーン印刷法により当該ビアホール内に高い熱伝導率を有するＡｇペーストを用いて形成されてもよい。このようにしても、実施の形態１に係る半導体装置１００およびその製造方法と同等の効果を奏することができるとともに、第１凹部９の第１の端面９Ｅの全面に第２サーマルパッド１２が表出しているため、半導体装置１００の放熱効率をさらに高めることができる。

（実施の形態３）
次に、図８を参照して、実施の形態３に係る半導体装置１００およびその製造方法について説明する。実施の形態３に係る半導体装置１００およびその製造方法は、基本的には実施の形態１に係る半導体装置１００およびその製造方法と同様の構成を備えるが、配線基板２に設けられている第１凹部９の第１の端面９Ｅにおいて、第１放熱部材としての第２サーマルパッド１２が第１凹部９の内周側に向けて突出するように形成されている点で異なる。

実施の形態３における第２サーマルパッド１２は、たとえば第１凹部９がセラミックグリーンシート２１に形成された外周サーマルビア２６ｄ（図３（Ｅ）参照）の形状を維持したまま行われることにより形成される。具体的には、たとえば図３（Ｅ）に示すように、一方の主面２１Ａから他方の主面２１Ｂまで延びる外周サーマルビア２６ｄと、一方の主面２１Ａ上に形成されている配線パターン２７およびオーバーコートガラス１４が形成されたセラミックグリーンシート２１の一方の主面２１Ａに対し、セラミックグリーンシート２１を選択的に除去するようなエッチングを施すことにより第１凹部９が形成され得る。この場合、第１凹部９の開口形状は円形状でなく、外周サーマルビア２６ｄの形状に応じたものとなる。このようにすれば、第１凹部９の第１の端面９Ｅの面積を増大させることができるため、はんだボール３と第１の端面９Ｅに表出している第２サーマルパッド１２との接触面積を増大させることができる。その結果、半導体装置１００の放熱効率をさらに高めることができる。

なお、外周サーマルビア２６ｄ（半導体装置１００における第２サーマルパッド１２）の形状は円柱状に限られるものでなく、任意の形状としてもよい。たとえばはんだボール３との接触面積を増大させることができるように、歯車状あるいは表面に凹凸部を有するように設けられていてもよい。

（実施の形態４）
次に、実施の形態４に係る半導体装置１００およびその製造方法について説明する。図９を参照して、実施の形態４に係る半導体装置１００は、基本的には実施の形態１に係る半導体装置１００と同様の構成を備えるが、配線基板２が、半導体素子１が配置されているダイアタッチ用配線パターン８と隣接する領域において上面２Ｂから下面２Ａ側に延びるように形成されている第２放熱部材としてのサーマルビア１７と、下面２Ａにおいて第１凹部９以外の領域に形成されているパッド部材としてのＢＧＡパッド１５をさらに含み、サーマルビア１７はＢＧＡパッド１５と接続されているとともに、半導体素子１と接続されている点で異なる。

このとき、半導体素子１とサーマルビア１７とは任意の方法で接続されていればよいが、たとえばダイアタッチ用配線パターン８およびダイボンド材５を介して接続されていればよい。このようにすれば、半導体素子１を動作させたときに半導体素子１が発する熱は、ダイボンド材５およびダイアタッチ用配線パターン８を介してサーマルビア１１に伝えられるとともに、サーマルビア１７にも伝えられる。このため、半導体素子１から実装基板４に至る熱経路を増やすことができ、半導体装置１００の放熱効率をさらに高めることができる。

ＢＧＡパッド１５とサーマルビア１７との間を接続する伝熱部材は任意の構造を有することができる。図９を参照して、伝熱部材は、たとえば配線基板２内において第１サーマルパッド１０と同一平面上に形成されている内部配線パターン１８と、内部配線パターン１８とＢＧＡパッド１５とを最短距離で接続するサーマルビア１９とにより構成されていてもよい。この場合、半導体装置の製造方法において、第１サーマルパッド１０と同時に内部配線パターン１８を形成することができ、また、セラミックグリーンシートに第２サーマルパッド１２と同時にサーマルビア１９を形成することができる。

図６を参照して、実施の形態４に係る半導体装置２００における配線基板２には、上面２Ｂにおいてサーマルビア１１およびサーマルビア１７の少なくとも一部と重なる領域に第２凹部２０が形成されていてもよい。

第２凹部２０は、上面２Ｂに対して下面２Ａ側に陥没している第２の底面２０Ａと、上面２Ｂおよび第２の底面２０Ａとそれぞれ交差する第２の端面２０Ｅとを有している。言い換えると、ダイアタッチ用配線パターン８は第２の底面２０Ａ上に形成されており、第２凹部２０の第２の端面２０Ｅの少なくとも一部にはサーマルビア１７が表出している。この場合、半導体素子１とサーマルビア１７とは、たとえば第２凹部２０の内部において半導体素子１とダイアタッチ用配線パターン８とを接続するダイボンド材５を介して接続されている。

このようにすれば、半導体素子１から実装基板４に至る熱経路を短くすることができるとともに、半導体素子１からサーマルビア１７までの距離を短くすることができる。その結果、半導体装置２００の放熱効率をさらに高めることができる。また、ダイボンド材５を第２凹部２０の第２の端面２０Ｅと接触するように所定の量だけ供給することにより、半導体素子１とサーマルビア１７とを容易に接続することができる。

以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。

本発明は、ＢＧＡ構造を有する半導体装置およびその製造方法に特に有利に適用される。

１ 半導体素子、２ 配線基板、２Ａ 下面、２Ｂ 上面、３ はんだボール、４ 実装基板、４Ａ 第３の主面、５ ダイボンド材、６ ワイヤ、７ ワイヤ接続用配線パターン、８ ダイアタッチ用配線パターン、９ 第１凹部、９Ａ 第１の底面、９Ｅ 第１の端面、１０，２９ 第１サーマルパッド、１１ｃ，１１ｄ，１７，１９，２６ｃ，２６ｄ サーマルビア、１２ 第２サーマルパッド、１３，２７ 配線パターン、１４ オーバーコートガラス、１５，１６ ＢＧＡパッド、１８ 内部配線パターン、２０ 第２凹部、２０Ａ 第２の底面、２０Ｅ 第２の端面、２１，２２，２３，２４ セラミックグリーンシート、２５ｃ，２５ｄ ビアホール、２８ スルーホール、１００，２００ 半導体装置。

Claims (7)

1. 第１の主面と前記第１の主面と反対側に位置する第２の主面とを有し、前記第１の主面上に第１の配線パターンが形成されている配線基板と、
   前記配線基板の前記第１の配線パターン上に配置されている半導体素子とを備え、
   前記配線基板は、前記第１の配線パターンが形成されている領域において前記第１の主面から前記第２の主面まで延びるように形成されている第１放熱部材を含み、
   前記第２の主面において前記第１放熱部材の少なくとも一部と重なる領域に第１凹部が形成されており、
   前記第１凹部は、前記第２の主面に対して前記第１の主面側に陥没している第１の底面と、前記第２の主面および前記第１の底面とそれぞれ交差する第１の端面とを有し、
   前記第１凹部の前記第１の端面の少なくとも一部には前記第１放熱部材が表出している、半導体装置。
2. 前記第１凹部の前記第１の端面の全面において、前記第１放熱部材が表出している、請求項１に記載の半導体装置。
3. 前記第１凹部の前記第１の端面において、前記第１放熱部材は前記第１凹部の内周側に向けて突出するように形成されている、請求項１または請求項２に記載の半導体装置。
4. 前記配線基板は、前記半導体素子が配置されている前記第１の配線パターンと隣接する領域において前記第１の主面から前記第２の主面側に延びるように形成されている第２放熱部材と、前記第２の主面において前記第１凹部以外の領域に形成されているパッド部材とをさらに含み、
   前記第２放熱部材は前記パッド部材と接続されているとともに、前記半導体素子と接続されている、請求項１〜請求項３のいずれか１項に記載の半導体装置。
5. 前記配線基板は、前記第１の主面において前記第１放熱部材および前記第２放熱部材の少なくとも一部と重なる領域に第２凹部が形成されており、
   前記第２凹部は、前記第１の主面に対して前記第２の主面側に陥没している第２の底面と、前記第１の主面および前記第２の底面とそれぞれ交差する第２の端面とを有し、
   前記第１の配線パターンは前記第２の底面上に形成されており、前記第２凹部の前記第２の端面の少なくとも一部には前記第２放熱部材が表出し、
   前記第２の端面の少なくとも一部において表出している前記第２放熱部材と前記半導体素子とを接続する伝熱部材をさらに備える、請求項４に記載の半導体装置。
6. 前記第２の主面側に位置して前記配線基板と対向する実装基板をさらに備え、
   前記配線基板と前記実装基板とは、前記第１凹部の前記第１の底面および前記第１の端面において前記第１放熱部材と接触しているはんだを介して接続されている、請求項１〜請求項５のいずれか１項に記載の半導体装置。
7. 第１の主面と前記第１の主面と反対側に位置する第２の主面とを有し、前記第１の主面上に第１の配線パターンが形成されている配線基板を準備する工程と、
   前記配線基板の前記第１の配線パターン上に半導体素子を配置する工程と、
   前記配線基板と実装基板とを接続する工程とを備え、
   前記準備する工程において、前記配線基板は、前記第１の配線パターンが形成されている領域において前記第１の主面から前記第２の主面まで延びるように形成されている第１放熱部材を含み、前記第２の主面において前記第１放熱部材の少なくとも一部と重なる領域には、前記第２の主面に対して前記第１の主面側に陥没している第１の底面と前記第２の主面および前記第１の底面とそれぞれ交差する第１の端面とを有している第１凹部が形成されており、前記第１凹部の前記第１の端面の少なくとも一部には前記第１放熱部材が表出しており、
   前記接続する工程では、前記第１凹部の前記第１の底面および前記第１の端面と接触しているはんだを介して前記配線基板と前記実装基板とが接続される、半導体装置の製造方法。

Images