KR102122540B1

KR102122540B1 - 씨오지 방식의 반도체칩 탑재용 기판 및 그 제조방법

Info

Publication number: KR102122540B1
Application number: KR1020130169293A
Authority: KR
Inventors: 안효중; 임종하; 이지혜
Original assignee: 엘지디스플레이 주식회사
Priority date: 2013-12-31
Filing date: 2013-12-31
Publication date: 2020-06-26
Also published as: KR20150079223A

Abstract

본 발명은 반도체 칩 탑재용 기판에 관한 것으로, 개시된 구성은 하면에 다수의 방열 홈이 형성된 베이스 기판; 상기 다수의 방열 홈 내에 형성된 제1 발열 저감패턴; 상기 베이스 기판상에 서로 이격되어 형성된 제1, 2 패드 전극; 상기 제1, 2 패드 전극 상에 형성된 제2 발열 저감패턴; 상기 제2 발열 저감패턴 상에 형성된 절연층패턴; 하면에 상기 제1, 2 패드 전극와 접촉되는 제1, 2 범프가 구비된 반도체 칩; 및 상기 반도체 칩 하부의 제1, 2 범프와 제1, 2 패드 전극 사이를 덮는 절연층을 포함하여 구성된다.

Description

씨오지 방식의 반도체칩 탑재용 기판 및 그 제조방법{CHIP ON GLASS TYPE SUBSTRATE FOR PACKAGING SUMICONDUCTOR CHIP AND METHOD FOR FABRICATING THE SAME}

본 발명은 반도체 칩 탑재용 기판에 관한 것으로, 보다 상세하게는 표시장치용 반도체칩의 방열을 개선하여 표시 장치의 설계 자유도 및 품질을 향상시킬 수 있는 씨오지 방식의 반도체칩 탑재용 기판 및 그 제조방법에 관한 것이다.

일반적으로 반도체 칩 탑재용 기판은 방열이 심한 마이크로 프로세스, 마이크로 컨트롤러, ASIC, 그래픽 등의 비교적 고 전류로 다단자 고밀도의 반도체 플라스틱 패키지 용도, 및 발열량이 많은 LED 용도 등의 기판에 주로 사용된다.

반도체 칩 탑재용 기판을 이용한 반도체 플라스틱 패키지는, 솔더 볼(solder ball)을 이용하여 메인 보드 인쇄회로기판에 실장하거나, 금속판에 절연시트로 붙이고, 방열부는 직접 금속판에 접촉시켜 방열 전자기기로서 사용한다.

최근에, 점점 소형화, 박형화, 경량화되어 가는 전자기기에 있어서, 반도체 칩은 더욱더 고밀도화되어 발열량이 증대되는 방향에 있으며, 이에 대한 대응으로서 반도체 칩을 와이어 본딩으로 접속하는 인쇄 회로 기판에 있어서, 금속 코어의 기판이 많이 제안되고 있다.

이러한 관점에서, 종래기술에 따른 반도체 칩 탑재용 기판 구조에 대해 도 1을 참조하여 개략적으로 설명하면 다음과 같다.

도 1은 종래기술에 따른 반도체 칩 탑재용 기판의 개략적인 단면도이다.

도 1을 참조하면, 종래기술에 따른 반도체 칩 탑재용 기판(10)은, 베이스 기판(11) 상에 서로 이격되어 형성된 제1, 2 패드 전극(13, 15)과; 상기 제1, 2 패드 전극(13, 15) 상에 형성되고, 솔더 볼 레지스트로 구성된 절연층패턴(21)과; 상기 제1, 2 패드 전극(13, 15)을 덮는 영역에 형성된 레진층(41)과; 상기 레진층(41) 상에 배치된 반도체 칩(30)과; 상기 반도체 칩(30) 하면에 각각 형성되고, 상기 제1, 2 패드 전극(13, 15)과 대응되게 위치하는 제1, 2 범프(25, 27);를 포함하여 구성된다.

상기 구성으로 이루어진 종래기술에 따른 반도체 칩 탑재용 기판 제조방법에 대해 도 1을 참조하여 개략적으로 설명하면 다음과 같다.

도 1을 참조하면, 먼저 폴리이미드(polyimide) 재질로 구성된 베이스 기판 (11) 상에 구리층(미도시)을 증착한 후, 마스크 공정을 통해 상기 구리 금속층을 선택적으로 패터닝하여 일정 간격만큼 이격된 제1, 2 패드 전극(13, 15)을 형성한다.

그 다음, 상기 제1, 2 패드 전극(13, 15)을 포함한 베이스 기판(11) 전면에 솔더 레지스트(solder resist)를 도포하여 절연층(미도시)을 형성한다.

이어서, 마스크 공정을 통해 상기 절연층(미도시)을 선택적으로 패터닝하여, 상기 제1, 2 패드 전극(13, 15)의 일부를 노출시키는 절연층패턴(21)을 형성한다.

그 다음, 반도체 칩(30)을 준비하고, 상기 반도체 칩(30) 하면에 상기 제1, 2 패드 전극(13, 15)과 대응되게 위치하는 제1, 2 범프(25, 27)를 형성한다.

이어서, 상기 제1, 2 범프(25, 27)이 구비된 상기 반도체 칩(30)를 상기 베이스 기판(11) 상부에 위치시킨 후 상기 제1, 2 범프(25, 27)가 상기 제1, 2 패드 전극(13, 15)에 각각 접촉되도록 한 상태에서 열 압착 공정을 통해 상기 제1, 2 패드 전극(13, 15)에 상기 제1, 2 범프(25, 27)가 본딩되도록 한다.

그 다음, 상기 절연층패턴(21) 및 상기 제1, 2 패드 전극(13, 15)을 포함한 상기 베이스 기판(11) 상에 레진층(41)을 도포한 후 열 경화시킴으로써, 종래기술에 따른 반도체 칩 탑재용 기판 제조공정을 완료한다.

이와 같이, 종래기술에 따른 반도체 칩 탑재용 기판 및 그 제조방법은 반도체 칩에서 발생하는 열을 방출하는 별도의 구조가 마련되어 있지 않기 때문에, 폴리이미드(PI; polyimide) 재질로 구성된 베이스 기판(11)은 반도체 칩에서 발생하는 열을 공기 중에 효과적으로 방출하지 못하는 한계가 있다.

또한, 최근의 표시장치 제품 개발의 추세가 해상도 및 구동 주파수가 증가하는 방향으로 이루어지기 때문에, 반도체 칩의 칩 사이즈 축소 및 채널 수 증가, 미세 피치 (fine pitch) 적용으로 인해 반도체 칩의 발열 저감 기술 개발이 더욱 요구되고 있는 실정이다.

특히, 종래기술에서 반도체 칩의 필름으로 사용되는 폴리 이미드(Polyimide) 는 재질 특성상 열을 공기 중으로 잘 전달하지 못한다.

그래서, 반도체 칩에서 발생하는 열을 효과적으로 방출하기 위해 표시장치 및 제품에 방열 설계가 필수적으로 적용되어야 했는데, 예를 들어 금속 재질의 케이스 탑(Case Top) 또는 알루미늄 테이프(Aluminum Tape) 등을 적용함으로써 비용 증가 및 설계상의 제약이 따르게 된다.

본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 기판에 발열 저감 패턴을 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 공기 중에 방출시킴으로써 반도체 칩의 발열을 감소시킬 수 있는 씨오지(COG; Chip On Glass) 방식의 반도체칩 탑재용 기판 및 그 제조방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판은, 하면에 다수의 방열 홈이 형성된 베이스 기판; 상기 다수의 방열 홈 내에 형성된 제1 발열 저감패턴; 상기 베이스 기판상에 서로 이격되어 형성된 제1, 2 패드 전극; 상기 제1, 2 패드 전극 상에 형성된 제2 발열 저감패턴; 상기 제2 발열 저감패턴 상에 형성된 절연층패턴; 하면에 상기 제1, 2 패드 전극와 접촉되는 제1, 2 범프가 구비된 반도체 칩; 및 상기 반도체 칩 하부의 제1, 2 범프와 제1, 2 패드 전극 사이를 덮는 레진층을 포함하여 구성되는 것을 특징으로 한다.

상기 목적을 달성하기 위한 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판 제조방법은, 베이스 기판과 반도체 칩을 제공하는 단계; 상기 베이스 기판의 하면에 다수의 방열 홈을 형성하는 단계; 상기 다수의 방열 홈 내에 제1 발열 저감패턴을 형성하는 단계; 상기 베이스 기판상에 서로 이격되게 제1, 2 패드 전극을 형성하는 단계; 상기 제1, 2 패드 전극 상에 제2 발열 저감패턴을 형성하는 단계; 상기 제2 발열 저감패턴 상에 절연층패턴을 형성하는 단계; 상기 반도체 칩의 하면에 상기 제1, 2 패드 전극와 접촉되는 제1, 2 범프를 형성하는 단계; 상기 반도체 칩 하부의 제1, 2 범프를 상기 제1, 2 패드 전극에 접촉시켜 본딩시키는 단계; 상기 반도체 칩 하부의 제1, 2 범프와 제1, 2 패드 전극 사이에 레진층 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.

본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판 및 그 제조방법은, 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 공기 중에 방출시킴으로써 반도체 칩의 발열을 감소시킬 수 있다.

또한, 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판 및 그 제조방법은, 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 방출할 수 있음으로써 고해상도 및 높은 구동 주파수의 표시제품의 발열을 저감시킬 수 있다.

그리고, 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판 및 그 제조방법은, 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 방출할 수 있음으로써 기존의 표시장치 및 제품의 방열 설계의 삭제로 인해 제조 비용이 감소하고, 디자인 자유도가 향상되게 된다.

도 1은 종래기술에 따른 반도체 칩 탑재용 기판의 개략적인 단면도이다.
도 2는 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판의 개략적인 단면도이다.
도 3은 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판의 하면을 개략적으로 도시한 평면도이다.
도 4a 내지 4l은 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판의 제조공정 단면도들이다.

이하 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판 구조에 대해 도 2 및 3을 참조하여 상세히 설명한다.

도 2는 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판의 개략적인 단면도이다.

도 3은 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판의 하면을 개략적으로 도시한 평면도이다.

도 2를 참조하면, 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판(100)은 베이스 기판(101)의 하면에 일정 간격을 두고 다수의 방열 홈(101a)이 형성되어 있다. 이때, 상기 다수의 방열 홈(101a)은 반도체 칩(130)에 교차되게 일정 방향으로 이격되게 반복하여 형성되어 있다.

또한, 상기 베이스 기판(101)은 폴리 이미드(Polyimide) 계열의 물질로 구성되어 있다.

그리고, 도 3에 도시된 바와 같이, 상기 베이스 기판(101) 하면의 다수의 방열 홈(101a) 내에는 제1 발열 저감패턴(113)이 형성되어 있다. 이때, 상기 제1 발열 저감패턴(113)의 형성 물질로는 금속성 및 비금속성 물질에 관계없이 열을 효과적으로 방출시키는 모든 물질을 사용할 수 있다.

더욱이, 상기 베이스 기판(101)의 상면에는 일정 간격을 두고 제1, 2 패드 전극(115a, 115b)이 형성되어 있다. 이때, 상기 제1, 2 패드 전극(115a, 115b)의 형성 물질로는 구리(Cu)를 포함한 금속 재질 중에서 선택하여 사용한다. 본 발명에서는 구리를 이용한 경우를 예로 들어 설명하기로 한다.

또한, 상기 제1 발열 저감패턴(113) 상에는 제2 발열 저감패턴(119a)이 형성되어 있다. 이때, 상기 제2 발열 저감패턴(119a)의 형성 물질로는 고열전도 방열 물질을 이용한다. 상기 제1 발열 저감패턴(119a)과 상기 제2 발열 저감패턴(119a)을 밀착시켜 발생하는 열을 효과적으로 전도되어 온도를 저감한다.

상기 제1 발열 저감패턴(119a)과 상기 제2 발열 저감패턴(119a)의 전체 열 용량이 증가하여 반도체 칩에서 발생하는 열을 효과적으로 방출하게 된다.

그리고, 상기 제2 발열 저감패턴(119a) 상에 솔더 레지스트(solder resist)로 구성된 절연층패턴(121a)이 형성되어 있다.

더욱이, 상기 제1, 2 패드 전극(115a, 115b) 상에는 반도체 칩(130)을 배치하여 그 하면에 형성된 제1, 2 범프(125a, 125b)이 본딩되어 있다.

또한, 상기 반도체 칩(130) 하부의 상기 제1, 2 패드 전극(115a, 115b)과 상기 제1, 2 범프(125a, 125b) 사이에 절연성 탄소 화합물인 레진(resin) 물질로 구성된 절연층(141)이 형성되어 있다.

이렇게 하여, 베이스 기판(101) 하면에 형성된 제1 발열 저감패턴(113)과, 상기 제1, 2 패드 전극(115a, 115b) 상에 형성된 제2 발열 저감패턴(119a)을 구비한 반도체칩 탑재용 기판(100)을 구성하게 된다.

이와 같이, 본 발명에 따른 씨오지(COG; Chip On Glass) 방식의 반도체 칩 탑재용 기판은 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 공기 중에 방출시킴으로써 반도체 칩의 발열을 감소시킬 수 있다.

또한, 본 발명에 따른 씨오지(COG) 방식의 반도체 칩 탑재용 인쇄회로기판은 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 방출할 수 있음으로써 고해상도 및 높은 구동 주파수의 표시제품의 발열을 저감시킬 수 있다.

상기 구성으로 이루어진 본 발명에 따른 씨오지(COG) 방식의 반도체 칩 탑재용 기판 제조방법에 대해 도 4a 내지 4l을 참조하여 설명하면 다음과 같다.

도 4a 내지 4l은 본 발명에 따른 반도체 칩 탑재용 기판의 제조공정 단면도들이다.

도 4a 내지 4c를 참조하면, 먼저 베이스 기판(101)의 하면에 레이저(laser)를 조사하여 일정 간격을 두고 다수 개의 방열 홈(101a)을 형성한다. 이때, 상기 다수의 방열 홈(101a)은 반도체 칩(130)에 대해 교차되게 일정 방향으로 형성한다.

그 다음, 도 4d를 참조하면, 상기 방열 홈(101a)에 대응하는 제1 발열 저감패턴 (113)이 부착된 보호필름(110)을 상기 베이스 기판(101)의 하면에 배치한 상태에서 상기 제1 발열 저감패턴(113)이 상기 다수의 방열 홈(101a)에 삽입되도록 한다. 이때, 상기 제1 발열 저감패턴(113)의 형성 물질로는 금속성 및 비금속성 물질에 관계없이 열을 효과적으로 방출시키는 모든 물질을 사용할 수 있다.

이어서, 도 4e를 참조하면, 상기 베이스 기판(101)으로부터 상기 보호필름 (110)을 떼어냄으로써 상기 베이스 기판(101)의 방열 홈(101a) 내에 발열 저감패턴 (113)을 형성한다.

그 다음, 도 4f를 참조하면, 상기 베이스 기판(101) 상면에 금속 물질을 스퍼터링 방법으로 증착하여 금속층(115)을 형성한다. 이때, 상기 금속층(115)의 형성 물질로는 구리(Cu)를 포함한 금속 재질 중에서 선택하여 사용한다. 본 발명에서는 구리를 이용한 경우를 예로 들어 설명하기로 한다.

이어서, 상기 금속층(115) 상에 제1 감광막(미도시)을 도포하고, 포토리소그라피 공정 기술을 이용한 마스크 공정을 통해 상기 제1 감광막(미도시)을 노광 및 현상한 후 이를 선택적으로 제거하여 제1 감광막패턴(117)을 형성한다.

그 다음, 도 4g를 참조하면, 상기 제1 감광막패턴(117)을 식각 마스크로 상기 금속층(115)을 선택적으로 식각하여 일정 간격만큼 이격된 제1, 2 패드 전극 (115a, 115b)를 형성한다.

이어서, 도 4h를 참조하면, 상기 제1 감광막패턴(117)을 제거하고, 상기 제1, 2 패드 전극(115a, 115b)를 포함한 상기 베이스 기판(101) 상에 방열 물질층 (119) 및 절연층(121)을 차례로 적층한다. 이때, 상기 방열 물질층(119)의 형성 물질로는 고열전도 방열 물질로 적합한 물질 , 예를 들어 금속 물질을 포함한 물질 군중에서 적어도 1종 이상의 물질을 사용하고, 상기 절연층(121)의 형성 물질로는 솔더 레지스트(solder resist) 또는 기타 다른 종류의 레지스트를 사용한다.

그 다음, 상기 절연층(121) 상에 제2 감광막(미도시)을 도포하고, 포토리소그라피 공정 기술을 이용한 마스크 공정을 통해 상기 제2 감광막(미도시)을 노광 및 현상한 후 이를 선택적으로 제거하여 제2 감광막패턴(123)을 형성한다.

이어서, 도 4i를 참조하면, 상기 제2 감광막패턴(123)을 식각 마스크로, 상기 방열 물질층(119) 및 절연층(121)을 선택적으로 식각하여 제2 발열 저감패턴 (119a) 및 절연층패턴(121a)을 형성하고, 상기 제2 감광막패턴(123)을 제거한다. 이때, 상기 제2 발열 저감패턴(119a)은 상기 제1, 2 패드 전극(115a, 115b) 각각과 접촉된다. 상기 제1, 2 패드 전극(115a, 115b)와 상기 제2 발열 저감패턴(119a)은 접촉 저항(contact resistance)가 낮아 방열 효과가 뛰어나고, 서로 밀착되어 있기 때문에 열을 효과적으로 전도되어 온도가 저감된다.

또한, 상기 제1 발열 저감패턴(119a)과 상기 제2 발열 저감패턴(119a)의 전체 열 용량이 증가하여 반도체 칩(130)에서 발생하는 열을 효과적으로 방출하게 된다.

그 다음, 도 4j를 참조하면, 반도체 칩(130)을 준비하고, 상기 반도체 칩 (130)의 하부에 일정 간격을 두고 제1, 2 범프(125a, 125b)을 형성한다.

이어서, 상기 제1, 2 범프(125a, 125b)가 상기 제1, 2 패드 전극(115a, 115b) 상에 접촉되도록 상기 반도체 칩(130)을 상기 베이스 기판(101) 상부에 배치한다.

그 다음, 도 4k를 참조하면, 상기 베이스 기판(101) 상에 상기 반도체 칩 (130)을 배치한 상태에서 열 압착 공정을 진행하여 상기 1, 2 범프(125a, 125b)가 상기 제1, 2 패드 전극(115a, 115b)에 본딩되도록 한다.

이어서, 도 4l를 참조하면, 상기 반도체 칩(130) 하부의 상기 제1, 2 패드 전극(115a, 115b)와 상기 제1, 2 범프(125a, 125b) 사이에 탄소 화합물인 레진 (Resin)으로 구성된 절연층(141)을 도포한 상태에서 열 경화 공정을 진행하여, 본 발명에 따른 반도체칩 탑재용 인쇄회로기판(100)을 제조하는 공정을 완료한다.

이와 같이, 본 발명에 따른 반도체 칩 탑재용 기판 제조방법은 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 공기 중에 방출시킴으로써 반도체 칩의 발열을 감소시킬 수 있다.

또한, 본 발명에 따른 반도체 칩 탑재용 기판 제조방법은 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 방출할 수 있음으로써 고해상도 및 높은 구동 주파수의 표시제품의 발열을 저감시킬 수 있다.

그리고, 본 발명에 따른 반도체 칩 탑재용 기판 제조방법은 베이스 기판 하면 및 상면에 발열 저감 패턴을 각각 형성하여 반도체 칩으로부터 발생하는 열을 효과적으로 방출할 수 있음으로써 기존의 표시장치 및 제품의 방열 설계의 삭제로 인해 제조 비용이 감소하고, 디자인 자유도가 향상되게 된다.

이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

따라서, 이상에서 기술한 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이므로, 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 하며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.

100: 반도체칩 탑재용 기판 101: 베이스 기판
101a: 방열홈 113: 제1 발열 저감패턴
115a: 제1 패드 전극 115b: 제2 패드 전극
1119a: 제2 발열 저감패턴 121a: 절연층패턴
130: 반도체 칩 141: 절연층

Claims

하면에 다수의 방열 홈이 형성된 베이스 기판;
상기 다수의 방열 홈 내에 형성된 제1 발열 저감패턴;
상기 베이스 기판상에 서로 이격되어 형성된 제1, 2 패드 전극;
상기 제1, 2 패드 전극 상에 형성된 제2 발열 저감패턴;
상기 제2 발열 저감패턴 상에 형성된 절연층패턴;
하면에 상기 제1, 2 패드 전극와 접촉되는 제1, 2 범프가 구비된 반도체 칩;
상기 반도체 칩 하부의 제1, 2 범프와 제1, 2 패드 전극 사이를 덮는 절연층을 포함하여 구성되되,
상기 제2 발열 저감패턴은 상기 제1, 2 패드 전극과 접촉하는 반도체 칩 탑재용 기판.
제1항에 있어서, 상기 다수의 방열 홈은 상기 반도체 칩에 대해 교차되는 방향으로 이격되어 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판.
제1항에 있어서, 상기 제2 발열 저감패턴은 고열전도 방열 물질로 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판.
제1항에 있어서, 상기 제1, 2 패드 전극는 구리 금속으로 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판.
제1항에 있어서, 상기 절연층 패턴은 솔더 레지스트(solder resist)로 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판.
제1항에 있어서, 상기 절연층은 탄소 화합물인 레진으로 구성된 것을 특징으로 하는 반도체 칩 탑재용 기판.
베이스 기판과 반도체 칩을 제공하는 단계;
상기 베이스 기판의 하면에 다수의 방열 홈을 형성하는 단계;
상기 다수의 방열 홈 내에 제1 발열 저감패턴을 형성하는 단계;
상기 베이스 기판상에 서로 이격되게 제1, 2 패드 전극를 형성하는 단계;
상기 제1, 2 패드 전극 상에 제2 발열 저감패턴을 형성하는 단계;
상기 제2 발열 저감패턴 상에 절연층패턴을 형성하는 단계;
상기 반도체 칩의 하면에 상기 제1, 2 패드 전극와 접촉되는 제1, 2 범프를 형성하는 단계;
상기 반도체 칩 하부의 제1, 2 범프를 상기 제1, 2 패드 전극에 접촉시켜 본딩시키는 단계; 및
상기 반도체 칩 하부의 제1, 2 범프와 제1, 2 패드 전극 사이에 절연층을 형성하는 단계;를 포함하여 구성되되,
상기 제2 발열 저감패턴은 상기 제1, 2 패드 전극과 접촉하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 다수의 방열 홈은 레이저를 이용하여 형성하는 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 반도체 칩 하부의 제1, 2 범프와 제1, 2 패드 전극 사이에 절연층을 형성하는 단계 이후에 열 경화 처리 공정을 더 포함하는 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 반도체 칩 하부의 제1, 2 범프를 상기 제1, 2 패드 전극에 접촉시켜 본딩시키는 단계는 열 압착 공정을 통해 이루어지는 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 다수의 방열 홈은 상기 반도체 칩에 대해 교차되는 방향으로 이격되어 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 제2 발열 저감패턴은 고열전도 방열 물질로 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 제1, 2 패드 전극은 구리 금속으로 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 절연층 패턴은 솔더 레지스트(solder resist)로 형성된 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.
제7항에 있어서, 상기 절연층은 탄소 화합물인 레진으로 구성된 것을 특징으로 하는 반도체 칩 탑재용 기판 제조방법.