JP4950693B2 - 電子部品内蔵型配線基板及びその実装部品 - Google Patents
電子部品内蔵型配線基板及びその実装部品 Download PDFInfo
- Publication number
- JP4950693B2 JP4950693B2 JP2007038378A JP2007038378A JP4950693B2 JP 4950693 B2 JP4950693 B2 JP 4950693B2 JP 2007038378 A JP2007038378 A JP 2007038378A JP 2007038378 A JP2007038378 A JP 2007038378A JP 4950693 B2 JP4950693 B2 JP 4950693B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- wiring board
- heat
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 142
- 239000000758 substrate Substances 0.000 claims description 69
- 239000012790 adhesive layer Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000002184 metal Substances 0.000 claims description 54
- 230000017525 heat dissipation Effects 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 28
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 238000007789 sealing Methods 0.000 claims description 14
- 239000000956 alloy Substances 0.000 claims description 12
- 229910045601 alloy Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 description 39
- 239000011347 resin Substances 0.000 description 20
- 229920005989 resin Polymers 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000004065 semiconductor Substances 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 14
- 230000001070 adhesive effect Effects 0.000 description 14
- 230000000694 effects Effects 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- 238000003825 pressing Methods 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 238000007650 screen-printing Methods 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910052718 tin Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007731 hot pressing Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- BVKZGUZCCUSVTD-UHFFFAOYSA-N carbonic acid Chemical compound OC(O)=O BVKZGUZCCUSVTD-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Description
本発明は電子部品内蔵型配線基板及びその実装部品に関し、特に実装部品の放熱効果が向上し組立てが容易な多層配線基板によるパッケージ構造及びその実装部品に関する。
プリント基板分野では、半導体ＩＣ／ＬＳＩ素子のようなウエハプロセスで製造された素子に信号伝達や給電を行うために、素子と外部回路または機器とを電気的に接続するためのパッケージ基板が使用されている。従来のパッケージ基板には、個片化（分割）されたＩＣチップを、再配線層が形成されたＩＣチップよりも大きな回路基板上に搭載し、ワイヤボンディング接続したものが用いられてきた。また、金属バンプ端子を有するベアチップＩＣを異方性導電接着材によって、再配線層が形成された回路基板に実装するパッケージ方式も採用されている。
しかしながら、近年の携帯電子機器の多機能化に伴い、半導体デバイスにも更なる小形化が要求され、半導体ＩＣ／ＬＳＩの高集積化要求にも増してパッケージの小形化に焦点が当てられてきている。
このような状況において、近年、究極的な小形パッケージとして、ビルトアップ法のみで構成されるウエハレベル・チップスケールパッケージ（ＷＬＣＳＰ）が開発されている。このＷＬＣＳＰは、シリコンウエハを土台として、ＩＣ上に直接的に配線をビルトアップ法で形成するもので、パッケージサイズがＩＣチップサイズと同等程度に最小化されるパッケージである。しかし、実装基板の端子ピッチのルールによってパッケージ上に配置できる端子数が制約されるために、ＷＬＣＳＰの適用は、ピン数の少ない素子に限定される。
ＷＬＣＳＰの前記制約を解決する技術として、例えば特許文献１に開示されているようなＥＷＬＰ（Ｅｍｂｅｄｄｅｄ Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）が知られている。しかしながら、このようなＥＷＬＰ技術においても次のような問題がある。
即ち、前記ＥＷＬＰ技術によるパッケージ形成が、レジストマスク利用のメッキ等によるビルトアップ法によって行われるために、半導体素子チップの裏面（実装面の反対側）に放熱用のビア（導熱路部材）を配置できず、素子動作中の発生熱を効果的に放散させるパッケージ構造を得難い問題がある。また、その製造にあっては、工程数が多く長時間を要し製造コストが高く、ビルトアップによる多層化に当たって多数回の加熱プレス工程を要するために一部の絶縁基板樹脂層に多くの熱履歴が加わり樹脂劣化が生じ易いなどの問題がある。
なお、放熱効果を改善した従来技術としては、特許文献２〜４などがある。特許文献２及び特許文献３は、複数の電子部品をスタックするタイプの多層基板に関し、前者ではスタックされる枠体に放熱性を高めるための通気路を設けた技術が開示され、後者ではスタックされた複数の電子部品に対して一つの放熱用のメタルコア基板を設けた技術が開示されている。
特許文献４では、ハイブリッドモジュールに関し、回路部品を収納する凹部を形成するように多数のグリーンシートを積層して得られた多層回路基板の前記凹部に回路部品が収納され、この回路部品が、放熱板を介して別体の親回路基板に接触される技術が開示されている。また、前記特許文献２〜４と本発明との差異を補足的に後述する。
特開２００４― ９５８３６号特許公開公報
特開２００１―２１０９５４号特許公開公報
特開２００３― ３１９５５号特許公開公報
特開平 １１―２２０２２６号特許公開公報
本発明は、前記従来の問題点を解決するものであり、特に実装部品の放熱効果が優れ組立てが容易な多層配線基板によるパッケージ構造を得るのに好適な電子部品内蔵型配線基板及びその実装部品を提供することを目的とする。
請求項１に記載の本発明は、電子部品内蔵型配線基板に実装される実装部品であって、前記配線基板に設けられた放熱基板に、導熱性の金属成分を含む導電性ペーストからなる導熱性接着層を介して接着される電子部品チップは、前記導熱性接着層に接着される面に導熱金属層が設けられ、前記導熱金属層は、前記導電性ペーストに含まれる金属成分と合金層を形成する材料であることを特徴とする実装部品。
請求項２に記載の本発明の電子部品内蔵型配線基板は、放熱基板と、前記放熱基板上に配置されていて一方の面に電極層を有し他方の面に導熱金属層を有する電子部品チップと、前記導熱金属層を前記放熱基板に接着する導電性ペーストからなる導熱性接着層と、絶縁基板の一方の面に配線層を有し前記電子部品チップ上に配置された配線基板と、前記絶縁基板を貫通して設けられていて一端面が前記配線層に接続され他端面が前記電子部品チップの電極層に電気的に接続された貫通電極とを備え、前記導熱性接着層及び前記導熱金属層は相互界面に合金層を形成して接着されていることを特徴とする。
請求項３に記載の本発明は、請求項２記載の電子部品内蔵型配線基板において、前記導熱性接着層及び貫通電極が同一の導電ペースト材料からなることを特徴とする。
請求項４に記載の本発明は、請求項２または３記載の電子部品内蔵型配線基板において、前記電子部品チップが、前記一方の面に、前記電極層に接続して設けられた再配線層を有し、前記貫通電極が前記再配線層を介して前記電極層に接続されていることを特徴とする。
請求項５に記載の本発明は、請求項２〜４のいずれか一項に記載の電子部品内蔵型配線基板において、前記電子部品チップの側周を囲んで前記放熱基板及び前記配線基板相互間に絶縁性封止層が設けられ、前記絶縁性封止層は前記電子部品チップを挿入可能とする開口部が形成されたスペーサを有することを特徴とする。
本発明の電子部品内蔵型配線基板によれば、前記従来の問題点が解決され、特に実装部品の放熱効果に優れたパッケージ構造が組立て容易に得られるという効果がある。このような効果は、電子部品の多機能／多端子数化要求に対応するための多層配線基板によるパッケージ構造を得る場合に特に発揮できる。
また、導熱性接着層が導熱性の金属成分を含む導電性ペーストとされ、実装部品が電子部品チップの導熱性接着層に接着される面に導熱金属層を設けたものであるために、実装部品を導熱性接着層を介して放熱基板に接着した際、その接着強度が大きくなって実装、放熱及び動作の信頼性が向上する。特に、前記導熱金属層及び導熱性接着層が接着界面に合金層を形成するような材料とされている場合には、前記接着強度や実装、放熱及び動作の信頼性が更に向上するという効果を奏する。
以下、本発明の電子部品内蔵型配線基板及びその実装部品の一実施形態について、図１を参照して説明する。同図（ａ）はその全体像を示す断面図であり、同図（ｂ）はその実装部品の右側部分を拡大して示す部分拡大断面図である。
例えば銅箔製の放熱基板１は電子部品内蔵型配線基板のパッケージの一方の面（下面）の最外層を構成して外表面が露出されている。前記放熱基板１の内表面（上面）の部品チップ搭載予定面である中央部には、電子部品内蔵型配線基板への実装部品となる例えば半導体ＩＣチップからなる電子部品チップ２の底面が導熱性接着層３を介して接着固定されている。前記放熱基板１は、電子部品チップ２の主構成物、例えばＳｉなどの半導体材料基板と熱膨張係数が近く放熱特性に優れた物質で構成されるとよいので、銅箔に限らず、例えばモリブデンやインバー合金を両側から銅で挟み込んだ金属板などの金属材料を使用しても、同様な熱特性を有する樹脂板などの絶縁材料を使用してもよい。
前記導熱性接着層３は、前記電子部品チップ２及び前記放熱基板１相互間の導熱路ビアを構成するものであり、材料としては電気的及び熱的伝導性に優れた例えば導電性ペースト（具体的成分は後述する）が用いられている。
前記ＩＣチップ２は、Ｓｉなどの半導体材料基板の表層内に形成された多数の機能素子領域、その一方の面（上表面）に被覆されたＳｉ酸化膜や窒化膜などの絶縁被膜、及びその絶縁被膜上に形成されたチップ内部配線層及びその一部を構成する多数の電極層２ｂを有する半導体基板２ａを母体として構成されている。前記ＩＣチップ２は、更に、これら電極層２ｂ表面を露出させた状態で、半導体基板２ａの上面に形成された絶縁保護層２ｃを有する。
前記電極層２ｂに接続されて前記絶縁保護層２ｃ上に配置された再配線層２Ｂは、例えば金メッキ或いは蒸着などにより形成され、前記ＩＣチップ２に対して積層／接続される配線基板などの他の部材の電極や端子等の接続部分に対応する所望の配線ピッチ、配線長、配線面積及びパターン形状をもってパターンニングされている。
従って、前記再配線層２Ｂは、前記電極層２ｂのパターンが確定している前記ＩＣチップ２をパッケージ等に実装するに当たって、配線ピッチなどに関して、他の部材の電極や端子配列に適応したパターン変更ができる。また、前記ＩＣチップ２に他の部材の電極や端子を押圧させて電気的に接続する場合に、前記絶縁保護層２ｃ上に這わされた前記再配線層２Ｂの部分において、前記他の部材の電極や端子を押圧接続させることができるので、その際の押圧力が前記絶縁保護層２ｃにより吸収され部品へのダメージが緩和される。
前記ＩＣチップ２の上方に対面配置された第１配線基板４は、例えばポリイミド樹脂フィルムからなる第１絶縁基板４ａおよびその一方の面（上面）にパターンニング形成された銅箔製の第１配線層４ｂを有する。前記第１絶縁基板４ａには、前記第１配線層４ｂと前記ＩＣチップ２の再配線層２Ｂとの間に位置する所望の部分に第１貫通孔４ｃ（図示では２箇所）が形成されている。
前記第１貫通孔４ｃの各々に充填して設けられた第１貫通電極４ｄは、その一端面（上面）が前記第１配線層４ｂの内面（下面）に接続され、その他端面（下面）が前記再配線層２Ｂの上面に接続されている。前記第１貫通電極４ｄは、いわゆる層間導電路を構成するものであり、ここでは、電気的及び熱的伝導性に優れた前記導熱性接着層３と同一の導電性ペーストが用いられている。
前記放熱板１と第１配線基板４との間に設けられた絶縁性封止層５は、前記ＩＣチップ２を挿入可能とする開口部Ｈを有する樹脂フィルム製の絶縁性のスペーサ５ａ、前記スペーサ５ａの下方及び上方にそれぞれ設けられた絶縁性の接着材層５ｂ、５ｃで構成されている。そして前記絶縁性封止層５は、前記ＩＣチップ２の側周を囲み、前記放熱基板１と第１配線基板４とを相互固定して気密封止していてパッケージの一部を構成するものであり、前記ＩＣチップ２が直接的には前記接着材層５ｂ、５ｃに埋め込まれた状態にある。
前記スペーサ５ａは、前記接着材層５ｂ、５ｃの組立て時の流動性による不所望な変形を抑制し、前記放熱板１と第１配線基板４との平行性或いは平坦性や前記第１配線電子部品チップ２の位置精度を高めることができる。
前記第１配線基板４の上方に重ねて配置された第２配線基板６は、第１配線基板４と同様な材料が用いられ、ポリイミド樹脂フィルムからなる第２絶縁基板６ａおよびその一方の面（上面）にパターンニング形成された銅箔製の第２配線層６ｂを有する。前記第２絶縁基板６ａには、前記第２配線層６ｂと前記第１配線基板４の第１配線層４ｂとの間に位置する所望の部分に第２貫通孔６ｃ（図示では４箇所）が形成されている。
前記第２貫通孔６ｃの各々に充填して設けられた第２貫通電極６ｄは、その一端面（上面）が前記第２配線層６ｂの内面（下面）に接続され、その他端面（下面）が前記第１配線層４ｂの上面に接続されている。前記第１配線基板４上面及び第２配線基板６相互は、接着材層６ｅによって接着固定されている。
このように前記第１配線基板４と第２配線基板６とを積層し、更には、例えば前記電子部品チップ２の多機能／高機能化に応じて、希望する複数の配線基板を積層した多層配線基板構造によるパッケージを提供することによって、高機能化する電子機器への搭載対応が自在に行える。
また、前記第２配線層６ｂ上面（表面）は、前記第２貫通電極６ｄの各々に対応する部分を露出させた状態で、ソルダーレジストのような絶縁性の保護マスク７によって被覆されている。そして、前記第２配線層６ｂの各露出面に、ボール状のはんだバンプからなる外部端子８がそれぞれ形成されている。前記外部端子８は、前記ボールバンプに限らず、搭載する電子機器等の接続端子構造などに応じて、例えばビームリードタイプなど他の外部端子構造を採用することも可能である。なお、放熱基板１、前記第１、第２配線基板４、６及びスペーサ５ａの平面外形は、相互にほぼ同一の形状および寸法とされている。
前記第２貫通電極６ｄは、前記第１貫通電極４ｄと同様に層間導電路を構成し、電気的及び熱的伝導性に優れた前記導熱性接着層３と同一の導電性ペーストが用いられている。そして、前記導電性ペーストは、第１の金属成分として、ニッケル、銀及び銅の群から選択された少なくとも１種類の低電気抵抗で良好な導熱性の金属粒子と、第２の金属成分として、錫、ビスマス、インジウム及び鉛の群から選択された少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成されている。
また、熱伝導性にも優れた前記導電性ペーストを前記第１、第２貫通電極４ｄ、６ｄにも使用した場合は、ＩＣチップ２の発生熱を前記放熱基板１側のみならず、これら第１、第２貫通電極４ｄ、６ｄを通じて、チップ上方外部へ効率的に熱伝導及び放散させる効果が得られる。
ところで、例えばＳｉ製の半導体基板２ａを母体とする前記ＩＣチップ２の他方の面である底面には、ＳｉＯ２からなる酸化膜（図示せず）が、積極的に予め形成されている場合や後述する製造工程中に自然酸化膜が形成される場合があり、このような酸化膜が前記導電性ペーストとの密着性を低下させ易い。
そこで、前記電子部品チップ（ＩＣチップ）２の他方の面である底面には導熱金属層２ｄが設けられている。前記導熱金属層２ｄは前記底面の全面に亘って形成されているが、少なくとも前記導熱性接着層３との接着面に設けられていればよい。
前記導熱金属層２ｄは、図１（ｂ）に拡大して示すように、前記ＳｉＯ２と良好な密着力が得られるチタンをスパッタリングしてチタン膜からなる下地層２ｄ１を形成し、その表面に銅めっきして表面金属層２ｄ２を形成することによって構成されている。一例として、前記下地層２ｄ１の層厚は０．１μｍ、前記導熱金属層２ｄの母体となる前記表面金属層２ｄ２の層厚は１μｍとされている。
前記下地層２ｄ１は、前述のＳｉＯ２や銅と良好な密着力が得られる材料であればよく、チタンに限らず、チタン・タングステン合金材料などを用いてもよい。また、前記下地層２ｄ１の成膜方法としては、スパッタ法に限らずめっき法等の他の方法を用いることもできる。
また前記表面金属層２ｄ２は、その成膜技術としてめっき法に限らずスパッタ法を適用することもできる。そして前記表面金属層２ｄ２は、前記導熱性接着層３の導電性ペーストの金属成分と合金層を形成できる材料であればよく、銅に限らず金膜とすることもでき、その場合は、導電性ペーストの金属成分を銀または主成分が銀となる金属粒子等とするとよい。
このように前記導熱金属層２ｄは、熱伝導性、前記半導体基板２ａ及び導熱性接着層３
との密着性に優れた材料で構成されているために、前記表面金属層２ｄ２は、前記導電性ペーストからなる導熱性接着層３との接着強度を高め熱抵抗を減少させることができる。
との密着性に優れた材料で構成されているために、前記表面金属層２ｄ２は、前記導電性ペーストからなる導熱性接着層３との接着強度を高め熱抵抗を減少させることができる。
また、前記導電性ペーストの成分として、前記表面金属層２ｄ２の主成分である銅に拡散し易い錫または主成分が錫となる金属成分（粒子）を含ませてもよい。この場合、その錫の量を増加するほどに、前記表面金属層２ｄ２と導熱性接着層３との接着界面におけるこれら相互の合金層形成量を増加させることができて接着強度が更に向上すると共に、熱抵抗が減少し外部への熱放散効率が更に高められる。
以上の実施形態によれば、電子部品（ＩＣ）チップ２の発生熱を、前記導電ペーストからなる導熱性接着層３を介して前記放熱基板１の外側へ速やかに放散させることができ、しかもＩＣチップ２の底面の前記導熱金属層２ｄと導熱性接着層３との界面に合金層を形成して密着性を向上できることにより熱放散が更に高まる。そのために、電子部品チップ２の電気的動作を安定化させることができ、従来技術では内蔵することが不可能であった発熱量の大きい電子部品チップでも実装可能となり、電子部品チップの適用範囲を拡げることができる。
更に、パッケージの主要な一部を構成する前記絶縁性封止層５はシンプルな構造で電子部品チップ２を封止することができ、電子部品チップ２を収納させるための特別なスペース形成加工をする必要がない。
なお、前記導熱金属層２ｄを有する前記電子部品チップ２は、これに隣接する前記放熱基板１及び導熱性接着層３との関係が前述のような構成とされてさえいれば、前記第１及び第２配線基板に代えて、他のパッケージ構成部材で構成された種々の電子部品内蔵型配線基板に実装しても前記同様の放熱効果を得ることができる。
次に、本発明の前記一実施形態に係わる電子部品内蔵型配線基板の製造方法ついて、図２〜図４を参照して説明する。図２（ａ）〜（ｅ）は前記第１配線基板関連の製造方法を説明するための工程別断面図、図３（ａ）〜（ｄ）は前記電子部品チップ（ＩＣチップ）の製造方法を説明するための個片化工程別断面図、図４（ａ）〜（ｄ）は電子部品内蔵型配線基板の製造方法を説明するための組立て工程別断面図である。これら各図面（含む図５）相互における同一引用符号は同一または同様な構成部分（部材）を表しているので、ある図において説明済みの構成部分については、後の図に係わる説明においてその詳細説明を省略することがある。
そこで、前記第１配線基板４関連の製造方法を図２を参照して説明する。まず、図２（ａ）に示す工程では、ポリイミド樹脂フィルムからなるフレキシブルな第１絶縁基板４ａの一方の面（上面）に銅箔製の配線材料層４Ｂが設けられた片面銅張板（ＣＣＬ）が用意される。前記第１絶縁基板４ａ及び配線材料層４Ｂにはそれぞれ厚さ２５μｍ及び１２μｍのものを使用した。
図２（ｂ）に示す工程では、前記配線材料層４Ｂ表面にフォトリソグラフィにより所望の回路パターン対応のエッチングレジストパターン（エッチングマスク）を形成した後、前記配線材料層４Ｂに化学エッチングを施して、所望の回路パターンを有する第１配線層４ｂを形成することにより第１配線基板４が得られる。前記エッチングには、塩化第二鉄を主成分とするエッチャントを用いた。
図２（ｃ）に示す工程では、前記第１絶縁基板４ａの他方の面（第１配線層４ｂと反対側下面）に接着材層５ｃ及び樹脂フィルムＦが順次貼り合わされる。前記接着材層５ｃには素材厚さ２５μｍのエポキシ系熱硬化性樹脂フィルム接着材を使用し、前記樹脂フィルムＦには厚さ２５μｍのポリイミド樹脂フィルムを使用した。
前記接着材層５ｃの素材としては、前記エポキシ系熱硬化性樹脂に代えてアクリル系樹脂などの接着材或いは熱可塑性の接着材を使用することもできる。また、前記接着材層５ｃは、フィルム状素材に代えて例えばワニス状の樹脂接着剤を前記第１絶縁基板４ａ下表面に塗布して形成することもできる。前記樹脂フィルムＦは、ポリイミドに代えてＰＥＴやＰＥＮなどのプラスチックフイルムを使用してもよく、前記接着材層５ｃの表面にＵＶ照射によって接着や剥離が可能なフイルムを被着形成してもよい。
次に、図２（ｄ）に示す工程では、前記第１絶縁基板４ａ、接着材層５ｃ及び樹脂フィルムＦを下面側から貫通して複数の第１貫通孔４ｃ（図中では２箇所）が形成される。これら第１貫通孔４ｃは、前記第１絶縁基板４ａを例えばＹＡＧレ−ザで穿孔することによって直径１００μｍのビアホールとして形成される。このレーザ加工時に、第１配線層４ｂのうち各第１貫通孔４ｃに対応する中央の部分に直径３０μｍ程度の小孔ｈが形成される。前記第１貫通孔４ｃや小孔ｈは、炭酸レーザやエキシマレーザなどによるレーザ加工或いはドリル加工や化学的エッチングによって形成することもできる。
そして、図２（ｅ）に示す工程では、前記第１貫通孔４ｃに、スクリーン印刷法により導電性ペーストをそれぞれの前記貫通孔４ｃ及び小孔ｈの空間を埋め尽くすまで充填することによって複数の第１貫通電極４ｄが形成される。従って、前記第１貫通電極４ｄの一端面（小孔ｈ側）が前記第１配線層４ｂの内面（下面）及び前記小孔ｈ内壁に亘って比較的広面積をもって係合状態にて接続される。
その後、前記樹脂フィルムＦが剥離される。その結果、前記第１貫通電極４ｄの他端面（下面）の部分は、前記樹脂フィルムＦの厚さ寸法分の高さをもって前記接着材層５ｃの下面側に突出した状態で露出される。前記樹脂フィルムＦは、その厚さを種々選定することによって貫通電極の突出高さを調整することができる。以上の工程を経て前記第１配線基板４に係わる組立部材Ａが形成される。
ところで、前記第１貫通電極４ｄ用の導電ペーストは、ニッケル、銀及び銅の群から選択された少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム及び鉛の群から選択された少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成した。前記導電ペーストは熱伝導性にも優れているので、発生熱を外部へ熱伝導並びに放散させる効果を発揮できる。
次に、前記電子部品チップの製造方法を図３を参照して説明する。図３（ａ）に示す工程では、通常のＩＣ製造技術によって、Ｓｉ半導体ウエハ２Ａの一方の面（上面）に、所望数のＩＣチップにそれぞれ対応する数のＩＣ素子領域Ｘ、Ｙ、Ｚが形成される。そして、各ＩＣ素子領域Ｘ、Ｙ、Ｚの表面には、チップ内部配線層（図解せず）及びその一部を構成する多数の電極層２ｂが形成されている。
また、前記ウエハ２Ａの他方の面（下面または底面）に設けられた導熱金属層２ｄは、図１（ｂ）に示されているように、前記ウエハ２Ａの底面に前述のようなＳｉＯ２と良好な密着力が得られるチタンをスパッタリングしてチタン膜からなる下地層２ｄ１を形成し、その表面に銅めっきして表面金属層２ｄ２を形成することによって得られる。この場合、前記下地層２ｄ１及び前記表面金属層２ｄ２の各層厚はそれぞれ０．１μｍ及び１μｍとされている。
図３（ｂ）に示す工程では、前記電極層２ｂを含む前記ウエハ２Ａの上表面全体に亘って例えば液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィーにより前記各電極層２ｂを露出させるためのコンタクトホールＣｈを開けた絶縁保護層２ｃが形成される。
前記絶縁保護層２ｃの形成に際しては、他の樹脂素材としてベンゾシクロブテン（ＢＣＢ）やポリベンゾオキサゾール（ＰＢＯ）などを用いてもよい。感光性樹脂は液状に限らずフィルム状の樹脂を用いて前記ウエハにラミネートしてもよい。また、感光性樹脂の被覆は、スピンコートによる塗布に限らず、カーテンコート、スクリーン印刷、スプレーコートなどのいずれかで行ってもよい。
図３（ｃ）に示す工程では、前記各コンタクトホールＣｈを通じて前記ＩＣ素子領域Ｘ、Ｙ、Ｚの各電極層２ｂに接続された再配線層２Ｂが、前記絶縁保護層２ｃ上にセミアディティブ法を用いて形成される。そして、ウエハプロセス段階において、プロービング検査を行い特性の良否判別を行う。
図３（ｄ）に示すように前記ＩＣ素子領域Ｘ、Ｙ、Ｚ相互の境界に沿ってダイシングして分離することによって、各々が底面に導熱金属層２ｄ（詳細構造は図１（ｂ）参照）を有する個片化した複数のＩＣチップ２を取り出す。
また、一般的にＩＣチップ２の母体となる半導体材料基板上表面やチップ内部配線層がＳｉ酸化膜や窒化膜などの無機絶縁被膜で保護されているので、前記絶縁保護層２ｃとしては、前記無機絶縁被膜を利用して、その上に前記再配線層２Ｂを直接形成することも可能である。
次に、前記電子部品内蔵型配線基板の組立てに係わる製造方法について図４を参照して説明する。
まず、図４（ａ）に示す工程では、前述の図３（ｃ）に示す工程で選別された良品に相当するＩＣチップからなる導熱金属層２ｄ付きの電子部品チップ２が用意される。この良品チップ２は、前述の図２（ｅ）に示す工程で製作された第１配線基板４に係わる組立部材Ａに、ＩＣチップ用マウンタで位置合わせして、前記接着材層５ｃの材料及び第１貫通電極４ｄの導電性ペーストの硬化温度以下で加熱することによって仮留め接着される。具体的には前記第１再配線層２Ｂが前記第１貫通電極４ｄ及び前記接着材層５ｃの下面に仮留め接着される。
そして、図４（ｂ）に示す工程では、前記第２配線基板６に係わる組立部材Ｂが前記組立部材Ａ上に位置合わせして積み重ねられる。前記組立部材Ｂは既に図１にも示された第２絶縁基板６ａ、第２配線層６ｂ、第２貫通孔６ｃ、第２貫通電極６ｄ及び接着材層６ｅを有するものであり、各部材の形状やパターンなどについては前記組立部材Ａと異なる部分があるが、図２に示された前記組立部材Ａと同様な材料や工程を経て製作される。そして、複数の第２貫通電極６ｄの各下端面は、前記組立部材Ａの各第１配線層４ｂにそれぞれ接する関係に配置される。
前記組立部材Ａの下方には、支持基板としての役目を有する放熱基板１が重なり合う位置関係で配置される。前記放熱基板１は厚さ１００μｍの銅箔製のものであり、その上面には、ＩＣチップ２の下面（裏面）に対向する位置に、例えばメタルマスクを用いたスクリーン印刷により前述の導電性ペーストを印刷して、一例として複数の突起状の導熱路ビアとしての導熱性接着層３が予め形成されている。また、前記放熱基板１には、前述のモリブデンやインバー合金を両側から銅で挟み込んだ金属板などの金属材料等を使用することもできる。
前記前記組立部材Ａと前記放熱基板１との間にスペーサ５ａが配置されている。前記スペーサ５ａは、厚さ４０μｍの樹脂製フィルムに、前記ＩＣチップ２の側周壁外形よりもやや大きめの開口Ｈを形成したものが用いられ、前記ＩＣチップ２の側周を離隔して取り囲む関係に配置される。また、前記スペーサ５ａは、他の部材との関係から熱歪みを発生し難くするためには、前記第１、第２絶縁基板と同一材料とするのが好ましい。しかし、前記熱歪みの低減などが得られる他の樹脂や金属を、スペーサ５ａ材料に使用することもできる。そして、予め前記スペーサ５ａの下面に貼り付けられている接着材層５ｂは、適宜その材料を選定できるが、前記接着材層５ｃ、６ｅと同じ材料とすることが好ましい。
次に、図４（ｃ）に示す工程では、図４（ｂ）に示すように配置された前記放熱基板１、スペーサ５ａ、組立部材Ａ、組立部材Ｂ及び電子部品チップ２等の各部材を相互に位置合わせして相互に近接させて重ね合わせられる。
図４（ｄ）に示す工程では、図４（ｃ）に示された重ね合わせ体が真空キュアプレス機に装着され、１ｋＰａ以下の減圧雰囲気中で加熱圧着することによって、重ね合わせ方向に上下両面から一括熱プレスされる。前記一括熱プレスの際に、前記接着材層５ｂ、５ｃを熱硬化すると同時に、第１、第２貫通電極４ｄ、６ｄ及び導熱性接着層３に使用された導電性ペーストが熱硬化される。
前記一括熱プレスによって、第１配線基板４の第１貫通電極４ｄの下端面部分は、電子部品チップ２の再配線層２Ｂ表面に押し潰すようにして強固に接続され、前記第１配線基板４及びスペーサ５ａが接着材層５ｃによって接着固定される。また、前記第２配線基板６の第２貫通電極６ｄの下端面部分は、第１配線基板４の第１配線層４ｂ表面に押し潰すようにして強固に接続され、前記第１、第２配線基板４、６相互が接着材層６ｅによって接着固定され、前記スペーサ５ａは接着材層６ｅによって放熱基板１表面に接着固定される。
また、前記一括熱プレス時に、前記導熱金属層２ｄと前記導熱性接着層３との界面において、前記表面金属層２ｄ２（図１（ｂ）参照）及び導電ペースト中の金属成分（粒子）による合金層が形成されることによって、これら相互の接着強度が向上し熱抵抗が減少する。
前記一括プレスの結果、前記スペーサ５ａ及びその両面の接着材層５ｂ、５ｃが一体化されることによって、絶縁性封止層５が形成される。そして、プレス時に前記接着材層５ｂと５ｃが、前記放熱基板１、電子部品チップ２及び第１配線基板４相互間の空間／隙間を埋め尽くすように塑性流動するので、電子部品チップ２は、前記絶縁性封止層５に埋め込まれた状態になる。
言い換えると、前記絶縁性封止層５は、電子部品チップ収納用の凹部を予め格別に形成しておく必要がなく、流動変形により電子部品チップ２を包み込むことによって簡単にパッケージの主要な一部を構成することができる。
ところで、前記導熱性接着層３は、電子部品チップ２下面の全面に亘って接着された単一層形状であってもよい。また、前記導熱性接着層３を前述のように複数の突起状の導熱ビアとして構成する場合は、前記導熱性接着層３は、放熱基板１上に複数アイランドの分布パターンをもって形成される。前記導熱性接着層３の前記分布パターンは、導電性ペーストのスクリーン印刷により例えば碁盤目状、格子状パターンとしたり、前記個々のアイランド形状を円形状、矩形状など種々の形状に簡単に形成することができる。
前記図４（ｄ）に示された工程の後、図１に示すように、第２配線基板６の上表面に、ソルダーレジスト層７が形成される。前記レジスト層７は、液状の感光性樹脂をスクリーン印刷し、前記各第２貫通電極６ｄに対応する第２配線層６ｂの各一部表面を露出させるようなマスクパターンをもって露光し現像して形成される。その後、はんだペーストを第２配線基板６上表面にパターン印刷し、リフローさせることによって、ボール状のはんだバンプからなる複数の外部端子電極８が形成され、前記各第２配線層６ｂ及び第２貫通電極６ｄに接続される。
このようにして、本発明の一実施形態に係る電子部品内蔵型配線基板を製造すると、前記各配線基板４、６のような各配線基板は、片面ＣＣＬのような片面金属箔張り配線基板材を用い、層間接続のための前記第１、第２貫通電極４ｄ、６ｄは導電ペーストの印刷充填で形成することができる。従って、前述した、従来のビルトアップ方式（特許文献１参照）に比べて、全ての工程において、めっき工程を排除し、生産時間及び生産コストを大幅に低減できる。
また、一括熱プレス工程によって、放熱基板１、電子部品チップ２及び第１、第２配線基板が各接着材層５ｂ、５ｃ、６ｅにより相互に接着固定されてパッケージ基板積層構造が１回のプレスで得られるために、前記ビルトアップ方式に比較して、これら積層部材にかかる熱履歴並びに同部材の劣化を著しく低減できる。
更に、第１、第２配線基板４、６の製造工程、電子部品チップ２製造工程及び導熱性接着層３付きの放熱基板１の製造工程毎にそれぞれ不良品が発生しても、その都度不良品を排除することができ、歩留まり悪化の累積を避けることができる。従って、前記図４（ａ）〜（ｄ）の組立て工程を経て、各良品部材を用いた品質の良い電子部品内蔵型配線基板を無駄なく確実に製造することができる。
なお、一実施形態として前記電子部品チップ２に再配線層２Ｂ付の半導体素子チップを用いた例を示したが、半導体素子チップに設けられた電極層の配列と前記第１配線基板４の貫通電極の配列とを整合させておけば、前記貫通電極を前記電極層に直接接続することも可能であり、この場合は半導体素子チップは再配線層２Ｂが設けられていないベアチップであってもよい。
ところで、前記電子部品内蔵型配線基板は、前述の絶縁性封止層５中のスペーサ５ａを省略した形態をとることができる。即ち、例えば図４に示されている第１絶縁基板４ａ下面に接着した接着材層５ｃの厚さが図４（ｄ）の一括加熱プレス工程において、電子部品チップ２を充分に埋め込めれる程度であれば、スペーサ５ａを省略し、絶縁性封止層５を前記接着材層５ｃのみで構成し、配線基板総厚を前記一実施形態の場合よりも薄くできる。
また、前記電子部品内蔵型配線基板は、前述のスペーサ５ａ及び第２配線基板６を共に省略した形態をとることができる。即ち、前記電子部品チップ２の機能数が少なく、外部端子電極８の数を少なくできれば、前述の第１配線基板４のみの使用で充分である。この場合、前記第１配線層４ｂの平面パターン周縁を電子部品チップ２の外側方へあまり拡げる必要もないので、放熱基板１や第１配線基板４の外形寸法（面積）を前記一実施形態の場合に比して小さくすることができ、前記スペーサ５ａの省略も可能である。
なお、電子部品チップ２はＩＣチップの代わりにコンデンサや抵抗などの他の機能素子であってもよいし、前記配線基板は、電子部品チップの機能数に応じて１層或いは２層以上の多層積層体とすることができ、前記配線基板に設けられた配線層は電子部品チップに対する再配線層と称することもできる。
次に、本発明に係る前記電子部品内蔵型配線基板及び製造方法と前記特許文献２〜４との差異について補足的に説明する。これら特許文献によれば、電子部品収納用のパッケージ空洞部を形成するためには、特許文献２の技術では枠体６を使用し、特許文献３の技術ではダム形成材３０を使用し、特許文献４の技術ではその図４、図５に示されているように開口部有する複数のグリーンシートを開口部の無い複数のグリーンシートを重ね合わせて凹部１４を設けることを開示している。即ち、前記パッケージ空洞部を確立するためのの格別な部品加工を必要としている。これに対して、本発明に係る前記電子部品内蔵型配線基板では、絶縁性封止層５が接着材層を含んで構成することができ、一括熱プレスにより、電子部品を絶縁性封止層５の接着材層に埋め込ませるだけの構造でパッケージを構成できるために、その構造がシンプルでありパッケージ形成工程が著しく簡素化されるという利点がある。
１ 放熱基板
２ 電子部品チップ
２ａ 半導体基板
２ｂ 電極層
２ｃ 絶縁保護層
２ｄ 導熱金属層
２ｄ１ 下地層
２ｄ２ 表面金属層
２Ｂ 再配線層
３ 導熱接着層
４、６ 第１配線基板、第２配線基板
４ａ、６ａ 第１絶縁基板、第２絶縁基板
４ｂ、６ｂ 第１配線層、第２配線層
４ｃ、６ｃ 第１貫通孔、第２貫通孔
４ｄ、６ｄ 第１貫通電極、第２貫通電極
５ 絶縁性封止層
５ａ スペーサ
５ｂ、５ｃ、６ｅ 接着層
７ 保護マスク
８ 外部端子
ｈ 小孔
Ｈ スペーサ開口部
Ｘ、Ｙ、Ｚ ＩＣ素子領域
２ 電子部品チップ
２ａ 半導体基板
２ｂ 電極層
２ｃ 絶縁保護層
２ｄ 導熱金属層
２ｄ１ 下地層
２ｄ２ 表面金属層
２Ｂ 再配線層
３ 導熱接着層
４、６ 第１配線基板、第２配線基板
４ａ、６ａ 第１絶縁基板、第２絶縁基板
４ｂ、６ｂ 第１配線層、第２配線層
４ｃ、６ｃ 第１貫通孔、第２貫通孔
４ｄ、６ｄ 第１貫通電極、第２貫通電極
５ 絶縁性封止層
５ａ スペーサ
５ｂ、５ｃ、６ｅ 接着層
７ 保護マスク
８ 外部端子
ｈ 小孔
Ｈ スペーサ開口部
Ｘ、Ｙ、Ｚ ＩＣ素子領域
Claims (5)
- 電子部品内蔵型配線基板に実装される実装部品であって、前記配線基板に設けられた放熱基板に、導熱性の金属成分を含む導電性ペーストからなる導熱性接着層を介して接着される電子部品チップは、前記導熱性接着層に接着される面に導熱金属層が設けられ、
前記導熱金属層は、前記導電性ペーストに含まれる金属成分と合金層を形成する材料であることを特徴とする実装部品。 - 放熱基板と、前記放熱基板上に配置されていて一方の面に電極層を有し他方の面に導熱金属層を有する電子部品チップと、前記導熱金属層を前記放熱基板に接着する導電性ペーストからなる導熱性接着層と、絶縁基板の一方の面に配線層を有し前記電子部品チップ上に配置された配線基板と、前記絶縁基板を貫通して設けられていて一端面が前記配線層に接続され他端面が前記電子部品チップの電極層に電気的に接続された貫通電極とを備え、
前記導熱性接着層及び前記導熱金属層は相互界面に合金層を形成して接着されていることを特徴とする電子部品内蔵型配線基板。 - 前記導熱性接着層及び貫通電極は同一の導電ペースト材料からなることを特徴とする請求項２記載の電子部品内蔵型配線基板。
- 前記電子部品チップは、前記一方の面に、前記電極層に接続して設けられた再配線層を有し、前記貫通電極は前記再配線層を介して前記電極層に接続されていることを特徴とする請求項２または３記載の電子部品内蔵型配線基板。
- 前記電子部品チップの側周を囲んで前記放熱基板及び前記配線基板相互間に絶縁性封止層が設けられ、前記絶縁性封止層は前記電子部品チップを挿入可能とする開口部が形成されたスペーサを有することを特徴とする請求項２〜４のいずれか一項に記載の電子部品内蔵型配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038378A JP4950693B2 (ja) | 2007-02-19 | 2007-02-19 | 電子部品内蔵型配線基板及びその実装部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007038378A JP4950693B2 (ja) | 2007-02-19 | 2007-02-19 | 電子部品内蔵型配線基板及びその実装部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008205123A JP2008205123A (ja) | 2008-09-04 |
| JP4950693B2 true JP4950693B2 (ja) | 2012-06-13 |
Family
ID=39782328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007038378A Active JP4950693B2 (ja) | 2007-02-19 | 2007-02-19 | 電子部品内蔵型配線基板及びその実装部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4950693B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5588137B2 (ja) * | 2009-09-14 | 2014-09-10 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP5295932B2 (ja) * | 2009-11-02 | 2013-09-18 | 新光電気工業株式会社 | 半導体パッケージ及びその評価方法、並びにその製造方法 |
| JP5343932B2 (ja) * | 2010-06-22 | 2013-11-13 | 株式会社デンソー | 半導体装置の製造方法 |
| CN102244061A (zh) * | 2011-07-18 | 2011-11-16 | 江阴长电先进封装有限公司 | Low-k芯片封装结构 |
| JP6014419B2 (ja) * | 2012-08-29 | 2016-10-25 | 日立オートモティブシステムズ株式会社 | 電子制御装置 |
| JP2015122351A (ja) * | 2013-12-20 | 2015-07-02 | 京セラ株式会社 | 電子部品搭載基板および回路基板 |
| JP6418686B2 (ja) * | 2014-12-25 | 2018-11-07 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
| KR101617124B1 (ko) * | 2015-03-13 | 2016-04-29 | 이기윤 | 전자기 액추에이터용 코일 부품 및 그 제조 방법 |
| KR101617139B1 (ko) | 2016-01-28 | 2016-05-11 | 이기윤 | 코일 부품 및 그 제조 방법 |
| KR101617137B1 (ko) * | 2016-01-28 | 2016-04-29 | 이기윤 | 코일 부품 및 그 제조 방법 |
| KR101617138B1 (ko) | 2016-01-28 | 2016-05-11 | 이기윤 | 코일 부품 및 그 제조 방법 |
| JP2018049938A (ja) | 2016-09-21 | 2018-03-29 | 株式会社東芝 | 半導体装置 |
| JP6658846B2 (ja) * | 2018-11-15 | 2020-03-04 | 大日本印刷株式会社 | 貫通電極基板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3277997B2 (ja) * | 1999-06-29 | 2002-04-22 | 日本電気株式会社 | ボールグリッドアレイパッケージとその製造方法 |
| JP4869488B2 (ja) * | 2000-12-15 | 2012-02-08 | イビデン株式会社 | 多層プリント配線板の製造方法 |
| JP2003110051A (ja) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | 高周波実装体及びその実装方法 |
| JP2003258165A (ja) * | 2002-03-05 | 2003-09-12 | Toshiba Corp | 半導体装置 |
| JP4054672B2 (ja) * | 2002-12-20 | 2008-02-27 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2006049762A (ja) * | 2004-08-09 | 2006-02-16 | Nec Corp | 部品内蔵基板及び部品内蔵基板の製造方法 |
-
2007
- 2007-02-19 JP JP2007038378A patent/JP4950693B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008205123A (ja) | 2008-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4950693B2 (ja) | 電子部品内蔵型配線基板及びその実装部品 | |
| JP4592751B2 (ja) | プリント配線基板の製造方法 | |
| KR101167384B1 (ko) | 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법 | |
| JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
| WO2011102561A1 (ja) | 多層プリント配線基板およびその製造方法 | |
| JP2005217225A (ja) | 半導体装置及びその製造方法 | |
| JP2009194322A (ja) | 半導体装置の製造方法、半導体装置及び配線基板 | |
| JP2001217337A (ja) | 半導体装置及びその製造方法 | |
| JP2007180105A (ja) | 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法 | |
| JP2010165855A (ja) | 配線基板及びその製造方法 | |
| TWI585926B (zh) | 設有加強層及整合雙路由電路之半導體組體及製作方法 | |
| US9324580B2 (en) | Process for fabricating a circuit substrate | |
| US9935053B2 (en) | Electronic component integrated substrate | |
| TWI390696B (zh) | 半導體裝置及其製造方法 | |
| US8143099B2 (en) | Method of manufacturing semiconductor package by etching a metal layer to form a rearrangement wiring layer | |
| JP2008270362A (ja) | 積層配線基板及びその製造方法 | |
| US7843071B2 (en) | Semiconductor device including wiring and manufacturing method thereof | |
| JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
| JP5075424B2 (ja) | 電子部品内蔵型配線基板の製造方法 | |
| JP2009146940A (ja) | 積層配線基板及びその製造方法 | |
| TWI590397B (zh) | 具有散熱座且整合雙增層電路之散熱增益型半導體組體及製作方法 | |
| JP5285385B2 (ja) | 積層配線基板の製造方法 | |
| TWI392071B (zh) | 封裝結構及其製法 | |
| JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006049762A (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110704 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120309 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4950693 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |