JP2015122351A - 電子部品搭載基板および回路基板 - Google Patents

電子部品搭載基板および回路基板 Download PDF

Info

Publication number
JP2015122351A
JP2015122351A JP2013263977A JP2013263977A JP2015122351A JP 2015122351 A JP2015122351 A JP 2015122351A JP 2013263977 A JP2013263977 A JP 2013263977A JP 2013263977 A JP2013263977 A JP 2013263977A JP 2015122351 A JP2015122351 A JP 2015122351A
Authority
JP
Japan
Prior art keywords
electronic component
insulating substrate
component mounting
electrode layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013263977A
Other languages
English (en)
Inventor
光治 坂井
Mitsuharu Sakai
光治 坂井
康蔵 牧之内
Yasuzo Makinouchi
康蔵 牧之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013263977A priority Critical patent/JP2015122351A/ja
Publication of JP2015122351A publication Critical patent/JP2015122351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 放熱効率がよい電子部品搭載基板を提供すること。
【解決手段】 上面に電子部品搭載部を有する絶縁基板と、該絶縁基板の内部に設けられ、前記上面に対して傾斜している電極層と、前記絶縁基板の内部から前記上面にかけて設けられ、下端が前記電極層に接続されており、上面視において前記電子部品搭載部に重なるように設けられた第１ビアと、前記絶縁基板の内部から前記絶縁基板の下面にかけて設けられ、上端が前記電極層に接続されており、上面視において前記第１ビアとは離間した位置に設けられている第２ビアと、を有している電子部品搭載基板である。
【選択図】 図１

Description

本発明は、電子部品搭載基板および回路基板に関するものである。
半導体素子等の電子部品が上面に搭載される電子部品搭載基板は、絶縁基板と、該絶縁基板の両主面間を貫通するサーマルビアを有していた。このサーマルビアの上端と接するように、電子部品を電子部品搭載基板の上面に搭載することにより、電子部品で発生した熱がサーマルビアを伝って、絶縁基板の下面側へ放熱されていた（特許文献１を参照）。
特開2006−121147号公報
近年、より大電流を要する電子部品の使用に伴い、電子部品搭載基板は、さらなる放熱効率の向上が望まれている。ここでサーマルビアは、焼成時における絶縁基板との熱収縮差に起因して絶縁基板との間に隙間が生じやすいので、ガラス材料を含有することが一般的である。しかし、ガラス材料は金属より熱伝導率が低いので、サーマルビアの熱伝導率を向上させることは困難であった。またビアの直径を大きくしたとしても、その分ガラス材料の含有量が多くなるので、やはりサーマルビアの熱伝導率を向上させることは困難であった。
本発明の目的は、前記の問題を鑑みて、電子部品で発生した熱の放熱効率を向上させることが可能となる電子部品搭載基板および回路基板を提供することにある。
本発明の一つの態様の電子部品搭載基板は、上面に電子部品搭載部を有する絶縁基板と、該絶縁基板の内部に設けられ、前記上面に対して傾斜している電極層と、前記絶縁基板の内部から前記上面にかけて設けられ、下端が前記電極層に接続されており、上面視において前記電子部品搭載部に重なるように設けられた第１ビアと、前記絶縁基板の内部から前記絶縁基板の下面にかけて設けられ、上端が前記電極層に接続されており、上面視において前記第１ビアとは離間した位置に設けられている第２ビアと、を有している。
本発明の一つの態様の回路基板は、上記の電子部品搭載基板と、前記電子部品搭載部に搭載された電子部品と、前記絶縁基板の前記下面に設けられている放熱板と、を有している。
本発明の一つの態様の電子部品搭載基板は、絶縁基板の内部に設けられ、上面に対して傾斜している電極層と、絶縁基板の内部から上面にかけて設けられ、下端が電極層に接続されており、上面視において電子部品搭載部に重なるように設けられた第１ビアと、絶縁基板の内部から絶縁基板の下面にかけて設けられ、上端が電極層に接続されており、上面視において第１ビアとは離間した位置に設けられている第２ビアと、を有する。電極層は、一般的にビアほどガラス材料を必要としないため、第１ビアおよび第２ビアよりも高い熱伝導率を有しやすい。この電極層は、上面に対して傾斜して設けられているので、絶縁基板の厚み方向において、熱伝導率の低い第１ビアおよび第２ビアの伝熱経路の割合を減
らし、熱伝導率の高い電極層の伝熱経路の割合を高めることができる。従って、放熱効率を向上させることができる。
本発明の一つの態様の回路基板によれば、上述の電子部品搭載基板を有していることから、電子部品で発生した熱の放熱効率を向上させることができる。
（ａ）は本発明の実施形態の一例である電子部品搭載基板を示す上面図であり、（ｂ）は（ａ）のＸ−Ｘ線における断面図である。 （ａ）は図１に示す電子部品搭載基板の他の例における上面図であり、（ｂ）は（ａ）のＸ−Ｘ線における断面図である。 （ａ）は図１に示す電子部品搭載基板の他の例における上面図であり、（ｂ）は（ａ）のＸ−Ｘ線における断面図である。 （ａ）は、図１に示す例の電子部品搭載基板を用いた回路基板の上面図であり、（ｂ）は、（ａ）のＸ−Ｘ線における断面図である。 図４に示す例の回路基板の下面図である。
本発明の電子部品搭載基板および回路基板について、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明のための便宜的なものであり、実際に電子部品搭載基板等が使用される際の上下を規定するものではない。
図１を用いて、本発明である電子部品搭載基板の実施形態の一例を説明する。本発明の電子部品搭載基板１０は、絶縁基板１と、電極層２と、第１ビア３と、第２ビア４とを有する。
絶縁基板１は、図１に示す例のように、上面に電子部品搭載部５を有する。絶縁基板１は、例えば、平板状である。また、図１に示す例においては、絶縁基板１は、上面視において、四角形状を有しているが、特に形状は限定されることはない。例えば、絶縁基板１は、上面視した際に、円形状等であってもよい。
電子部品搭載部５の寸法は、搭載する電子部品によって適宜設定されるが、電子部品がＩＣチップである場合には、例えば上面視における縦および横の寸法が５〜３５ｍｍ程度であり、電子部品がＬＥＤチップである場合には、例えば上面視における縦および横の寸法が１．５〜３．５ｍｍ程度である。
図１に示す例においては、互いに同様のセラミック材料からなる複数の絶縁層１ａ〜１ｄが同時焼成されて絶縁基板１が作製されている。絶縁基板１の厚みは、例えば約0.1ｍ
ｍ〜２ｍｍである。絶縁基板１は、例えば上面視における縦および横の寸法が１０〜５０ｍｍ程度である。
絶縁基板１（絶縁層１ａ〜１ｄ）は、電気絶縁材料からなり、例えば、酸化アルミニウム質セラミックス，ムライト質セラミックス，炭化ケイ素質セラミックス，窒化アルミニウム質セラミックス，または窒化ケイ素質セラミックス等のセラミックスからなる。
絶縁基板１が、例えば酸化アルミニウム質セラミックスからなる場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダおよび溶剤等を添加混合して作製したスラリーを、ドクターブレード法等のシート成形法によりシート状にすることにより複数枚のセラミックグリーンシートを成形し、これらを積層した後に、その積層体を高温で焼成することにより製作される。
図１に示す例のように、絶縁層１ｂと絶縁層１ｃとの界面は、絶縁基板１の上面に対して傾斜している。
絶縁層１ａ〜１ｄの厚みは、例えば、0.02〜0.2ｍｍである。また、絶縁層１ｂ、１ｃ
における厚みの傾斜は、例えば、厚みの最小値0.02ｍｍから厚みの最大値0.1ｍｍとなる
ように設定すればよい。
電極層２は、図１に示す例のように、絶縁基板１の内部に設けられ、上面に対して傾斜している。電極層２は、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料によって形成されている。電極層２の厚みは、例えば、0.005〜0.03
ｍｍである。
図１（ａ）における電極層２の形状は、上面視において長方形状であるが、これに限られず例えば、正方形状または円形状等であっても良い。
第１ビア３は、図１に示す例のように、絶縁基板１の内部から上面にかけて設けられ、下端が電極層２に接続されており、上面視において電子部品搭載部５に重なるように設けられている。
図１に示す例において、第１ビア３は、上端が絶縁基板１の上面の電子部品搭載部５から露出している。また、第１ビア３は、その上端が絶縁基板１の上面と面一であるか、又は当該上面より下方に位置することが好ましい。この場合には、電子部品を搭載する際に、第１ビア３の上端が電子部品の下面に接触することを避けることができる。また、例えば、電子部品の放熱性の観点から、第１ビア３の上端は、絶縁基板１の上面から１〜１００μｍ程度下方に位置していれば良い。また、第１ビア３の上端が絶縁基板１の上面より下方に位置する場合には、第１ビア３の上端と電子部品の下面とは、接合材を介して接合されることとなる。
第１ビア３の下端は、図１に示す例において、絶縁層１ｂの下面から露出して電極層２と接続されている。
第１ビア３の直径は、例えば、０．０５〜０．４ｍｍであることが好ましい。０．０５ｍｍ以上であれば、電子部品７で発生した熱は電極層２に伝わりやすくなる。また、０．４ｍｍ以下である場合には、後述するように、電子部品７と絶縁基板１との接合力が高くなる。
第２ビア４は、図１に示す例のように、絶縁基板１の内部から絶縁基板１の下面にかけて設けられ、上端が電極層２に接続されており、上面視において第１ビア３とは離間した位置に設けられている。
図１に示す例において、第２ビア４の下端も、第１ビア３の上端と同様、絶縁基板１の下面から露出している。また、第２ビア４も、その下端が絶縁基板１の下面と面一であるか、又は当該下面より上方に位置することが好ましい。この場合には、絶縁基板１の下面に放熱板を搭載する際に、第２ビア４の下端が放熱板の上面に接触することを避けることができる。また、例えば、熱伝導性の観点から、第２ビア４の下端は、絶縁基板１の下面から１〜１００μｍ程度上方に位置していれば良い。また、第２ビア４の下端が絶縁基板１の下面より上方に位置する場合には、第２ビア４の下端と放熱板の上面とは、接合材を介して接合されることとなる。第２ビア４の上端は、図１に示す例において、絶縁層１ｃの上面から露出して電極層２と接続されている。第２ビア４の直径は、例えば、０．０５
〜０．４ｍｍである。
以上で説明した第１ビア３および第２ビア４は、焼成時における絶縁基板１との熱収縮差に起因して絶縁基板１との間に隙間が生じやすいので、ガラス材料を含有することが一般的である。
一方、電極層２は、一般的にビアほどガラス材料を必要としないため、第１ビア３および第２ビア４よりも高い熱伝導率とすることができる。この電極層２は、前述したように、上面に対して傾斜して設けられているので、絶縁基板１の厚み方向において、熱伝導率の低い第１ビア３および第２ビア４の伝熱経路の割合を減らし、熱伝導率の高い電極層２の伝熱経路の割合を高めることができる。従って、放熱効率を向上させることができる。
また、図１（ａ）に示す例において、電極層２の幅は、第１ビア３および第２ビア４の幅より広くなっている。よって、電極層２は、面方向に熱を拡散することができるので、第１ビア３および第２ビア４より熱伝導率を高くすることができる。
また、図１（ａ）に示す例では、熱伝導率の高い電極層２で主に放熱を行うため、第１ビア３の径を大きくすることなく高い放熱効率を保つことができる。よって、電子部品５の下面は、第１ビア３の上端より、絶縁基板１の上面と主に接合することとなるので、電子部品５と絶縁基板１との接合力を向上させることができる。
図１に示す例において、絶縁基板１の下面に、接続端子13が設けられている。この接続端子１３は、電子部品搭載部５に搭載される電子部品を外部電気回路（図示せず）に電気的に接続するための端子として機能する。例えば、接続端子13が外部電気回路の所定部位に対向して位置合わせされ、はんだ等の導電性接続材を介して接続端子13と外部電気回路とが接合される。
図１に示す例において、絶縁基板１の上面に、電極パッド６が設けられている。この電極パッド６には、例えば、ボンディングワイヤ等が接続され、電子部品搭載部５に搭載される電子部品と電気的に接続される。
図１に示す例において、配線ビア９が絶縁基板１の内部に設けられており、上端が電極パッド６と接続されている。また、図１に示す例において、配線パターン１１が、絶縁基板１の内部に設けられており、電極パッド６と接続端子１３との電気的接続のための部材の一つとして配置されている。
第１ビア３、第２ビア４、接続端子13、電極パッド６、配線ビア９、および配線パターン１１は、例えばタングステン、モリブデン、マンガン、銅、銀、パラジウム、金等の金属材料によって形成されている。これらの第１ビア３等は、例えばタングステンからなる場合であれば、タングステンの粉末を有機溶剤およびバインダ等とともに混練して作製した金属ペーストを、絶縁基板１となるセラミックグリーンシートの所定部位に塗布し、同時焼成することによって形成することができる。
以下に、図１に示す実施形態に係る本発明の電子部品搭載基板１０の製造方法の例を示す。
次に、本実施形態の電子部品搭載基板１０の製造方法について説明する。
（１）まず、絶縁基板１を構成する絶縁層１ａ〜１ｄとなるセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である絶縁基板１を得る
場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によってセラミックグリーンシートを得る。
また、以下に、主面が傾斜しているセラミックグリーンシート１ｂ、１ｃを形成する方法を説明する。まず、比較的粘度が高くなるようにスラリーを作製する。これにより、主面が傾斜しているセラミックグリーンシートを成形した後、形状が変形してしまうことを防ぐことができる。例えば、粘度は50〜100ポイズ程度に調合されることが好ましい。ま
た、このような粘度の高いスラリーとするためには、例えば、溶剤量を減らせば良い。また、このような材料を用いることにより、乾燥が早くなり、形状維持の効果が向上する。なお、スラリーの粘度は粘度計もしくはレオメータ等で計測すれば良い。
次に、例えば、ドクターブレード法によって上記スラリーでセラミックグリーンシートを形成する際は、ブレードを傾けるか、又は、ブレードは動かさずにスラリーのテーブル面を傾斜させてもよい。これによって、主面が傾斜したセラミックグリーンシートを形成することができる。この形成方法を採用する場合、ブレード側、又はテーブル側には傾斜角度を微調整する調整機構を設けると良い。なお、テーブル面を傾斜させる場合には、成形後のスラリーが傾斜方向へ変形することを防止するため、テーブル面には流れ止めのリブを設けるとよい。
また、ドクターブレード法を用いる場合には、刃先において周期的に傾斜部が形成されたブレードを用いることによって、主面が傾斜したセラミックグリーンシートを形成しても良い。このブレードは、前方から見た場合、のこぎり歯形状となっている。
傾斜したセラミックグリーンシートの厚みの傾斜は、例えば、厚みの最小値20μｍから厚みの最大値100μｍとなるように設定すればよい。グリーンシートの厚みはレーザー変
位計やマイクロメータもしくはリングゲージ等を基準に用いて計測する。
（２）次に、例えば、スクリーン印刷法によって得られたセラミックグリーンシートに、接続端子13、電極パッド６、電極層２、配線パターン11となる金属ペーストを塗布する。また、例えば、セラミックグリーンシートの一部に貫通孔を打ち抜き加工等の方法で形成しておいて、この貫通孔内に、配線ビア９、第１ビア３、第２ビア４となる金属ペーストを充填する。
また、セラミックグリーンシートの傾斜した主面に、電極層２となる金属ペーストを塗布する場合には、印刷マスクとグリーンシートの印刷面とを互いに平行にするために、グリーンシートの支持台を傾斜させると良い。支持台を傾斜させるためには、傾斜角度を調整する支持台を用いるか、または、予め所定の角度に傾斜したスペーサ支持台を用いれば良い。
これらの金属ペーストは、タングステン，モリブデン，マンガン，銀または銅等の金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、絶縁基板１との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
（３）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することによりセラミックグリーンシート積層体を作製する。また、本工程では傾斜面を有するグリーンシートを積層するため、加圧時の荷重に偏りが出ることを防止するため、弾性体を介して
積層体を加圧することが好ましい。また、傾斜面の状態に応じてプレス機の加工速度は適宜調整される。
（４）次に、このセラミックグリーンシート積層体を約1500〜1800℃の温度で焼成して、第１ビア３、第２ビア４、電極層２等が形成された絶縁基板１（電子部品搭載基板１０）を得る。
次に、図２を用いて、本発明の実施形態の他の例の電子部品搭載基板１０を説明する。図２において図１と同様の部位には同様の符号を付している。
図２に示す例においては、図１に示す例と同様に、電子部品搭載部５に搭載された電子部品は、ボンディングワイヤ等で電極パッド６と電気的に接続される。
図２に示す例においては、電極層２の面積が、平面視において、絶縁基板１と同程度なっている。これにより、電極層２による伝熱効果をさらに向上させることができる。さらに、電極層２がグランド電極である場合には、例えば、電極層２を挟むように、上下に配線パターンが形成されている場合には、電極層２を良好なグランド電極として機能させることができ、配線パターン同士のノイズの重畳を防ぐことができる。
図２に示す例においては、電子部品搭載部５に複数の第１ビア３が設けられている。なお、図２においては９個であるが、これに限らない。これによって、電子部品で発生した熱を効率的に電極層２側に放熱することができる。
図２に示す例においては、絶縁基板１内部に複数の第２ビア４が設けられている。なお、図２においては２７個であるが、これに限らない。これによって、電子部品で発生した熱を効率的に絶縁基板１の下面側に放熱することができる。
次に、図３を用いて、本発明の実施形態の他の例の電子部品搭載基板１０を説明する。図３において図１と同様の部位には同様の符号を付している。
図３に示す例においては、図１、２に示す例と異なり、電子部品搭載部５に搭載された電子部品は、フリップチップ方式で電子部品搭載基板１０と電気的に接続される。
図３（ａ）に示す例においては、電子部品搭載部５に複数のビアが設けられている。例えば、本例では、９個のビアが設けられているが、個数は９個に限られない。なお、図３に示す例における電子部品搭載部５に搭載される電子部品としては、例えばセンサ用パッケージ部品等が挙げられる。
図３（ａ）に示す例においては、電子部品搭載部５の中央の位置に、第１ビア３が設けられており、この第１ビア３を囲むように、配線ビア９が設けられている。
図３（ａ）に示す例においては、電子部品の下面のグランド端子は、第１ビア３に接続され、電子部品の下面の信号端子は、配線ビア９に接続される。
図３に示す例においては、第１ビア３が配線ビア９に囲まれて近接しているので、第１ビア３の直径を大きくするのは限界があるが、本実施形態によれば、電極層２の幅は、第１ビア３および第２ビア４の幅より広くなっているので、電極層２を、第１ビア３および第２ビア４よりも、熱伝導率の高い部材とすることができる。また、電極層２は、絶縁基板１の上面に対して傾斜して設けられているので、絶縁基板１の厚み方向において、熱伝導率の低い第１ビア３の伝熱経路の割合を減らし、熱伝導率の高い電極層２の伝熱経路の
割合を高めることができる。従って、図３に示す例のように、上面において第１ビアの直径を小さくしなければならない状況であっても、電子部品搭載基板１０の放熱効率を向上させることができる。
第１ビア３の直径は、例えば、０．０５〜０．２ｍｍであることが好ましい。０．０５ｍｍ以上であれば、電子部品７で発生した熱は電極層２に伝わりやすくなる。また、０．２ｍｍ以下である場合には、電子部品が小型化し多端子化している場合であっても、第１ビア３が隣りの端子とショートしにくくなる。
次に、図４、５を用いて、図１に示した例の電子部品搭載基板１０を有する回路基板２０について説明する。図４，５において図１と同様の部位には同様の符号を付している。本発明の回路基板２０は、電子部品搭載基板１０、電子部品７と、放熱板１２とを有している。
図４、５に示す例においては、電子部品７が電子部品搭載部５に搭載されている。電子部品７が、ボンディングワイヤ等の導電性接続材８および配線ビア９等を介して接続端子13と電気的に接続される。
電子部品７としては、例えば、ＣＭＯＳまたはＣＣＤ等の撮像素子および半導体集積回路素子（ＩＣ等）、発光素子、受光素子等の半導体素子、圧力センサ素子等のセンサ素子、水晶振動素子等の圧電素子、弾性表面波素子、容量素子、抵抗器および半導体基板上に微細な電子機械システムが設けられてなる素子（いわゆるＭＥＭＳ素子）等が挙げられる。
電子部品７の搭載部への固定は、例えば樹脂接着剤、ガラス（低融点ガラス）または金−シリコン、はんだ等の低融点ろう材によって行なわれる。
図４、５に示す例においては、放熱板１２が、絶縁基板１の下面に設けられている。また、図４、５に示す例においては、第２ビア４の下端が放熱板１２に接続されている。この構成によって、電子部品７で発生した熱が、第１ビア３、電極層２、第２ビア４を介して放熱板１２に伝わり、絶縁基板１の下面側から効率的に放熱される。
なお、本発明は上述の実施形態の例に限定されるものではなく、種々の変形は可能である。
例えば、絶縁基板１の上面に、電子部品搭載部５を囲むように絶縁枠体（不図示）を設けてあってもよい。これにより、絶縁基板１の上面と絶縁枠体の内周面とによって、凹部（キャビティ）が形成され、この凹部の底面が電子部品搭載部５となる。絶縁枠体は、絶縁基板１と同様の材料を用い、同様の方法で作製することができる。この場合、セラミックグリーンシートに打ち抜き加工を施して枠状等の所定の形状に加工する必要がある。枠状のセラミックグリーンシートを絶縁基板１となるセラミックグリーンシートの上に積層し、これらを一体焼成すれば、上面に凹部を含む上記基体を作製することができる。電子部品７を凹部に収容した後、蓋体（不図示）をろう材等で封止すれば、気密性の高い電子装置とすることができる。
また、例えば、電極層２は、電子部品７への電源供給の役割を兼ねて設けられていてもよい。また、電極層２は、例えば、配線導体９について高周波信号の伝送に適したストリップラインやマイクロストリップライン等の伝送線路の役割を兼ねて設けられていてもよい。
１・・・絶縁基板
１ａ・・・平板絶縁層
１ｂ・・・傾斜絶縁層
２・・・電極層
３・・・第１ビア
４・・・第２ビア
５・・・電子部品搭載部
６・・・電極パッド
７・・・電子部品
８・・・導電性接続材
９・・・配線ビア
10・・・電子部品搭載基板
11・・・配線パターン
12・・・放熱板
13・・・接続端子

Claims (3)

  1. 上面に電子部品搭載部を有する絶縁基板と、
    該絶縁基板の内部に設けられ、前記上面に対して傾斜している電極層と、
    前記絶縁基板の内部から前記上面にかけて設けられ、下端が前記電極層に接続されており、上面視において前記電子部品搭載部に重なるように設けられた第１ビアと、
    前記絶縁基板の内部から前記絶縁基板の下面にかけて設けられ、上端が前記電極層に接続されており、上面視において前記第１ビアとは離間した位置に設けられている第２ビアと、
    を有している電子部品搭載基板。
  2. 前記絶縁基板は、第１絶縁体層と、該第１絶縁体層の下面に接合された第２絶縁体層とを有しており、
    前記電極層は、前記第１絶縁体層と前記第２絶縁体層との界面に設けられている
    請求項１記載の電子部品搭載基板。
  3. 請求項１又は請求項２記載の電子部品搭載基板と、
    前記電子部品搭載部に搭載された電子部品と、
    前記絶縁基板の前記下面に設けられている放熱板と、
    を有する回路基板。
JP2013263977A 2013-12-20 2013-12-20 電子部品搭載基板および回路基板 Pending JP2015122351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013263977A JP2015122351A (ja) 2013-12-20 2013-12-20 電子部品搭載基板および回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013263977A JP2015122351A (ja) 2013-12-20 2013-12-20 電子部品搭載基板および回路基板

Publications (1)

Publication Number Publication Date
JP2015122351A true JP2015122351A (ja) 2015-07-02

Family

ID=53533759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013263977A Pending JP2015122351A (ja) 2013-12-20 2013-12-20 電子部品搭載基板および回路基板

Country Status (1)

Country Link
JP (1) JP2015122351A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017188253A1 (ja) * 2016-04-25 2017-11-02 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
CN112368825A (zh) * 2018-06-26 2021-02-12 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
WO2024070528A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板、電子装置、及び電子モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP2008205123A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその実装部品
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP2008205123A (ja) * 2007-02-19 2008-09-04 Fujikura Ltd 電子部品内蔵型配線基板及びその実装部品
JP2011071417A (ja) * 2009-09-28 2011-04-07 Murata Mfg Co Ltd 配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017188253A1 (ja) * 2016-04-25 2017-11-02 京セラ株式会社 電子部品搭載用基板、電子装置および電子モジュール
CN109075133A (zh) * 2016-04-25 2018-12-21 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块
EP3451371A4 (en) * 2016-04-25 2019-10-23 KYOCERA Corporation ELECTRONIC COMPONENT MOUNTING SUBSTRATE, ELECTRONIC DEVICE, AND ELECTRONIC MODULE
US10985098B2 (en) 2016-04-25 2021-04-20 Kyocera Corporation Electronic component mounting substrate, electronic device, and electronic module
CN109075133B (zh) * 2016-04-25 2022-08-09 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块
CN112368825A (zh) * 2018-06-26 2021-02-12 京瓷株式会社 电子元件搭载用基板、电子装置以及电子模块
WO2024070528A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 配線基板、電子装置、及び電子モジュール

Similar Documents

Publication Publication Date Title
US9609754B2 (en) Package for mounting electronic element, electronic device, and imaging module
JP6140834B2 (ja) 配線基板および電子装置
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
US9848491B2 (en) Wiring board, electronic device, and electronic module
JP2015122351A (ja) 電子部品搭載基板および回路基板
JP2014157949A (ja) 配線基板および電子装置
JP6408423B2 (ja) パッケージおよび電子装置
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP2016006846A (ja) 配線基板および電子装置
JP6121860B2 (ja) 配線基板および電子装置
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP6622583B2 (ja) 配線基板および電子装置
JP2015146383A (ja) 配線基板、電子装置および電子モジュール
JP2015159139A (ja) 配線基板、電子装置および電子モジュール
JP6166094B2 (ja) 配線基板および電子装置
JP6189755B2 (ja) 配線基板および電子装置
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2011049342A (ja) 電子部品搭載用基板およびその製造方法
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2017212327A (ja) 配線基板および電子装置
JP6441696B2 (ja) 配線基板、電子装置および電子モジュール
JP6001464B2 (ja) 配線基板および電子装置
JP2015050313A (ja) 配線基板および電子装置
JP5964704B2 (ja) 水晶振動子搭載用パッケージおよび水晶デバイス
JP2013171922A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306