TWI809309B - 半導體裝置以及其製造方法 - Google Patents

半導體裝置以及其製造方法 Download PDF

Info

Publication number
TWI809309B
TWI809309B TW109130203A TW109130203A TWI809309B TW I809309 B TWI809309 B TW I809309B TW 109130203 A TW109130203 A TW 109130203A TW 109130203 A TW109130203 A TW 109130203A TW I809309 B TWI809309 B TW I809309B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
semiconductor device
insulating layer
conductive layer
Prior art date
Application number
TW109130203A
Other languages
English (en)
Other versions
TW202105604A (zh
Inventor
金俊永
金坤叔
金本吉
金傑雲
納都漢
門翰遺
康德本
Original Assignee
美商艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150007776A external-priority patent/KR101665228B1/ko
Priority claimed from KR1020150014328A external-priority patent/KR20160093390A/ko
Application filed by 美商艾馬克科技公司 filed Critical 美商艾馬克科技公司
Publication of TW202105604A publication Critical patent/TW202105604A/zh
Application granted granted Critical
Publication of TWI809309B publication Critical patent/TWI809309B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

選擇性屏蔽的和∕或三維的半導體裝置以及其製造方法。舉例而言但無限制，本揭示的多樣方面提供半導體裝置，其包括複合板以用於選擇性屏蔽和∕或三維嵌入式構件組態。

Description

半導體裝置以及其製造方法
本發明關於半導體裝置以及其製造方法。
目前形成多樣之半導體裝置(例如三維和/或屏蔽的半導體封裝)的方法是不適當的，舉例而言是不必要的昂貴以及/或者導致半導體封裝的尺度太大。透過習用傳統做法與參考圖式而列於本案其餘處之揭示的比較，熟於此技藝者將明白此種做法的進一步限制和缺點。
本揭示的多樣方面提供選擇性屏蔽的和/或三維的半導體裝置以及其製造方法。舉例而言但無限制，本揭示的多樣方面提供半導體裝置，其包括複合板以用於選擇性屏蔽和/或三維嵌入式構件組態。
10:暫時面板、載體
10a:第一表面
20、21:種子層
30:上種子層
40:載體
41:絕緣層
42:上銅包覆層
43:下銅包覆層
50:銅箔
100:半導體裝置
110:複合板
110a:第一表面
110b、110bx:第二表面
110x:複合板
111:金屬圖案
112、112x:介電層
120:應力緩和層
130:半導體晶粒
130a:第一表面
130b:第二表面
131:晶粒附接膜
132:導電襯墊、接觸襯墊
140:絕緣層
140a:第一表面
140b:第二表面
141:導通孔
150:導電層
151:天線
160:互連結構
161:介電層
200:製造半導體裝置的方法
205~295:製造半導體裝置的方法步驟
400:半導體裝置
421:第二導通孔
442:第一導通孔
470:導電通孔
500:製造半導體裝置的方法
505~595:製造半導體裝置的方法步驟
600、700:半導體裝置
710:第一導電層
710a:著地結構
720:半導體晶粒
720a:黏著件
721:導電襯墊、接觸襯墊
730:絕緣層
730a、730b:導通孔
740:導電層
741:導電通孔
742:第二導電層
743:導電通孔
750:介電層
751:第一介電層
751a:孔洞、開口
752:第二介電層
752a:孔洞、開口
760:電子構件
761:端子
770:包封劑
800:半導體裝置
880:互連結構
900:製造半導體裝置的方法
905~995:製造半導體裝置的方法步驟
1100:製造半導體裝置的方法
1105~1195:製造半導體裝置的方法步驟
A:區域
圖1是示範依據本揭示的多樣方面之範例性半導體裝置的截面圖。
圖2是示範製造圖1範例性半導體裝置之範例性方法的流程圖。
圖3A到3I是示範圖2所示範例性方法之多樣方面的截面圖。
圖4是示範依據本揭示的多樣方面之範例性半導體裝置的截面圖。
圖5是示範製造圖4範例性半導體裝置之範例性方法的流程圖。
圖6是示範圖5所示範例性方法之多樣方面的截面圖。
圖7是示範依據本揭示的多樣方面之範例性半導體裝置的截面圖。
圖8是示範依據本揭示的多樣方面之範例性半導體裝置的截面圖。
圖9是示範製造圖7和/或8範例性半導體裝置之範例性方法的流程圖。
圖10A到10K是示範圖9所示範例性方法之多樣方面的截面圖。
圖11是示範製造圖7和/或8範例性半導體裝置之範例性方法的流程圖。
圖12A到12H是示範圖11所示範例性方法之多樣方面的截面圖。
以下討論藉由提供範例而呈現本揭示的多樣方面。此種範例是非限制性的，因此本揭示之多樣方面的範圍不應必然受限於所提供之範例的任何特殊特徵。於以下討論，「舉例而言」、「譬如」、「範例性」等詞是非限制性的，並且一般而言與「藉由舉例但無限制」、「舉例而言但無限制」和類似者同義。
如在此所用，「和/或」意謂由「和/或」所連接之條列中的任何或更多個項目。舉例來說，「x和/或y」意謂三元件組{(x)、(y)、(x，y)}中的任何元件。換言之，「x和/或y」意謂「x和y中的一或二者」。舉另一範例性，「x、y和/或z」意謂七元件組{(x)、(y)、(z)、(x，y)、(x，z)、(y，z)、(x，y，z)}中的任何元件。換言之，「x、y和/或z」意謂「x、y、z中的一或更多者」。
在此所用的辭彙祇是為了描述特殊的範例，並且不打算限制本揭示。如在此所用，單數形式打算也包括複數形式，除非上下文明確另有所指。將進一步了解「包括」、「包含」、「含有」、「涵括」、「具有」、「擁有」、「有」和類似等詞當用於本說明書時指定存在了所述的特色、事物、步驟、操作、元件和/ 或構件，但不排除存在或添加了一或更多個其他的特色、事物、步驟、操作、元件、構件和/或其群組。
將了解雖然可以在此使用第一、第二......等詞來描述多樣的元件，但是這些元件不應受限於這些詞。這些詞祇是用來區分一元件與另一元件。因此，舉例而言，下面討論的第一元件、第一構件或第一區段或可稱為第二元件、第二構件或第二區段，而不偏離本揭示的教導。類似而言，多樣的空間用語(例如「上」、「下」、「側」和類似者)可以用於以相對方式來區分一元件與另一元件。然而，應了解構件可以採取不同方式來指向；舉例而言，半導體裝置可以轉向側面，如此則其「頂」表面朝向水平方向並且其「側」表面朝向垂直方向，而不偏離本揭示的教導。附帶而言，「在......上」一詞將於本文件中用來意謂「在......上」和「直接在......上」(譬如沒有中介層)二者。
於圖式，多樣的尺度(譬如層厚度、寬度......)可以為了示範清楚而有所誇大。附帶而言，在全篇多樣範例的討論中，相同的參考數字用來指稱相同的元件。
本揭示的多樣方面舉例而言可以提供半導體裝置以及其製造方法，其能夠同時提供來自當中配置之天線的通訊，而又同時屏蔽多樣的構件免於電磁波。舉例而言，複合板的金屬圖案可以利用作為屏蔽，其中複合板的第一部分可以建構成阻擋電磁波，並且複合板的第二部分可以建構成通過電磁波。
本揭示的多樣方面舉例而言也可以提供半導體裝置以及其製造方法，其包括厚度有所減少的基板。舉例而言，範例性基板可以包括薄的複合板，其包括介電層和金屬圖案，透過後者而可以提供電連接，舉例而言以代替利用厚的金屬基板來屏蔽電磁波。
本揭示的多樣方面舉例而言可以進一步提供半導體裝置以及其製造方法，其建構成提供選擇性的屏蔽電磁波，並且包括層合成堆疊的電子裝 置，其中半導體裝置包括一或更多個導電通孔。
本揭示的多樣方面舉例而言可以提供半導體裝置以及其製造方法，其包括：內建的半導體晶粒；另一構件，其是三維安裝(例如垂直偏移於內建的半導體晶粒)而位置靠近內建的半導體晶粒；在內建的半導體晶粒和該另一構件之間的三維(例如垂直、垂直加水平......)連接；以及結構，其使內建的半導體晶粒座落在散熱襯墊上。選擇性屏蔽舉例而言也可以提供有導電層。
本揭示的多樣方面可以提供製造半導體裝置的方法和藉此製造的半導體。方法舉例而言可以包括：形成複合板(例如複合薄板)，其包括金屬圖案和介電層，其中金屬圖案暴露於複合板的第一表面；將半導體晶粒的第二表面耦合在複合板的第一表面上而附接半導體晶粒，其中多個導電(或接觸)襯墊(例如接合襯墊)提供在半導體晶粒的第一表面上；形成絕緣層以覆蓋(例如完全覆蓋)半導體晶粒和複合板的第一表面；藉由至少部分形成穿過絕緣層的導通孔(或孔洞)以將半導體晶粒的多個導電襯墊透過絕緣層而暴露到外面來形成導電層，並且在絕緣層的第一表面上和導通孔中形成一或更多個導電層，其電連接到透過絕緣層中之導通孔而暴露到外面的多個導電襯墊；以及在絕緣層上所形成的一或更多個導電層上形成互連結構(例如導電凸塊)。
本揭示的多樣方面也可以提供半導體裝置以及其製造方法，其包括：複合板，其包括金屬圖案和插在金屬圖案的導體之間的介電層，其中金屬圖案暴露在複合板的第一表面和在複合板之相對於第一表面的第二表面；半導體晶粒，其具有耦合於(例如座落在)複合板之第一表面的第二表面和包括多個導電襯墊(例如接合襯墊)的第一表面；絕緣層，其覆蓋半導體晶粒和複合板的第一表面，並且將半導體晶粒的多個導電襯墊透過絕緣層中的導通孔(或孔洞)而暴露到外面；導電層，其形成在絕緣層的第一表面上並且透過導通孔中的導電材料而電連接到導電襯墊；以及導電凸塊，其形成在導電層上並且電連接到導電層。
本揭示的多樣方面可以進一步提供具有內建之半導體晶粒和三維連接結構的半導體裝置以及其製造方法，其包括：第一導電層，其配置在第一方向(例如水平的或側向)並且由金屬或其他導電材料所形成；半導體晶粒，其形成在第一導電層的上部上；絕緣層，其形成為包圍半導體晶粒；以及第二導電層，其透過在垂直於第一方向的第二方向(例如垂直的)延伸穿過絕緣層的導電通孔而電連接到第一導電層和半導體晶粒中的至少一者。
參見圖1，此圖顯示的截面圖示範依據本揭示的多樣方面之範例性半導體裝置100。如圖1所示，範例性半導體裝置100包括：複合板110(例如複合薄板)、在複合板110上的應力緩和層120(例如應力緩和膜)、在應力緩和層120上的半導體晶粒130、覆蓋半導體晶粒130和/或應力緩和層120的絕緣層140、電連接到半導體晶粒130的導電層150(其也可以在此稱為重接線層或重分布層、或其部分)、在導電層150上的介電層161、透過介電層161中的孔洞而電耦合於導電層150的互連結構160(例如封裝互連結構、導電凸塊......)。
複合板110舉例而言可以包括金屬圖案111和插在部分的金屬圖案111之間(例如襯墊、連線......之間)的介電層112，後者舉例而言電隔離金屬圖案111的多樣部分。複合板110舉例而言可以包括平坦的板結構，其具有第一表面110a(例如頂面)和相對於第一表面110a的第二表面110b(例如底面)。第一表面110a和/或第二表面110b可以是平面的(或平坦的)。
金屬圖案111舉例而言可以包括由金屬(例如銅......)或其他導電材料所形成的圖案層而具有預定的(例如恆定的)厚度。介電層112舉例而言可以定位在複合板110之未被金屬圖案111所佔據的區域中(例如在金屬圖案111的襯墊、連線、著地......之間)。介電層112舉例而言可以包括各式各樣的任何有機介電材料，例如聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0007-1
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0007-2
(BT)、酚樹脂、環氧樹脂......。然而，於多樣的實施例，也可以 利用無機介電質，例如Si3N4、SiO2、SiON......。由於介電層112的厚度可以相同於金屬圖案111的厚度，故複合板110可以具有恆定的(例如預定的)厚度。舉例而言，複合板110可以包括：第一平面的表面110a，其包括金屬圖案111之第一平面的表面和介電層112之第一平面的表面；以及第二平面的表面110b，其包括金屬圖案111之第二平面的表面和介電層112之第二平面的表面。
於範例性實施例，金屬圖案111可以包括圖案(例如篩或網、平行線或指狀物的陣列、襯墊的陣列......)，使得複合板110可以選擇性屏蔽施加到和/或發射自半導體晶粒130(和/或對此附接的天線)或半導體裝置100之其他構件的電磁波。舉例而言，相關於複合板110來說，金屬圖案111可以提供於第一個一或更多個區域中以屏蔽施加到和/或發射自半導體晶粒130(和/或對此附接的天線)的電磁波，並且介電層112可以提供於第二個一或更多個區域中，其不需要(或不想要)電磁屏蔽。
應力緩和層120(例如膜、硬挺的平面層......)覆蓋複合板110的第一表面110a(例如頂面)。應力緩和層120舉例而言可以插在複合板110和半導體晶粒130之間。附帶而言，應力緩和層120可以插在複合板110和絕緣層140之間。應力緩和層120可以覆蓋複合板110的整個第一表面110a，但也可以覆蓋多數的第一表面110a、要由晶粒130所覆蓋之至少部分的第一表面110a......。應力緩和層120舉例而言可以包括絕緣材料，例如在此討論的任何材料或有機和/或無機材料......。可以併入應力緩和層120以避免或實質減少舉例而言由於複合板110和半導體晶粒130之間、絕緣層140和/或半導體裝置100的其他構件之間的熱應力(或膨脹)差異而引起的彎翹。應力緩和層120的主要功能舉例而言可以是緩和應力，並且舉例而言在多樣的範例性實施例中可能不進行有意義的電子目的。
半導體晶粒130利用晶粒附接膜131或其他黏著件(或層)而附接於應力緩和層120。晶粒附接膜131舉例而言可以包括雙面膠帶，其第一側(例如 頂側)附接於半導體晶粒130，並且其第二側(例如底側)附接於應力緩和層120。半導體晶粒130舉例而言可以包括大致平面的形狀，其包括平坦的(或平面的)第一表面130a(例如頂面)、相對於第一表面130a之平坦的(或平面的)第二表面130b(例如底面)、在第一表面130a和第二表面130b之間延伸的側(或側向)表面。半導體晶粒130舉例而言可以包括在第一表面130a上的多個導電襯墊132，例如接合襯墊......。導電襯墊132也可以在此稱為接觸襯墊132。半導體晶粒130的第二表面130b可以用晶粒附接膜131而附接於應力緩和層120。半導體晶粒130的第一表面130a舉例而言可以包括晶粒130的作用表面(或前側)，並且半導體晶粒130的第二表面130b可以包括晶粒130的不作用表面(或後側)。半導體晶粒130的多個導電襯墊132舉例而言可以透過絕緣層140中的導通孔而電連接到導電層150。
絕緣層140舉例而言可以覆蓋半導體晶粒130和應力緩和層120。舉例而言，絕緣層140可以覆蓋整個應力緩和層120、半導體晶粒130的第一表面130a、半導體晶粒130在第一表面130a和第二表面130b之間延伸的側面。絕緣層140因此可以保護半導體晶粒130和/或半導體裝置100的其他構件免於外部環境(例如物理衝擊、溫度、溼氣......)。注意於替代性組態，半導體晶粒130的第一表面130a可以從絕緣層暴露出來(例如與絕緣層140的頂面共平面)、透過絕緣層140之頂面中的孔洞而暴露出來(頂面提升在半導體晶粒130的第一表面130a上方)......。
絕緣層140舉例而言可以包括累積膜(built-up film，BF)，例如樹脂層、預浸滲層(例如浸滲了環氧樹脂的纖維基質......)、環氧樹脂層、乾膜......。絕緣層140可以包括任一或更多個各式各樣的材料，例如BF、聚合物、聚合複合材料(例如具有填料的環氧樹脂、具有填料的環氧樹脂壓克力、或具有適當填料的聚合物)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0009-3
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0009-4
(BT)、酚樹脂......。
絕緣層140舉例而言可以包括多個導通孔141，其從絕緣層140的第一表面140a(例如頂面)延伸到半導體晶粒130的導電襯墊132。導通孔141因此可以使半導體晶粒130的導電襯墊132暴露到外面。
導電層150舉例而言可以是在絕緣層140的第一表面140a(例如頂面)上，並且可以透過個別的導通孔141而電連接到半導體晶粒130之暴露到外面的多個導電襯墊132。附帶而言，導電層150可以沿著絕緣層140的第一表面140a而延伸(例如水平或側向)。雖然導電層150舉例而言可以包括銅和/或各式各樣的任何材料，例如Cu、Au、Ag、Ni、Al、Ti、Cr、NiV、CrCu、TiW、TiN、其合金......，但是本揭示的範圍不限於此。
於範例性實施例，導電層150可以進一步包括天線151，例如線圈型天線、線型天線......，其電連接到半導體晶粒130之多個導電襯墊132中的至少一者，並且沿著絕緣層140的第一表面140a而延伸(例如水平或側向)。天線151可以定位在對應於複合板110之介電層112的區域A中(或上方，例如在介電層112的直接垂直上方)，如此則行進來往於天線151的電磁波不被複合板110的金屬圖案111所屏蔽。舉例而言，天線151和介電層112可以定位成沿著圖1的相同垂直線。附帶舉例而言，區域A可以相同或大於天線151的面積。
互連結構160(例如封裝互連結構、導電球或凸塊、焊料球或凸塊、金屬墩或柱、著地、導線......)是在導電層150上，並且例如透過導電層150而電連接到半導體晶粒130。舉例而言，互連結構160可以軟焊到導電層150、鍍覆在導電層150上、黏著附接於導電層150......。
介電層161(其也可以在此稱為鈍化層)舉例而言可以覆蓋導電層150而在不形成互連結構160(或多個此等結構)的區域。介電層161舉例而言可以覆蓋導電層150和絕緣層140的第一表面140a，藉此避免導電凸塊在互連結構160的形成和/或稍後重熔期間流動到不想要的位置，並且也保護導電層150免於外部 環境。雖然介電層161可以包括任一或更多種各式各樣的材料，例如焊料阻劑、聚合物樹脂、絕緣樹脂、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0011-5
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0011-6
(BT)、酚樹脂、環氧樹脂......，但是本揭示的範圍不限於此。
互連結構160舉例而言可以操作成輸入和/或輸出端子或連接，其提供讓半導體裝置100安裝在外部裝置、外部電路板......上。雖然互連結構160可以包括各式各樣的任何材料，例如Sn、Pb、Cu、Au、Ag、Ni、Al、Ti、Cr、NiV、CrCu、TiW、TiN、其合金......，但是本揭示的範圍不限於此。
參見圖2，此圖顯示的流程圖示範製造圖1之範例性半導體裝置100的範例性方法200。範例性製造方法200舉例而言可以與在此提出的其他範例性方法(例如方法500、方法900、方法1100......)分享任何或全部特徵。
如圖2所示，範例性製造方法200可以包括：在方塊210形成複合板、在方塊220形成應力緩和層、在方塊230附接半導體晶粒、在方塊240形成絕緣層、在方塊250形成導電層、在方塊260移除介電材料、在方塊270形成互連結構、在方塊280單離化、在方塊295繼續處理。
參見圖3A到3I，此等圖是示範圖2所示範例性方法200之多樣方面的截面圖。現在將參考圖3A到3I來討論圖2所示的範例性製造方法200。
參見圖3A和3B，顯示的截面圖示範在方塊210形成複合板。在方塊210形成複合板(其也可以在此稱為複合薄板)的期間，製備(或提供)暫時面板10(例如板形的暫時面板)，其也可以在此稱為假面板。雖然暫時面板10舉例而言可以包括銅包覆層合物(copper clad laminate，CCL)面板，但是本揭示不限於此。舉例而言，暫時面板10可以包括玻璃面板(例如晶圓)、矽面板(例如晶圓)、金屬面板(例如晶圓)......。
形成金屬圖案111和介電層112x以覆蓋暫時面板10的第一表面 10a。首先，包括導電材料(例如銅或其他金屬......)的金屬圖案111形成在暫時面板10的第一表面10a上。金屬圖案111舉例而言可以包括一或更多層之任一或更多種各式各樣的材料，例如Cu、Au、Ag、Ni、Al、Ti、Cr、NiV、CrCu、TiW、TiN......。雖然金屬圖案111一般而言呈現為金屬，但是圖案111也可以由其他導電材料所形成，例如導電環氧樹脂、導電油墨......。金屬圖案111可以利用任一或更多種各式各樣的過程而形成，例如電解鍍覆、無電鍍覆、化學氣相沉積(chemical vapor deposition，CVD)、濺鍍或物理氣相沉積(physical vapor deposition，PVD)、電漿氣相沉積、印刷......。金屬圖案111舉例而言可以形成有均勻的厚度，但不須要。
於範例性實施例，遮罩圖案(未顯示)形成在暫時面板10的第一表面10a上(例如在其種子層上)，金屬圖案111形成(例如鍍覆......)在暫時面板10之透過遮罩圖案而暴露到外面的第一表面10a上(或其種子層上)，然後移除(例如化學剝除......)遮罩圖案(和/或未覆蓋的種子層)，舉例而言恰留下形成在假面板10之第一表面10a上的金屬圖案111，如圖3A所示。注意也可以利用不是金屬的導電材料，例如導電環氧樹脂或膏......。金屬圖案111可以包括各式各樣的任何圖案，舉例而言來對電磁波進行選擇性屏蔽，例如呈篩或網、平行線或指狀物的陣列和/或襯墊的陣列......。注意金屬圖案111也可以包括連線以溝通與電磁屏蔽無關的訊號。
在形成金屬圖案111之後，形成介電層112x以覆蓋金屬圖案111(例如覆蓋金屬圖案111之未被暫時面板10所覆蓋的全部表面)和暫時面板10的第一表面10a。介電層112x舉例而言可以包括各式各樣的任何有機介電材料，例如聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0012-7
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0012-8
(BT)、酚樹脂、環氧樹脂......。然而，於多樣的實施例，也可以利用無機介電質，例如Si3N4、SiO2、SiON......。介電層112x可以採取各式各樣的任何方式而 形成，例如印刷、旋塗、噴塗、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿氣相沉積......。注意視金屬圖案111的形成方式而定，介電層112x(或至少其部分)可以在金屬圖案111之前形成。
在形成金屬圖案111和形成介電層112x之後，其此時可以稱為複合板110x，移除暫時面板110，如此則複合板110x的第一表面110a暴露到外面。暫時面板110可以採取各式各樣的任何方式而移除。舉例而言，暫時面板110可以藉由機械剝除、剪切、研磨......而移除。暫時面板110舉例而言也可以藉由化學蝕刻......而移除。暫時面板110舉例而言可以採取在此關於移除暫時面板、載體和/或其他層所討論的任何範例性方式而移除。此時，複合薄板110x之相對於第一表面110a的第二表面110bx可以包括介電層112x的下表面。
參見圖3C，顯示的截面圖示範在方塊220形成應力緩和層。在方塊220形成應力緩和層(例如膜......)的期間，形成應力緩和層120以覆蓋複合板110x藉由在方塊210移除暫時面板10而暴露到外面的第一表面110a，例如全部的第一表面110a、多數的第一表面110a、要由晶粒130所覆蓋之至少部分的第一表面110a......。應力緩和層120可以包括各式各樣的任何材料，例如在此討論的任一或更多種有機和/或無機材料......。舉例而言可以併入應力緩和層120以避免或實質減少舉例而言由於複合板110和要在方塊230附接的半導體晶粒130之間、要在方塊240形成的絕緣層和/或半導體裝置100的任何其他構件之間的熱應力(或膨脹)差異而引起的彎翹。應力緩和層120可以採取各式各樣的任何方式而形成，例如印刷、旋塗、噴塗、燒結、熱氧化、濺鍍或物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿氣相沉積、模製......。應力緩和層120和/或做成它的(多個)材料的厚度舉例而言可加以優化，以提供想要的硬挺度或應力緩和度同時具有最小厚度。
參見圖3D，顯示的截面圖示範在方塊230附接半導體晶粒。在方 塊230附接半導體晶粒的期間，半導體晶粒130耦合於(例如座落在、安裝於、附接於......)應力緩和層120。半導體晶粒130舉例而言使用晶粒附接膜131或其他黏著件(或層)而耦合於應力緩和層120。晶粒附接膜131可以包括各式各樣的任何特徵。舉例而言，晶粒附接膜131可以包括預先形成的黏著片、印刷或另外沉積的黏著膏或液體......。於範例性實施例，晶粒附接膜131可以包括雙面膠帶(例如尺寸匹配於晶粒130、尺寸大於或小於晶粒......)，其第一側(例如頂側)附著於半導體晶粒130，並且其第二側(例如底側)附著於應力緩和層120。此種晶粒附接膜131舉例而言可以先附接於晶粒130或先附接於應力緩和層120。
半導體晶粒130舉例而言可以包括第一表面130a(例如平面的頂部第一表面)、相對於第一表面130a的第二表面130b(例如平面的底部第二表面)、在第一表面130a和第二表面130b之間延伸的側面(例如平面的側面或側向表面)。半導體晶粒130也可以包括在第一表面130a上的多個導電襯墊132，例如接合襯墊、著地......。半導體晶粒130的第二表面130b顯示成以晶粒附接膜131而耦合於應力緩和層120。半導體晶粒130的第一表面130a舉例而言可以包括晶粒130的作用表面(或前側)，並且半導體晶粒130的第二表面130b可以包括晶粒130的不作用表面(或後側)。
參見圖3E，顯示的截面圖示範在方塊240形成絕緣層。在方塊240形成絕緣層的期間，形成絕緣層140(其也可以在此稱為介電層)以至少覆蓋應力緩和層120以及半導體晶粒130的第一表面130a和側面。絕緣層140舉例而言可以包括第一表面140a(例如平坦的或平面的第一表面)、接觸應力緩和層120的第二表面140b(例如平坦的或平面的第二表面)、接觸半導體晶粒130之第一表面130a和側面、接觸晶粒附接膜131......的其他表面(例如其他平坦的或平面的表面)。
絕緣層140舉例而言可以包括累積膜(BF)，例如樹脂層、預浸滲層(例如浸滲了環氧樹脂的纖維基質......)、環氧樹脂層、乾膜......。絕緣層140 可以包括任一或更多種各式各樣的材料，例如BF、聚合物、聚合複合材料(例如具有填料的環氧樹脂、具有填料的環氧樹脂壓克力、或具有適當填料的聚合物)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0015-9
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0015-10
(BT)、酚樹脂......。絕緣層140可以採取各式各樣的任何方式而形成，例如真空層合和/或熱壓、壓縮模製、轉移模製、液態包封劑模製、膏印刷、膜輔助式模製、淹覆、熟化......。
參見圖3F，顯示的截面圖示範在方塊250形成導電層。導電層150也可以稱為重接線層、重分布層、訊號接線層......。
在方塊250形成導電層150的期間，一或更多個導通孔141形成於絕緣層140的第一表面140a中，藉此暴露半導體晶粒130之一或更多個個別的導電襯墊132，並且形成導電層150(例如導電層)以連接到一或更多個導電襯墊132。雖然(多個)導通孔141舉例而言可以藉由雷射燒蝕而形成，但是本揭示的範圍不限於此。
連接到一或更多個導電襯墊132的導電層150舉例而言可以形成為沿著絕緣層140的第一表面140a而部分延伸(例如水平或側向)。舉例而言，導電層150可以形成在絕緣層140的第一表面140a上，並且也可以透過一或更多個導通孔141而電連接到半導體晶粒130的一或更多個導電襯墊132。於範例性實施例，導電層150包括多個個別的導電連線，每一者皆透過絕緣層140中的個別導通孔141(或孔洞)而電連接到個別的導電襯墊132。導電層150舉例而言可以包括一或更多層之各式各樣的任何材料，例如Cu、Au、Ag、Ni、Al、Ti、Cr、NiV、CrCu、TiW、TiN......。導電層150可以利用任一或更多種各式各樣的過程而形成，例如電解鍍覆、無電鍍覆、化學氣相沉積(CVD)、電漿氣相沉積(PVD)......。
於範例性實施例，導電層150可以包括線圈型天線151，其沿著絕緣層140的第一表面140a而延伸。於範例性實施例，為了允許在天線151有想要 的電磁輻射發送和/或接收，天線151可以形成在複合板110之未形成金屬圖案111的區域A上方，如此則想要的電磁波將不被金屬圖案111所屏蔽。舉例而言，天線151可以形成在複合板110的介電層112上方。
注意可以重複方塊240和/或250以形成多層結構以將電訊號接通來往於半導體晶粒130和/或其他構件(例如半導體裝置100裡或外的其他構件)。
參見圖3G，顯示的截面圖示範在方塊260移除介電材料。在方塊260移除介電材料的期間，藉由從複合板110的第二表面110bx(例如圖3F所示)移除至少部分的介電層112到複合板110的第二表面110b(例如在圖3G所示)，則金屬圖案111可以暴露在複合板110的第二表面110b。此種移除可以採取各式各樣的任何方式而進行，例如機械研磨、機械/化學移除......。於範例性實施例，在此種移除之後，複合薄板的第二表面110b可以包括金屬圖案111和介電層112之共平面的表面。注意於替代性實施例，在方塊260移除介電材料則可以留下部分的介電層112x而覆蓋金屬圖案111的第二表面(例如下表面)。
參見圖3H，顯示的截面圖示範在方塊270形成互連結構。互連結構160可以包括各式各樣的任何不同類型之互連結構的特徵，例如封裝互連結構、導電凸塊或球、焊料凸塊或球、金屬墩或柱......。互連結構160舉例而言可以包括封裝互連結構，半導體裝置100則可以藉此電和/或機械連接到另一裝置、多裝置模組的基板、主機板......。在方塊270形成互連結構的期間，互連結構160(或多個此等結構)形成在導電層150上。在形成互連結構160之前，介電層161(其也可以在此稱為鈍化層)可以形成在導電層150上和在絕緣層140的第一表面140a上而在不是要形成互連結構160的區域中。舉例而言，在方塊270形成互連結構的期間，介電層161可以形成在導電層150和絕緣層140的第一表面140a上以使導電層150的部分區域暴露到外面，互連結構160然後可以形成在暴露到外面的導電層150上。介電層161可以包括一或更多種各式各樣的任何材料，例如焊料阻 劑，聚合物樹脂，絕緣樹脂，聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0017-11
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0017-12
(BT)、酚樹脂、環氧樹脂......。介電層161可以利用一或更多種各式各樣的過程而形成，例如液態披覆、貼帶、印刷、旋塗、噴塗、燒結、熱氧化、濺鍍或物理氣相沉積(PVD)、化學氣相沉積(CVD)、電漿氣相沉積......。注意於替代性實施例，互連結構160(或多個此等結構)可以在施加介電層161之前先形成在導電層150上。舉例而言，介電層161可以在形成互連結構160之後才施加，並且可以例如從側面和/或從上面來覆蓋互連結構160。
參見圖3I，顯示的截面圖示範在方塊280做單離化。在方塊280做單離化的期間，具有至少一半導體晶粒130之每個單獨的半導體裝置100藉由切割絕緣層140、複合板110(例如金屬圖案111和/或介電層112)、應力緩和層120......而分離。舉例而言當半導體裝置100形成於此種裝置的面板(或晶圓)中時，可以進行此種單離化。單離化可以採取各式各樣的任何方式而進行，例如機械鋸或切、雷射切割......。在此種單離化之後，絕緣層、複合板110(例如金屬圖案111和/或介電層112)、應力緩和層120......的側面(或側向)表面可以是共平面的。
範例性方法200舉例而言可以在方塊295包括進行繼續處理。此種繼續處理舉例而言可以包括將裝置100耦合於一或更多個其他裝置、清潔過程、標記過程、包裝和/或運送過程......。
參見圖4，顯示的截面圖示範依據本揭示的多樣方面之範例性半導體裝置400。範例性半導體裝置400舉例而言可以與在此提出的其他範例性半導體裝置(例如圖1~3的範例性半導體裝置100、圖7~12的範例性半導體裝置700和800......)分享任何或全部特徵。如圖4所示，範例性半導體裝置400包括複合板110(例如複合薄板)、在複合板110上的應力緩和層120(例如應力緩和膜)、在應力緩和層120上的半導體晶粒130、覆蓋半導體晶粒130和/或應力緩和層120的絕 緣層140、電連接到半導體晶粒130的導電層150(其也可以在此稱為重接線層或重分布層或其部分)、在導電層150上的介電層161、電耦合於導電層150的互連結構160、完全延伸穿過至少絕緣層140而電連接導電層150和複合板110(例如其金屬圖案111)的導電通孔470。
於範例性實施例，半導體裝置400中的複合板110、應力緩和層120、半導體晶粒130、絕緣層140、導電層150、互連結構160、介電層161相同於圖1~3所示的半導體裝置100。因此，以下討論將主要集中在範例性半導體裝置400的導電通孔470，其沒有關於範例性半導體裝置100來顯示和討論。
範例性導電通孔470完全延伸穿過絕緣層140和應力緩和層120以電連接複合板110的金屬圖案111和導電層150。舉例而言，第一導通孔442完全延伸穿過絕緣層140，並且第二導通孔421完全延伸穿過應力緩和層120。導通孔442和421可以用導電材料(例如金屬、導電膏......)而填充(例如完全填充、例如覆蓋導通孔的內表面而部分填充......)。注意導通孔可以視需要而類似的延伸穿過導電層150和/或金屬圖案111。導電通孔470因此完全延伸穿過絕緣層140和應力緩和層120以電連接形成在絕緣層140之第一表面140a上的導電層150和複合板110的金屬圖案111。舉例而言，形成在導電層150上的互連結構160可以藉由導電通孔470而電連接到複合板110的金屬圖案111。類似而言，半導體晶粒130的導電襯墊132可以電連接到金屬圖案111。
以此種組態而言，即使當堆疊多個此種半導體裝置400時，上半導體裝置和下半導體裝置可以透過導電通孔470(或多個此等通孔)而彼此實體和電耦合。
參見圖5，顯示的流程圖示範製造圖4之範例性半導體裝置400的範例性方法500。範例性製造方法500舉例而言可以與在此提出的其他範例性方法(例如方法200、方法900、方法1100......)分享任何或全部特徵。
如圖5所示，範例性製造方法500可以包括：在方塊510形成複合板、在方塊520形成應力緩和層、在方塊530附接半導體晶粒、在方塊540形成絕緣層、在方塊545形成導電通孔、在方塊550形成導電層、在方塊560移除介電材料、在方塊570形成互連結構、在方塊580單離化、在方塊595繼續處理。
在方塊510形成複合板、在方塊520形成應力緩和層、在方塊530附接半導體晶粒、在方塊540形成絕緣層、在方塊550形成導電層、在方塊560移除介電材料、在方塊570形成互連結構、在方塊580單離化、在方塊595繼續處理舉例而言可以與圖2~3所示範例性方法200和在此討論的對應方塊分享任何或全部特徵。舉例而言，此種對應的方塊可以是相同的。因此，以下討論將主要集中於在方塊545形成導電通孔。
參見圖6，顯示的截面圖示範在方塊545形成導電通孔。在方塊545形成導電通孔的期間，導通孔442和421形成為分別完全延伸穿過絕緣層140和應力緩和層120。注意於應力緩和層120不延伸到導電通孔470的範例性實施例，此種穿過應力緩和層120的導通孔是不需要的。導電通孔470然後可以用導電材料(例如金屬、導電膏......)來填充導通孔442和421(例如完全填充、例如覆蓋導通孔的內表面而部分填充......)而形成。導通孔442和421可以形成為致使複合板110的金屬圖案111(例如其部分)藉由導通孔442和421而暴露到外面。用來形成導電通孔470的導電材料可以填充導通孔442和421和接觸暴露的金屬圖案111，以在其間產生延伸穿過導通孔442和421的電連接。
圖7是截面圖示範依據本揭示的多樣方面之範例性半導體裝置700。範例性半導體裝置700舉例而言可以與在此提出的其他範例性半導體裝置(例如圖1~3的範例性半導體裝置100、圖4~6的範例性半導體裝置400、圖8~12的範例性半導體裝置800......)分享任何或全部特徵。
參見圖7，範例性半導體裝置700包括第一導電層710、在第一導 電層710上(或上方)的半導體晶粒720、在第一導電層710的上表面和側面上並且包圍半導體晶粒720的絕緣層730、在絕緣層730上的第二導電層742、延伸穿過第一導電層710和第二導電層742之間的絕緣層730的導電通孔741、在第一導電層710上並且包括暴露第一導電層710之通孔(或孔洞)的第一介電層751、在第二導電層742上並且包括暴露第二導電層742之通孔(或孔洞)的第二介電層752、耦合於第二導電層742和/或第二介電層752的電子構件760。附帶而言，包封劑770可以包圍電子構件760並且至少覆蓋第二介電層752的頂面。
第一導電層710舉例而言可以包括圖案(例如接觸圖案、著地圖案、接合襯墊圖案......)，舉例而言是標準化圖案，其支援半導體裝置700對外部電路的連接。第一導電層710舉例而言可以包括一或更多層之各式各樣的任何材料，例如Cu、Au、Ag、Ni、Al、Ti、Cr、NiV、CrCu、TiW、TiN、其合金......。
於範例性實施例，可以形成著地結構，以將第一導電層710透過第一導電層710之暴露於外部構件的區域而連接到此種外部構件(例如到另一半導體裝置、到多裝置模組封裝基板、到主機板......)。舉例而言，於範例性實施例，第一導電層710僅部分區域(例如對應於著地)透過第一介電層751中的孔洞而從裝置700的底面暴露出來。暴露的區域舉例而言可以利用各式各樣的任何互連結構(例如導電凸塊或球、焊料凸塊或球、銅或金屬墩或柱......)而連接到外部構件。
於範例性扇出組態，著地結構可以包括在水平(或側向)方向延伸超過半導體晶粒720之水平尺度的結構。據此，相較於半導體晶粒720的導電襯墊721，第一導電層710可以提供延伸的輸入/輸出端子結構。
半導體晶粒720附接於第一導電層710之襯墊(例如一或更多個襯墊)的上側。半導體晶粒720可以採取各式各樣的任何方式而附接。於圖7所示的範例性實施例，晶粒720利用黏著件720a(例如晶粒附接膜、黏著膏或液體......) 而附接於第一導電層710的襯墊。於此種範例性實施例，半導體晶粒720所產生的熱可以透過半導體晶粒720所附接之第一導電層710的襯墊而轉移到裝置700的外面。舉例而言，半導體晶粒720所附接之第一導電層710的襯墊可以作為散熱襯墊。為了幫助熱轉移，黏著件720a可以包括導熱材料。此種材料也可以是但不須要是導電的。舉例而言，於範例性實施例，半導體晶粒720可以經由黏著件720a而電連接(例如接地......)到第一導電層710的襯墊。舉例而言，雖然未顯示，但是接地連接可以形成在襯墊和半導體晶粒720的一或更多個導電襯墊之間。
範例性半導體晶粒720包括在晶粒720之一表面(例如頂面)的多個導電襯墊，例如接合襯墊、著地......，其中一個顯示在編號721。(多個)導電襯墊721也可以在此稱為(多個)接觸襯墊721。圖7所示的半導體晶粒720舉例而言定位成使得導電襯墊721面向上，並且導電襯墊721電連接到第二導電層742。導電襯墊721舉例而言可以透過絕緣層730中的孔洞而連接到第二導電層742。第二導電層742或其任何部分可以電連接到第一導電層710。導電襯墊721因此可以電連接到第一導電層710和電連接到對此附接的互連結構(例如導電凸塊......)。
也舉例而言，導電襯墊721(或半導體晶粒720的另一導電襯墊)可以電連接到電子構件760，其轉而也連接到第一導電層710，因此半導體導電襯墊721可以透過電子構件760而電連接到第一導電層710。如在此討論，當電子構件760三維安裝在和耦合於靠近半導體晶粒720之導電襯墊721的位置上時，可以減少半導體晶粒720和電子構件760之間的電連接路徑長度，舉例而言導致減少路徑電阻、電容、訊號延遲、雜訊敏感度......。
絕緣層730是在第一導電層710的上側上並且覆蓋半導體晶粒720(例如至少其頂面和側向的側面)。絕緣層730舉例而言可以包括累積膜(BF)，例如樹脂層、預浸滲層(例如浸滲了環氧樹脂的纖維基質......)、環氧樹脂層、乾 膜......。雖然絕緣層730可以包括任一或更多種各式各樣的材料，例如BF、聚合物、聚合複合材料(例如具有填料的環氧樹脂、具有填料的環氧樹脂壓克力、或具有適當填料的聚合物)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0022-13
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0022-14
(BT)、酚樹脂......，但是本揭示的範圍不限於此。
第二導電層742是在絕緣層730的上側上，並且透過一或更多個導電通孔而電連接到第一導電層710和/或半導體晶粒720。舉例而言，導電通孔741電連接第二導電層742和第一導電層710。也舉例而言，絕緣層730中的導電通孔743把第二導電層742電連接到導電襯墊721。
如在此討論，導電通孔741(或導電通孔743)可以利用各式各樣的任何技術(例如雷射燒蝕......)而從絕緣層730的頂面形成導通孔來形成。導通孔然後可以用例如銅的導電材料而例如利用鍍覆技術來填充(完全或部分填充)。由於導電通孔741(或導電通孔743)接觸第一導電層710的部分區域(或接觸半導體晶粒720的導電襯墊721)，故此種通孔形成第二導電層742和第一導電層710(或導電襯墊721)之間的電路徑。
第二導電層742形成有沿著至少絕緣層730的頂側而延伸的圖案。第二導電層742舉例而言可以與導電通孔741同時一體成形。
介電層750舉例而言可以包括：第一介電層751，其形成在第一導電層710的底面上和在絕緣層730的底面上；以及第二介電層752，其形成在第二導電層742的頂面上和在絕緣層730的頂面上。介電層750舉例而言可以包括焊料遮罩材料。雖然介電層750舉例而言可以包括一或更多種各式各樣的任何材料，例如焊料阻劑，聚合物樹脂，絕緣樹脂，聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0022-15
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0022-16
(BT)、酚樹脂、環氧樹脂......，但是本揭示的範圍不限於此。
第一介電層751舉例而言可以覆蓋(或包圍)第一導電層710，但也 包括孔洞751a以暴露其部分，舉例而言形成第一導電層710上的著地結構。
附帶舉例而言，第二介電層752可以覆蓋(或包圍)第二導電層742，但也包括孔洞以暴露其部分，舉例而言提供第二導電層742連接到電子構件760和/或其他構件的路徑。
用於板安裝(或或安裝到另一裝置)的著地組態或互連結構組態可以提供在第一導電層710和/或第二導電層742上。於著地(或互連結構)組態提供在第二導電層742上和/或部分之第一導電層710上的範例性實施例，第一導電層710可以作為用於半導體裝置700的屏蔽層(例如在此關於金屬圖案111......所討論)。類似而言，於著地(或導電凸塊)組態提供在第一導電層710上和/或部分之第二導電層742上的範例性實施例，第二導電層742可以作為用於半導體裝置700的屏蔽層(例如在此關於金屬圖案111......所討論)。如在此討論(例如關於圖1~6所示的半導體裝置......)，此種屏蔽層可以是完整的，或者可以選擇性包括未屏蔽的部分而可以傳遞想要的電磁波。
電子構件760可以包括各式各樣之任何不同類型的電子構件，例如主動構件、被動構件(例如整合式被動裝置(integrated passive device，IPD))、表面安裝構件......。電子構件760可以建構成進行半導體裝置700之各式各樣的任何功能。雖然圖7僅顯示電子構件760定位在絕緣層730之上表面上的組態，但是電子構件760(或其他此種電子構件)可以定位於絕緣層730裡(例如靠著半導體晶粒720)。於電子構件760是以IPD所建構的範例性實施例，電子構件760的厚度可以小於約50微米。於此種實施例，即使電子構件760定位在絕緣層730裡，此種定位也可能不會明顯增加半導體裝置700的厚度。
電子構件760透過一或更多個端子而電連接到導電層742，其中一個顯示在編號761。據此，電子構件760可以電連接到半導體晶粒720、到半導體裝置700的另一電構件以及/或者到半導體裝置700外部的電路。附帶而言，由於 構件760的端子761定位成靠近半導體晶粒720的導電襯墊721(例如在三維組態下)，故可以減少電子構件760和半導體晶粒720之間的電連接路徑長度，舉例而言導致減少路徑電阻、電容、訊號延遲、雜訊敏感度......。
於所示範例，電子構件760的至少第一連接端子定位在半導體晶粒720正上方。此種連接端子舉例而言也可以定位在它所連接之半導體晶粒720的導電襯墊721正上方。也舉例而言，整個電子構件760可以定位在半導體晶粒720正上方，或者僅部分的電子構件760可能定位在半導體晶粒720正上方。
包封劑770舉例而言可以包圍構件760(例如覆蓋其側面、覆蓋其頂面、底填和覆蓋其底面......)並且覆蓋第二介電層752的上表面。包封劑770舉例而言可以保護半導體裝置700或其任何構件免於外部環境。然而，於替代性實施例，包封劑770可以暴露構件760的頂面(例如為了散熱、為了對此做出其他連接......)和/或構件760的任何其他表面。
圖8是示範依據本揭示的多樣方面之範例性半導體裝置的截面圖。範例性半導體裝置800舉例而言可以與在此提出的其他範例性半導體裝置(例如圖7的範例性半導體裝置700、圖1~3的範例性半導體裝置100、圖4~6的範例性半導體裝置400......)分享任何或全部特徵。
參見圖8，範例性半導體裝置800包括：第一導電層710、在第一導電層710上(或上方)的半導體晶粒720、在第一導電層710的上表面和側面上並且包圍半導體晶粒720的絕緣層730、在絕緣層730上的第二導電層742、延伸穿過第一導電層710和第二導電層742之間的絕緣層730的導電通孔741、在第一導電層710上並且包括暴露第一導電層710之通孔(或孔洞)的第一介電層751、在第二導電層742上並且包括暴露第二導電層742之通孔(或孔洞)的第二介電層752、耦合於第二導電層和/或第二介電層752的電子構件760、包圍電子構件760和覆蓋第二介電層752之至少頂面的包封劑770、在第一導電層710上並且延伸穿過第一 介電層751中之孔洞751a的互連結構880。於圖8，相同於圖7所用的參考數字乃指定給相同的零件。圖8的討論因此將主要集中在圖7的範例性半導體裝置700和圖8的範例性半導體裝置800之間的差異。
第一導電層710之暴露的著地區域舉例而言可以透過第一介電層751中之個別的孔洞751a(或通孔)而暴露。互連結構880透過孔洞751a而耦合於第一導電層710之暴露的著地區域。互連結構880可以包括各式各樣之任何類型的互連結構。舉例而言，互連結構880可以與在此討論的互連結構160分享任何或全部特徵。舉例而言，互連結構880可以包括封裝互連結構，而半導體裝置800可以藉此電和/或機械連接到另一裝置、多裝置模組的基板、主機板......。
就如在此討論的任何其他互連結構，在形成(或附接)互連結構880之前，凸塊下金屬化(under bump metallization，UBM)結構可以(但非必須)形成在暴露的著地上以增進互連結構880和暴露著地之間的耦合。舉例而言，UBM結構可以包括一層鈦鎢(TiW)，其可以稱為一層或種子層。此種層舉例而言可以藉由濺鍍而形成。也舉例而言，UBM結構可以包括在該TiW層上的一層銅(Cu)。此種層舉例而言也可以藉由濺鍍而形成。然而，注意UBM結構和/或用來形成UBM結構的過程並不限於所給定的範例。
互連結構880可以包括各式各樣之任何不同類型的互連結構，例如導電球、焊料球、導電凸塊、焊料凸塊、金屬柱......，其可以包括任一或更多種各式各樣的材料，例如Sn、Pb、Cu、Au、Ag、Ni、Al、Ti、Cr、NiV、CrCu、TiW、TiN、其合金......。然而，本揭示的範圍不受限於任何特殊互連結構材料或過程的特徵。
如圖8所示，多個互連結構880可以連接到半導體晶粒720所附接之第一導電層710的部分(例如襯墊、多條連線......)。
(多個)互連結構880舉例而言可以用來電和機械耦合範例性半導 體裝置800與外部電路(例如另一裝置、多裝置模組基板，主機板......)。
參見圖9，此圖顯示的流程圖示範製造圖7之半導體裝置700和/或圖8之半導體裝置800的範例性方法900。範例性方法900舉例而言可以與在此提出的其他範例性方法(例如方法200、方法500、方法1100......)分享任何或全部特徵。
如圖9所示，範例性製造方法900可以包括：在方塊910提供載體、在方塊915形成(多個)種子層、在方塊920形成第一導電層、在方塊925附接半導體晶粒、在方塊930形成絕緣層、在方塊935形成(多個)導通孔、在方塊940形成(多個)導電通孔和第二導電層、在方塊945移除載體和(多個)種子層、在方塊950形成(多個)介電層、在方塊955安裝電子構件、在方塊960包封、在方塊965單離化、在方塊995進行繼續處理。
參見圖10A到10K，此等圖是示範圖9所示範例性方法900之多樣方面的截面圖。現在將參考圖10A~10K來討論圖9所示的範例性製造方法900。
首先參見圖10A，顯示的截面圖示範方塊910的提供載體。載體10可以包括各式各樣的任何材料。舉例而言，載體10可以包括不鏽鋼。也舉例而言，載體10可以包括任一或更多種各式各樣的材料，例如金屬、玻璃、矽......。載體10可以包括各式各樣的任何形狀。舉例而言，載體10可以包括矩形或方形面板形狀、圓形晶圓形狀......。載體10可以包括上面可以形成個別之半導體裝置的區域或地區。此種區域或地區舉例而言可以安排成二維陣列、一維陣列......。
載體10可以包括各式各樣的任何尺度。於範例性實施例，載體10可以包括約50微米到約300微米的厚度。舉例而言，視載體10的材料組成而定，50微米或更大的厚度可以提供用於製程的剛性支持，而300微米或更小的厚度可以提供對載體10之增進的處理和可移除性。
參見圖10B，顯示的截面圖示範方塊915的形成種子層。舉例而言，種子層20和21可以分別形成在載體10的頂面和底面上。種子層20和21可以包括各式各樣的任何材料。舉例而言，種子層20和21可以包括銅。也舉例而言，種子層20和21可以包括一或更多層之各式各樣的任何金屬，例如銅、銀、金、鋁、鎢、鈦、鎳、鉬、其合金......。種子層可以利用各式各樣的任何技術而形成，例如濺鍍或物理氣相沉積(PVD)、化學氣相沉積(CVD)、無電鍍覆、電解鍍覆......。種子層20和21舉例而言可以利用於後續的電鍍過程期間。雖然圖10A~10K示例顯示多個種子層20和21分別形成在載體10的頂側和底側上，但是不須同時形成此二個種子層。舉例而言，於另一範例性實施例，方塊915可以包括僅形成頂部種子層20。
參見圖10C，顯示的截面圖示範方塊920的形成第一導電層。舉例而言，第一導電層710形成在種子層20的頂面上，例如直接在種子層20的頂面上。第一導電層710舉例而言可以由相同於種子層20的材料所形成，但不須要。第一導電層710可以採取各式各樣的任何方式而形成。舉例而言，第一導電層710可以形成如下：在不想要有第一導電層710的位置將種子層20加以遮罩(例如用圖案化的乾膜、圖案化的介電材料......來為之)，電鍍第一導電層710在種子層20透過遮罩所暴露的部分，然後移除遮罩(例如利用機械和/或化學移除或剝除技術)。
參見圖10D，顯示的截面圖示範方塊925的附接半導體晶粒。舉例而言，半導體晶粒720附接在第一導電層710的上側上。半導體晶粒720可以採取各式各樣的任何方式而附接。舉例而言，於範例性實施例，半導體晶粒720可以利用定位在半導體晶粒720和第一導電層710的附接區域之間的黏著件720a而附接於第一導電層710的附接區域。黏著件720a可以包括各式各樣的任何特徵。舉例而言，黏著件720a可以包括晶粒附接膜、一層黏著膏或液態......。黏著件 720a舉例而言可以包括導熱材料。此種材料也可以是但不須要是導電的。舉例而言，於範例性實施例，半導體晶粒720可以經由黏著件720a而電連接(例如接地......)到第一導電層710的附接區域(或襯墊)。舉例而言，半導體晶粒720的底側可以電耦合於晶粒720之頂側上的導電襯墊721。
於範例性實施例，半導體晶粒720的頂側(或表面)舉例而言可以包括晶粒720的作用表面(或前側)，並且半導體晶粒720的底面(或側)可以包括晶粒720的不作用表面(或後側)。如在此討論，半導體晶粒720的多個導電襯墊721舉例而言可以透過絕緣層730中的導通孔而電連接到第一導電層710。
參見圖10E，顯示的截面圖示範方塊930的形成絕緣層。舉例而言，絕緣層730可以形成在第一導電層710的上側上以包圍半導體晶粒720(例如覆蓋晶粒720的頂面和/或側面)。絕緣層730舉例而言也可以覆蓋第一導電層710的上側和/或側向側面。
絕緣層730可以包括各式各樣的任何材料。絕緣層730舉例而言可以包括累積膜(BF)，例如樹脂層、預浸滲層(例如浸滲了環氧樹脂的纖維基質......)、環氧樹脂層、乾膜......。雖然絕緣層730可以包括任一或更多種各式各樣的材料，例如BF、聚合物、聚合複合材料(例如具有填料的環氧樹脂、具有填料的環氧樹脂壓克力、或具有適當填料的聚合物)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0028-17
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0028-18
(BT)、酚樹脂......，但是本揭示的範圍不限於此。絕緣層730舉例而言可以包括大於半導體晶粒720之厚度的厚度。然而，於替代性組態，半導體晶粒720的頂側可以從絕緣層730暴露出來，例如晶粒720的頂側可以與絕緣層730的頂側共平面。絕緣層730可以採取各式各樣的任何方式而形成，例如真空層合和/或熱壓、壓縮模製、轉移模製、液態包封劑模製、膏印刷、膜輔助式模製、淹覆、熟化......。
附帶而言，上種子層30可以形成在絕緣層730的頂面上。上種子 層30舉例而言可以包括在此討論之第一種子層20和/或第二種子層21的任何或全部特徵。舉例而言，上種子層30可以包括銅，例如鍍覆銅層或箔。也舉例而言，上種子層30可以包括一或更多層之各式各樣的任何金屬，例如銅、銀、金、鋁、鎢、鈦、鎳、鉬、其合金......。
雖然上種子層30可以利用類型相同於形成第一種子層20和/或第二種子層21所用的過程而形成，但是本揭示的範圍不限於此。舉例而言，上種子層30可以利用各式各樣的任何技術而形成，例如濺鍍或物理氣相沉積(PVD)技術、化學氣相沉積(CVD)、無電鍍覆、電解鍍覆......。舉例而言可以使用上種子層30作為種子層以形成第二導電層740(或其部分)。
上種子層30(或在此討論的任何種子層)可以包括各式各樣的任何尺度。舉例而言，於範例性實施例，上種子層30可以包括小於約2微米的厚度。如在此討論，至少部分的上種子層30可以在稍後的作業期間移除。小於約2微米的厚度舉例而言可以提供有效率的移除。
參見圖10F，顯示的截面圖示範方塊935的形成通孔。舉例而言，導通孔730a可以形成為從上種子層30和/或絕緣層730的上表面穿過上種子層30和絕緣層730而到第一導電層710。附帶而言，導通孔730b可以形成為從上種子層30和/或絕緣層730的上表面穿過上種子層30和絕緣層730而到半導體晶粒720的導電襯墊721。(多個)導通孔730a和730b可以利用各式各樣的任何技術而形成，例如雷射燒蝕、機械鑽孔或燒蝕、化學燒蝕......。在形成導通孔730a和730b之後，也可以進行清潔導通孔730a和730b的過程。注意可以形成任意數目的此種範例性通孔。
參見圖10G，顯示的截面圖示範方塊940的形成導電通孔和第二導電層。舉例而言，為了形成(多個)導電通孔741和743，導電材料可以形成在方塊935所形成的通孔中，例如在從上種子層30和/或絕緣層730的頂部延伸穿過上 種子層30和絕緣層730而到第一導電層710的一或更多個通孔730a中、在從上種子層30和/或絕緣層730的頂部延伸穿過上種子層30和絕緣層730而到半導體晶粒720之導電襯墊721的一或更多個通孔730b中......。此種導電材料可以採取各式各樣的任何方式而形成於通孔730a和730b中。舉例而言，導電材料可以包括膏，其藉由印刷、注射......而沉積於通孔730a和730b中。也舉例而言，導電材料可以包括金屬，例如銅、銀、金、鋁、鎢、鈦、鎳、鉬、其合金......，其鍍覆於通孔730a和730b中，例如填滿通孔、覆蓋通孔的側面而未完全填滿通孔......。
第二導電層742可以形成在絕緣層730的頂面上。於範例性實施例，第二導電層742可以採取相同於導電通孔741的過程(例如相同的鍍覆過程......)而形成。於替代性實施例，第二導電層742可以採取不同於形成導電通孔的過程而形成。雖然第二導電層742顯示成單一導電層，但是應了解第二導電層742可以包括多層結構，其包括多個導電層和在相鄰導電層之間的一或更多個介電層。
注意於多樣的範例性實施例，形成頂部種子層30(例如關於方塊930所討論)可以在形成通孔(例如關於方塊935所討論)之後才進行。此種作業次序舉例而言可以導致頂部種子層30形成在絕緣層730中所形成之通孔730a和730b的內側面上以及在絕緣層730的頂面上。
參見圖10H，顯示的截面圖示範方塊945的移除載體和種子層。載體10可以採取各式各樣的任何方式而移除。舉例而言，載體10可以藉由機械剝除、剪切、研磨......而移除。載體10舉例而言也可以藉由化學蝕刻......而移除。
移除種子層可以採取各式各樣的任何方式而進行。舉例而言，在移除載體10之後仍維持第一種子層20的範例性情境，可以蝕刻第一種子層20。此種蝕刻舉例而言可以暴露形成在第一種子層20上之第一導電層710的底面和 形成在第一種子層20上之絕緣層730的底面。移除上種子層30舉例而言可以暴露上面形成了上種子層30之絕緣層730的頂面。雖然未示範於圖10H，但是可以在蝕刻之後維持剩餘的上種子層30。舉例而言，可以維持上種子層30被第二導電層742所覆蓋的部分和/或上種子層30被導電通孔741中之導電材料所覆蓋的部分(如果存在的話)。注意雖然用來移除種子層的化學蝕刻可以部分蝕刻第一導電層710和/或第二導電層742，但是此種蝕刻是最少的。
參見圖10I，顯示的截面圖示範方塊950的形成介電層。此種介電層750的形成舉例而言可以包括：在第一導電層710的底面上和絕緣層730的底面上形成第一介電層751，以及在第二導電層740的頂面上和絕緣層730的頂面上形成第二介電層750。介電層750(其也可以在此稱為鈍化層)可以包括各式各樣的任何材料。舉例而言，介電層750可以包括焊料遮罩材料。也舉例而言，雖然介電層750可以包括一或更多種各式各樣的任何材料，例如焊料阻劑、聚合物樹脂、絕緣樹脂、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0031-19
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0031-21
(BT)、酚樹脂、環氧樹脂......，但是本揭示的範圍不限於此。於多樣的實施例，也可以利用無機介電質，例如Si3N4、SiO2、SiON......。介電層750可以利用各式各樣的任何技術而形成。舉例而言，介電層750可以使用任一或更多種各式各樣的介電沉積過程而形成，舉例而言為印刷、旋塗、噴塗、燒結、熱氧化、電漿氣相沉積(PVD)、化學氣相沉積(CVD)......。
第一導電層710的著地結構710a可以透過第一介電層751中的開口751a(或孔洞)而暴露。類似而言，第二導電層740的部分頂面可以透過第二介電層752中的開口752a(或孔洞)而暴露。開口751a和752a可以採取各式各樣的任何方式而形成，例如遮罩/蝕刻、雷射燒蝕、機械燒蝕......。
於圖10I所示範例，上面安裝了半導體晶粒720(或其部分)之第一導電層710的襯墊區域可以透過第一介電層751中的開口而暴露。如在此討論， 此種襯墊區域可以暴露以透過暴露的襯墊區域而提供散熱以及/或者提供對半導體晶粒720的電連接(例如接地連接)。
參見圖10J，顯示的截面圖示範方塊955的安裝電子構件。電子構件760可以採取各式各樣的任何方式而安裝(或附接)。舉例而言，構件760可以安裝在第二介電層752的上表面上。於範例性實施例，電子構件760的端子761可以電和機械連接(例如軟焊、附著......)到第二導電層742透過第二介電層752中之開口752a所暴露的部分。注意底填材料也可以形成在電子構件760的本體和介電層752之間。
如在此所言，當第二介電層752中之開口752a的位置靠近半導體晶粒720的導電襯墊721時，可以減少半導體晶粒720和構件760之間的電連接路徑長度，如此則可以改善半導體裝置800的電功效。於範例性組態，第二介電層752中的開口752a可以定位在半導體晶粒720的導電襯墊721正上方。此者可以是具有多個此種開口752a和個別之接合襯墊721的情形。
參見圖10K，顯示的截面圖示範方塊960的包封。舉例而言，包封劑770可以形成為包圍構件760，例如部分或完全覆蓋構件760的頂面、構件760的側面和/或構件760的底面。包封劑770舉例而言可以保護構件760和其他被包封的構件免於外部衝擊或環境條件。於範例性實施例，構件760的頂面可以透過包封劑770而暴露出來，例如透過包封劑770中的孔或洞而以構件760之頂面與包封劑770之頂面共平面的方式暴露出來......。
雖然包封劑770可以包括任一或更多種各式各樣的材料，例如BF、聚合物、聚合複合材料(例如具有填料的環氧樹脂、具有填料的環氧樹脂壓克力、或具有適當填料的聚合物)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0032-22
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0032-23
(BT)、酚樹脂......，但是本揭示的範圍不限於此。包封劑770可以採取各式各樣的任何方式而形成，例如真空層合和/或熱 壓、壓縮模製、轉移模製、液態包封劑模製、膏印刷、膜輔助式模製、淹覆......。
以上面的方式，可以製造依據本揭示的多樣方面之圖7所示的範例性半導體裝置700。附帶而言，可以添加如圖8所示的一或更多個互連結構880(其例如耦合於透過第一介電層751中的開口751a所暴露之第一導電層710的一或更多個著地結構)，藉此製造圖8所示的範例性半導體裝置800。於範例性實施例，在形成互連結構880之前，凸塊下金屬化可以形成在暴露的著地結構上。
在此關於圖9和圖10A~10K的討論提出了製造圖7所示半導體裝置700和/或圖8所示半導體裝置800的範例性方法。以下關於圖11和圖12A到12H的討論舉例而言可以提供製造此種裝置的另一範例性方法。
參見圖11，此圖顯示的流程圖示範製造圖7之半導體裝置700和/或圖8之半導體裝置800的範例性方法1100。範例性方法1100舉例而言可以與在此提出的其他範例性方法(例如方法200、方法500、方法900......)分享任何或全部特徵。
如圖11所示，範例性製造方法1100可以包括：在方塊1110提供載體、在方塊1115形成種子層、在方塊1120形成第一導電層、在方塊1125附接半導體晶粒、在方塊1130形成絕緣層、在方塊1135形成(多個)導通孔、在方塊1140形成(多個)導電通孔和第二導電層、在方塊1145移除載體和(多個)種子層、在方塊1195進行繼續處理。
參見圖12A到12H，此等圖是示範圖11所示範例性方法1100之多樣方面的截面圖。現在將參考圖12A~12H來討論圖11的範例性製造方法1100。
首先參見圖12A和12B，顯示的截面圖示範方塊1110的提供載體。方塊1110舉例而言可以與圖9的範例性方塊910分享任何或全部特徵。載體40可以包括各式各樣的任何材料。舉例而言，載體40可以包括銅包覆層合物(CCL)結構，其例如用於印刷電路板(printed circuit board，PCB)......。舉例而言， 範例性載體40顯示成具有在絕緣層41之頂側上的上銅包覆層42和在絕緣層41之底側上的下銅包覆層43。絕緣層41舉例而言可以包括預浸滲層或其他絕緣材料(例如聚醯亞胺......)、層合物......。注意雖然僅顯示單一絕緣層41和二個銅包覆層42和43，但是載體40可以包括任意數目的此種層。載體40舉例而言可以與在此討論的其他載體分享任何或全部特徵。
也參見圖12A和12B，顯示的截面圖示範方塊1115的形成種子層。方塊1115舉例而言可以與圖9的範例性方塊915分享任何或全部特徵。於範例性實施例，銅(或其他金屬)箔50以黏著劑而附接於載體40的上側。銅箔50舉例而言可以作為種子層。附帶而言，在附接銅箔50的期間，黏著劑可能僅沿著載體40的邊緣來施加(或者另外施加在選擇位置，而非載體40的整個表面上方)以便於稍後移除銅箔50。
參見圖12C，顯示的截面圖示範方塊1120的形成第一導電層。方塊1120舉例而言可以與圖9的範例性方塊920分享任何或全部特徵。舉例而言，第一導電層710形成在銅箔50的頂面上。於範例性實施例，第一導電層710可以形成如下：在不想要有第一導電層710的位置將銅箔50(或其他種子層)加以遮罩(例如以圖案化的乾膜、圖案化的介電材料......來為之)，電鍍第一導電層710在銅箔50透過遮罩所暴露的部分上，然後移除遮罩(例如利用機械和/或化學移除技術來為之)。
參見圖12D，顯示的截面圖示範方塊1125的附接半導體晶粒。舉例而言，方塊1125可以與圖9的範例性方塊925分享任何或全部特徵。舉例而言，半導體晶粒720可以利用黏著件720a(例如晶粒附接膜、黏著膏或液態層......)而附接於第一導電層710的區域。黏著件720a舉例而言可以是導熱和/或導電的。
參見圖12E，顯示的截面圖示範方塊1130的形成絕緣層。方塊1130舉例而言可以與圖9的範例性方塊930分享任何或全部特徵。絕緣層730舉例而言 可以覆蓋晶粒720的頂面和/或側面。絕緣層730舉例而言可以包括累積膜(BF)，例如樹脂層、預浸滲層(例如浸滲了環氧樹脂的纖維基質......)、環氧樹脂層、乾膜......。雖然絕緣層730可以包括任一或更多種各式各樣的材料，例如BF、聚合物、聚合複合材料(例如具有填料的環氧樹脂、具有填料的環氧樹脂壓克力、或具有適當填料的聚合物)、聚醯亞胺(PI)、苯並環丁烯(BCB)、聚苯並
Figure 109130203-A0305-02-0035-24
唑(PBO)、雙順丁烯二醯亞胺三
Figure 109130203-A0305-02-0035-26
(BT)、酚樹脂......，但是本揭示的範圍不限於此。絕緣層730可以採取各式各樣的任何方式而形成，例如真空層合和/或熱壓、壓縮模製、轉移模製、液態包封劑模製、膏印刷、膜輔助式模製、淹覆、熟化......。
附帶而言，如在此關於方塊930所討論，上種子層30也可以形成在絕緣層730的頂面上。
參見圖12F，顯示的截面圖示範方塊1135的形成通孔。方塊1135舉例而言可以與圖9的範例性方塊935分享任何或全部特徵。
參見圖12G，顯示的截面圖示範方塊1140的形成第二導電層。方塊1140舉例而言可以與圖9的範例性方塊940分享任何或全部特徵。
附帶而言，仍參見圖12G，顯示的截面圖示範方塊1145的移除載體。方塊1145舉例而言可以與圖9的範例性方塊945分享任何或全部特徵。舉例而言，於在此討論的範例性實施例，銅箔50在方塊1115暫時附接於載體40。於此種範例性實施例，凹痕(或間隙)可以形成在載體和銅箔50之間，可以在此處剝除銅箔50。於範例性實施例，銅箔50可以在方塊1115利用熱釋放黏著劑而已經附接於載體40。於此種實施例，可以施加夠高的溫度以釋放黏著劑，此時可以從載體40方便的分離銅箔50。
參見圖12H，顯示的截面圖示範方塊1145的移除種子層。方塊1145舉例而言可以與圖9的範例性方塊945分享任何或全部特徵。舉例而言，於銅箔50在方塊1115附接於載體40而作為種子層的範例性實施例，銅箔50可以藉 由蝕刻而移除。於此種情形，形成在銅箔50上之第一導電層710的底面將連同絕緣層730的底面而暴露出來。也舉例而言，至少部分的頂部種子層30(其例如在方塊1130所形成)可以藉由蝕刻而移除。於此種情形，移除上種子層30舉例而言可以暴露上面形成了上種子層30之絕緣層730的頂面。雖然未示範於圖12H，但是在蝕刻之後可以維持剩餘的上種子層30。舉例而言，可以維持上種子層30被導電通孔741中之導電材料所覆蓋的部分。注意雖然用來移除種子層的化學蝕刻可以部分蝕刻第一導電層710和/或第二導電層742，但是此種蝕刻是最少的。
範例性方法1100可以包括在方塊1195的進行繼續處理。此種繼續處理可以包括各式各樣的任何特徵。方塊1195舉例而言可以與圖9的範例性方塊950、955、960、965、995分享任何或全部特徵。舉例而言，方塊1195可以包括進行完成圖7和8所示的範例性半導體裝置700和800之製造所需的作業。
本揭示的多樣方面提供半導體裝置以及其製造方法，其選擇性屏蔽來往於半導體裝置的電磁波，如此則半導體裝置中所提供的天線可以能夠有效的通訊，同時屏蔽了不想要的電磁波。
附帶而言，本揭示的多樣方面提供半導體裝置以及其製造方法，其包括複合板，該板包括介電層和金屬圖案(例如取代厚鋼基板)以屏蔽電磁波，如此則可以減少半導體裝置的厚度。也可以提供利用金屬圖案的構件互連。
同時，本揭示的多樣方面提供半導體裝置以及其製造方法，其提供對電磁波的選擇性屏蔽，並且提供層合成堆疊的半導體裝置，其包括導電通孔以用於諸層之間的互連。
進一步舉例而言，本揭示的多樣方面提供半導體裝置以及其製造方法，其藉由利用內建之半導體晶粒和構件的三維連接(其中構件使用在半導體晶粒和構件之間垂直形成的導電層而三維連接到靠近內建之半導體晶粒的位置)，而在內建的半導體晶粒和電構件之間提供減少的電路徑長度。
也舉例而言，本揭示的多樣方面提供半導體裝置以及其製造方法，在其所包括的結構中，內建的半導體晶粒座落在散熱襯墊上，並且以導電層來提供選擇性屏蔽。
附帶舉例而言，本揭示的多樣方面提供半導體裝置以及其製造方法，其包括：第一導電層，其配置在第一方向(例如水平或側向)並且由金屬所形成；半導體晶粒，其座落在第一導電層的上側上；絕緣層，其形成為包圍半導體晶粒；以及第二導電層(或導電通孔)，其在垂直於第一方向的第二方向(例如垂直方向)穿透絕緣層，而電連接到第一導電層和半導體晶粒中的至少一者。
總之，本揭示的多樣方面提供選擇性屏蔽和/或三維半導體裝置以及其製造方法。舉例而言但無限制，本揭示的多樣方面提供半導體裝置，其包括複合板以用於選擇性屏蔽和/或三維嵌入式構件組態。雖然前面已經參考特定的方面和範例來描述，不過熟於此技藝者將了解可以做出多樣的改變以及可以用等同者來取代，而不偏離本揭示的範圍。附帶而言，可以做出許多修改以使特殊的情況或材料適合本揭示的教導，而不偏離其範圍。因此，本揭示打算不受限於揭示的(多個)特殊範例，本揭示而是將包括落在所附申請專利範圍裡的所有範例。
100:半導體裝置
110:複合板
110a:第一表面
110b:第二表面
111:金屬圖案
112:介電層
120:應力緩和層
130:半導體晶粒
130a:第一表面
130b:第二表面
131:晶粒附接膜
132:導電襯墊、接觸襯墊
140:絕緣層
140a:第一表面
140b:第二表面
141:導通孔
150:導電層
151:天線
160:互連結構
161:介電層
A:區域

Claims (14)

  1. 一種半導體裝置，其包括：前側重分布結構，其包括：前側導電層；及前側介電層；下方電子構件，其包括：下方構件前側，其面向且耦合至所述前側重分布結構的下側，並且包括下方構件接觸襯墊；下方構件後側；及多個下方構件橫向側，其在所述下方構件前側和所述下方電子構件後側之間延伸；由第一材料組成的下方絕緣層，其橫向地圍繞所述下方電子構件的整體，並且包括在垂直方向上比所述下方構件前側高的上側；上方電子構件，其包括：上方構件前側，其面向且耦合至所述前側重分布結構的上側，並且包括上方構件端子；上方構件後側；及多個上方構件橫向側，其在所述上方構件前側和所述上方構件後側之間延伸；包封劑，其橫向地圍繞所述上方電子構件的整體，並且包括在垂直方向上比所述上方構件前側低的下側；第一介電材料，其不同於所述包封劑，所述第一介電材料在垂直方向上直接介於所述上方電子構件和所述前側重分布結構之間；及第二介電材料，其在垂直方向上直接介於所述下方電子構件和所述前側重 分布結構之間；焊料，所述第一介電材料橫向圍繞並且接觸所述焊料。
  2. 如請求項1的半導體裝置，其中：所述下方絕緣層接觸所述下方構件橫向側中的每一者的整體；及所述包封劑接觸所述上方構件橫向側中的每一者的整體。
  3. 如請求項1的半導體裝置，其中：所述下方構件後側沒有電連接；並且整個所述下方構件後側從所述下方絕緣層暴露。
  4. 如請求項1的半導體裝置，其中所述包封劑覆蓋所述上方構件後側。
  5. 如請求項1的半導體裝置，其中：所述下方電子構件包括晶粒；並且所述上方電子構件包括主動構件。
  6. 如請求項1的半導體裝置，其中：所述下方絕緣層包括橫向側；所述包封劑包括橫向側；所述前側重分布結構包括橫向側；及所述下方絕緣層的所述橫向側、所述包封劑的所述橫向側和所述前側重分布結構的所述橫向側共平面。
  7. 一種半導體裝置，其包括：前側重分布結構，其包括：前側導電層；及前側介電層；下方電子構件，其包括： 下方構件前側，其面向且耦合至所述前側重分布結構的下側，並且包括下方構件接觸襯墊；下方構件後側；及多個下方構件橫向側，其在所述下方構件前側和所述下方構件後側之間延伸；由第一材料組成的下方絕緣層，其橫向地圍繞所述下方電子構件的整體；材料層，其不同於所述下方絕緣層，所述材料層接觸所述下方構件後側並且覆蓋整個所述下方構件後側；第一導電通孔，其垂直且完全地延伸穿過所述下方絕緣層；上方電子構件，其包括：上方構件前側，其面向且耦合至所述前側重分布結構的上側，並且包括上方構件端子；上方構件後側；及多個上方構件橫向側，其在所述上方構件前側和所述上方構件後側之間延伸；及包封劑，其橫向地圍繞所述上方電子構件的整體。
  8. 如請求項7的半導體裝置，其中所述第一導電通孔包括：第一通孔下端，其在垂直方向上比所述下方構件後側低；及第一通孔上端，其在垂直方向上比所述下方構件前側高。
  9. 如請求項8的半導體裝置，其中所述下方絕緣層包括上側，並且所述半導體裝置進一步包括第二導電通孔，所述第二導電通孔包括耦合至所述下方構件接觸襯墊的第二通孔下端和至少和所述下方絕緣層的所述上側一樣高的第二通孔上端。
  10. 如請求項9的半導體裝置，其中所述第一通孔上端和所述第二通 孔上端是在相同的垂直高度。
  11. 如請求項9的半導體裝置，其中所述第一導電通孔和所述第二導電通孔每一者是經鍍覆的金屬。
  12. 如請求項7的半導體裝置，其中所述包封劑沒有垂直且完全地延伸穿過所述包封劑的導電通孔。
  13. 如請求項7的半導體裝置，其進一步包括：第二介電層，其在所述第一材料的下側上；及焊料，其耦合至所述第一導電通孔的下端並被所述第二介電層橫向地圍繞。
  14. 如請求項7的半導體裝置，其中：所述下方絕緣層包括橫向側；所述包封劑包括橫向側；所述前側重分布結構包括橫向側；及所述下方絕緣層的所述橫向側、所述包封劑的所述橫向側和所述前側重分布結構的所述橫向側共平面。
TW109130203A 2015-01-16 2016-01-15 半導體裝置以及其製造方法 TWI809309B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020150007776A KR101665228B1 (ko) 2015-01-16 2015-01-16 반도체 디바이스 및 그 제조 방법
KR10-2015-0007776 2015-01-16
KR1020150014328A KR20160093390A (ko) 2015-01-29 2015-01-29 반도체 디바이스 및 그 제조 방법
KR10-2015-0014328 2015-01-29
US14/995,806 US20160211221A1 (en) 2015-01-16 2016-01-14 Semiconductor device and manufacturing method thereof
US14/995,806 2016-01-14

Publications (2)

Publication Number Publication Date
TW202105604A TW202105604A (zh) 2021-02-01
TWI809309B true TWI809309B (zh) 2023-07-21

Family

ID=56408398

Family Applications (3)

Application Number Title Priority Date Filing Date
TW109130203A TWI809309B (zh) 2015-01-16 2016-01-15 半導體裝置以及其製造方法
TW105101198A TWI632654B (zh) 2015-01-16 2016-01-15 半導體裝置以及其製造方法
TW107116640A TWI705525B (zh) 2015-01-16 2016-01-15 半導體裝置以及其製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105101198A TWI632654B (zh) 2015-01-16 2016-01-15 半導體裝置以及其製造方法
TW107116640A TWI705525B (zh) 2015-01-16 2016-01-15 半導體裝置以及其製造方法

Country Status (2)

Country Link
US (2) US20160211221A1 (zh)
TW (3) TWI809309B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205984944U (zh) * 2015-06-26 2017-02-22 Pep创新私人有限公司 半导体封装和堆叠半导体封装
DE102015214228A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bauelements und ein Bauelement
WO2017138299A1 (ja) * 2016-02-08 2017-08-17 株式会社村田製作所 高周波モジュールとその製造方法
US10170410B2 (en) * 2016-08-18 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with core substrate having a through hole
CN106449560A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装结构
CN106449428A (zh) * 2016-10-25 2017-02-22 通富微电子股份有限公司 芯片封装工艺
JP7028553B2 (ja) * 2016-11-24 2022-03-02 株式会社アムコー・テクノロジー・ジャパン 半導体装置及びその製造方法
TWI634635B (zh) * 2017-01-18 2018-09-01 南茂科技股份有限公司 半導體封裝結構及其製作方法
US10453802B2 (en) * 2017-08-30 2019-10-22 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, semiconductor device and method for manufacturing the same
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
TWI679744B (zh) * 2018-10-04 2019-12-11 力成科技股份有限公司 多層封裝基板
CN111341750B (zh) * 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法
US20200273830A1 (en) * 2019-02-27 2020-08-27 Nepes Co., Ltd. Semiconductor device and method for manufacturing the same
CN113163572A (zh) * 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件
US20230014046A1 (en) * 2021-07-13 2023-01-19 Mediatek Inc. Semiconductor devices with in-package PGS for coupling noise suppression

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216427A (en) * 2010-10-12 2012-04-16 Advanced Semiconductor Eng Package structure and package process
TW201336040A (zh) * 2011-12-29 2013-09-01 Nepes Corp 半導體封裝及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
JP3914731B2 (ja) * 2001-09-28 2007-05-16 京セラ株式会社 多層配線基板
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8378383B2 (en) * 2009-03-25 2013-02-19 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer between stacked semiconductor die
KR20140057979A (ko) * 2012-11-05 2014-05-14 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9431369B2 (en) * 2012-12-13 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Antenna apparatus and method
US9553208B2 (en) * 2013-09-16 2017-01-24 Infineon Technologies Ag Current sensor device
US9768145B2 (en) * 2015-08-31 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multi-die package structures including redistribution layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201216427A (en) * 2010-10-12 2012-04-16 Advanced Semiconductor Eng Package structure and package process
TW201336040A (zh) * 2011-12-29 2013-09-01 Nepes Corp 半導體封裝及其製造方法

Also Published As

Publication number Publication date
TW201637163A (zh) 2016-10-16
TW202105604A (zh) 2021-02-01
US20160211221A1 (en) 2016-07-21
TW202343782A (zh) 2023-11-01
TWI705525B (zh) 2020-09-21
TW201832319A (zh) 2018-09-01
TWI632654B (zh) 2018-08-11
US20220320010A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
TWI809309B (zh) 半導體裝置以及其製造方法
US10593629B2 (en) Semiconductor package with a conductive casing for heat dissipation and electromagnetic interference (EMI) shield and manufacturing method thereof
TW201724441A (zh) 封裝式半導體裝置
US20100109132A1 (en) Chip package and manufacturing method thereof
US20130069245A1 (en) Semiconductor package and method for manufacturing the semiconductor package
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
KR20080093909A (ko) 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지
KR101454419B1 (ko) 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
CN107818954B (zh) 半导体封装件、制造其的方法以及电子装置模块
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
CN113675175A (zh) 半导体装置封装和其制造方法
TW202427755A (zh) 形成用於電磁干擾屏蔽及散熱之導體結構的半導體裝置及方法
KR20220115079A (ko) 반도체 패키지
US20180240738A1 (en) Electronic package and fabrication method thereof
WO2021174395A1 (zh) 封装结构及封装结构的制作方法
KR20130112353A (ko) 반도체 패키지 및 그 제조방법
TWI855762B (zh) 半導體裝置以及其製造方法
TW202115852A (zh) 半導體裝置及製造方法
KR20160093390A (ko) 반도체 디바이스 및 그 제조 방법
KR20170034809A (ko) 반도체 디바이스 및 그 제조 방법
US20240266295A1 (en) Electronic package module and method for fabrication of the same
KR20180063403A (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지
KR20240001031A (ko) 이중 차폐 반도체 디바이스 및 그 제조 방법
KR20230143952A (ko) 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법