TWI679744B - 多層封裝基板 - Google Patents

多層封裝基板 Download PDF

Info

Publication number
TWI679744B
TWI679744B TW107135130A TW107135130A TWI679744B TW I679744 B TWI679744 B TW I679744B TW 107135130 A TW107135130 A TW 107135130A TW 107135130 A TW107135130 A TW 107135130A TW I679744 B TWI679744 B TW I679744B
Authority
TW
Taiwan
Prior art keywords
wiring layer
signal wiring
dielectric body
reference signal
external pad
Prior art date
Application number
TW107135130A
Other languages
English (en)
Other versions
TW202015209A (zh
Inventor
潘吉良
Chi-Liang Pan
周建瑋
Chien-Wei Chou
Original Assignee
力成科技股份有限公司
Powertech Technology Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司, Powertech Technology Inc. filed Critical 力成科技股份有限公司
Priority to TW107135130A priority Critical patent/TWI679744B/zh
Priority to CN201811180520.XA priority patent/CN111009503B/zh
Application granted granted Critical
Publication of TWI679744B publication Critical patent/TWI679744B/zh
Publication of TW202015209A publication Critical patent/TW202015209A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係一種多層封裝基板，係包含有一介電本體、一外接墊、一參考訊號接線層、一第一導電柱、一金屬接線層及一訊號接線層；其中該外接墊形成於該介電本體的底面，並形成有凸塊，該參考訊號接線層及該訊號接線層係分別形成於該介電本體上，該參考訊號接線層對應該外接墊及其凸塊處形成一佈線空間，該金屬接線層係形成於該佈線空間內，該第一導電柱係垂直形成於該介電本體中，以連接該訊號接線層及該外接墊；又該金屬接線層連接該第一導電柱，以與下方對應的外接墊及其凸塊呈相同電位，而減少其間存在的寄生電容。

Description

多層封裝基板
本發明係關於一種多層封裝基板，尤指一種供高速晶片封裝用之多層封裝基板。
於半導體封裝製程中，會預先準備封裝基板，將晶片銲接(例如:覆晶式封裝, Flip chip package)或黏著貼附(例如:打線式封裝, Wirebonding package)於該封裝基板上，再形成一包覆該晶片的封膠體，以構成一半導體封裝結構；由於該封裝基板的一底面具有複數凸塊，可與其它電子零件一同銲接至一系統電路板上；因此，該封裝基板作為晶片與系統電路板之間訊號溝通的媒介。
由於多層式封裝基板內包含有複數接線層，其中相鄰接線層之間會存在寄生電容，而寄生電容對於進行高速訊號傳輸的晶片影響最大；如圖5A所示，一種多層式封裝基板20的一介電本體21的底面形成有凸塊22，且該介電本體21中間形成有參考訊號接線層23，而且該介電本體21頂面形成有訊號接線層24；再如圖5B及圖5C所示，該訊號接線層24係透過垂直的導電柱25連接至該該介電本體21底面的凸塊22，該導電柱25係與該參考訊號接線層23電性絕緣。
一般來說，該參考訊號接線層23係為大面積的金屬層，以與該晶片之參考訊號源(直流電壓準位或接地)電性連接，又由於該參考訊號接線層23位在該凸塊22之上，因其間重疊面積大而存在最大寄生電容；請參閱圖6A所示的多層式封裝基板20’，為了減低該參考訊號接線層23’與對應之凸塊22之間的寄生電容，令該參考訊號接線層23’對應該凸塊位置挖空形成一空間231，如圖6B及圖6C所示，可將該參考訊號接線層23’與對應之凸塊22之間重疊面積縮小而減少其間的寄生電容。
在傳統的基板壓合及半導體封裝的製作過程中，透過多次的冷熱壓製程循環，可使基板與晶片能被穩固的安置於半導體封裝成品中。然而，將參考訊號接線層23’的金屬層面積縮小，會於該介電本體內生形氣泡(Void)，進而導致該介電本體產生剝離(Delam)現象，均不利該多層封裝基板20’的良率，而有必要進一步改良之。
有鑑於目前多層式封裝基板的結構製程良率差之缺點，本發明主要發明目的係提供一種新的多層封裝基板，以克服目前製程良率低下之缺點。
欲達上述目的所使用的主要技術手段係令該多層封裝基板包含有： 一介電本體； 一外接墊，係形成於該介電本體的一底面，並形成有凸塊； 一參考訊號接線層，係形成於該介電本體上，並於對應該外接墊及其凸塊處形成一佈線空間； 一第一導電柱，係垂直形成於該介電本體中，與該參考訊號接線層電性絕緣，且該第一導電柱之一端係外露於該介電本體之底面並與該外接墊連接； 一金屬接線層，係形成於該佈線空間內，並與該參考訊號接線層彼此電性絕緣，且與該第一導電柱連接；以及 一訊號接線層，係形成於該介電本體中，並與該導電柱的另一端連接。
由上述說明可知，本發明的多層封裝基板係主要於該外接墊及其凸塊向上對應之佈線空間內，另外形成一金屬接線層且令該金屬接線層係與該第一導電孔連接；如此，該金屬接線層的電位即與其下方之外接墊與其凸塊等電位，而消除該金屬接線層與該外接墊及其凸塊之間的寄生電容，而且該佈線空間也補上了該金屬接線層，不會於該介電本體內生形氣泡(Void)，進而導致該介電本體產生剝離(Delam)現象，確保該多層封裝基板的良率。
本發明係針對用於晶片封裝之多層封裝基板的結構改良，以消除多層基板之相鄰金屬層之間所存在之寄生電容，對於傳輸高速訊號造成的影響。以下謹以複數實施例配合圖式詳加說明本發明多層封裝基板之技術內容，為方便說明，以下僅以多層封裝基板的侷部結構加以說明之。
首先請參閱圖1A所示，係為本發明多層封裝基板之第一較佳實施例，該多層封裝基板10係包含有：一介電本體11、一外接墊12、一參考訊號接線層13、一第一導電柱14、一金屬接線層15及一訊號接線層16；其中該外接墊12形成於該介電本體11的底面111，並形成有凸塊121；於本實施例中，該外接墊12可為方形，或如圖1D所示，該外接墊12’亦可為圓形，但均不以此為限，又該凸塊121材料可包括金、銅、鎳、鋁、錫鉛合金、導電高分子材料或其組合。
上述參考訊號接線層13係形成於該介電本體11之中，即位在該外接墊12及其凸塊121之上，並於對應該外接墊12及其凸塊121處形成有一佈線空間131，亦即該參考訊號接線層13於對應下方之該外接墊12及其凸塊121處挖空不形成金屬層；於本實施例中，該參考訊號接線層13係電性連接至該晶片的參考訊號源(如直流電壓準位或接地)，且該佈線空間131對應凸塊121呈圓形佈線空間，如圖1C所示。
上述第一導電柱14係電性絕緣地垂直形成於該介電本體11中，以與該參考訊號接線層13電性絕緣，但該第一導電柱14之一端係與位在該介電本體11之底面111的該外接墊12連接。
上述金屬接線層15係形成於該佈線空間131內，並與該參考訊號接線層13共平面但彼此電性絕緣，且該金屬接線層15與該第一導電柱14連接；於本實施例中，該金屬接線層15係對應該凸塊121而呈一圓形金屬層，如圖1C所示，即該金屬接線層15的形狀係匹配該外接墊12或／及其凸塊121的外形。
上述訊號接線層16係形成於該介電本體11上，並與該第一導電柱14的另一端連接，請配合參閱圖1B所示，該第一導電柱14係用以電性連接該外接墊12與該訊號接線層16；於本實施例中，該訊號接線層16係位在該參考訊號接線層13之上，即本實施例的多層封裝基板10為三層封裝基板。
再請參閱圖2所示，本發明的多層封裝基板10a亦可為雙層封裝基板，即與圖1A所示之第一較佳實施例的多層封裝基板10的結構大致相同，惟該參考訊號接線層13、該訊號接線層16及該金屬接線層15係共平面，且該訊號接線層16及該金屬接線層15係共同連接至該第一導電柱14的一端。
由前揭第一及第二較佳實施例可知，本發明主要除了將對應該外接墊12及其凸塊121的參考訊號接線層13挖空形成有佈線空間131外，更於該佈線空間131內形成有該金屬接線層15，且該金屬接線層15係與該第一導電柱14連接，由於該第一導電柱14係連接該外接墊12與該訊號接線層16，故可令該金屬接線層15的電位與該外接墊12相同或同步變化，以消除其間的寄生電容。
再請參閱圖3A、圖3B及圖3C所示，係為本發明多層封裝基板10b之第三較佳實施例，該多層封裝基板10b係與圖1A所示的第一較佳實施例大致相同，惟進一步包含有一第二導電柱17，該第二導電柱17的一端同樣與位在該介電本體11之底面的該外接墊12連接，但其另一端則位在該佈線空間131並與該金屬接線層15’連接；於本實施例中，該金屬接線層15’係呈一彎折連接線，該彎折連接線的一端係連接至該第一導電柱14，而另一端則連接至該第二導電柱17；此外，再如圖4所示，本發明的另一金屬接線層15’’亦可呈一螺旋連接線。
由前揭第三較佳實施例可知，該金屬接線層15’又進一步透過第二導電柱17連接至下方對應的外接墊12，若視該金屬接線層15’等效一第一電阻或一第一電感抗，而該下方外接墊12也等效一第二電阻或一第二電感抗，則因該金屬接線層15’分別透過第一及第二導電柱14、17連接至該外接墊12，故可視為第一及第二電阻或第一及第二電感抗並聯，而降低訊號傳輸路徑的阻抗；此外，由於該金屬接線層15’、15’’呈彎折狀或螺旋狀，可使得相鄰線段151電流方向恰為相反，進而減低該金屬接線層15’、15’’的電感抗。
綜上所述，本發明第一至第四較佳實施例確實能有效地消除原該參考訊號接線層與該外接墊及其凸塊之間的寄生電容，而且也於佈線空間中補上了該金屬接線層，故不會於該介電本體內生形氣泡(Void)， 進而導致該介電本體產生剝離(Delam)現象，而能確保該多層封裝基板的良率；又本發明的第三及四較佳實施例則是更進一步藉由第二導電柱之設置，而減低訊號傳輸路徑之電阻或電感抗，提升高速訊號傳輸能力。
以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
10‧‧‧多層封裝基板
11‧‧‧介電本體
111‧‧‧底面
12、12’‧‧‧外接墊
121‧‧‧凸塊
13‧‧‧參考訊號接線層
131‧‧‧佈線空間
14‧‧‧第一導電柱
15、15’、15’’‧‧‧金屬接線層
151‧‧‧線段
16‧‧‧訊號接線層
17‧‧‧第二導電柱
20、20’‧‧‧多層封裝基板
21‧‧‧介電本體
22‧‧‧凸塊
23、23’‧‧‧參考訊號接線層
231‧‧‧空間
24‧‧‧訊號接線層
25‧‧‧導電柱
圖1A：本發明多層封裝基板第一較佳實施例的一侷部立體外觀圖。 圖1B：圖1A的一緃向剖面圖。 圖1C：圖1A的一俯視圖。 圖1D：圖1A的另一俯視圖。 圖2：本發明多層封裝基板第二較佳實施例的一侷部立體外觀圖。 圖3A：本發明多層封裝基板第三較佳實施例的一侷部立體外觀圖。 圖3B：圖3A的一緃向剖面圖。 圖3C：圖3A的一俯視圖。 圖4：圖3A的金屬接線層的另一較佳實施例。 圖5A：既有一多層封裝基板的一侷部立體外觀圖。 圖5B：圖5A的一緃向剖面圖。 圖5C：圖5A的一俯視圖。 圖6A：既有一多層封裝基板的另一侷部立體外觀圖。 圖6B：圖6A的一緃向剖面圖。 圖6C：圖6A的一俯視圖。

Claims (10)

  1. 一種多層封裝基板，包括： 一介電本體； 一外接墊，係形成於該介電本體的一底面，並形成有凸塊； 一參考訊號接線層，係形成於該介電本體上，並於對應該外接墊及其凸塊處形成一佈線空間； 一第一導電柱，係垂直形成於該介電本體中，與該參考訊號接線層電性絕緣，且該第一導電柱之一端係外露於該介電本體之底面並與該外接墊連接； 一金屬接線層，係形成於該佈線空間內，並與該參考訊號接線層共平面且彼此電性絕緣，且與該第一導電柱連接；以及 一訊號接線層，係形成於該介電本體中，並與該第一導電柱的另一端連接。
  2. 如請求項1所述之多層封裝基板，係進一步包含一第二導電柱，該第二導電柱係垂直形成於該介電本體中，其一端連接該外接墊，另一端係與該金屬接線層連接。
  3. 如請求項1或2所述之多層封裝基板，該金屬接線層的形狀係匹配該外接墊及其凸塊的外形。
  4. 如請求項1或2所述之多層封裝基板，該金屬接線層為一彎折連接線或一螺旋連接線。
  5. 如請求項3所述之多層封裝基板，該參考訊號接線層與該訊號接線層共平面。
  6. 如請求項4所述之多層封裝基板，該參考訊號接線層與該訊號接線層共平面。
  7. 如請求項5所述之多層封裝基板，該金屬連接層與該訊號接線層係共同連接至該第一導電柱的一端。
  8. 如請求項6所述之多層封裝基板，該金屬連接層與該訊號接線層係共同連接至該第一導電柱的一端。
  9. 如請求項3所述之多層封裝基板，該訊號接線層係位在該參考訊號接線層之上。
  10. 如請求項4所述之多層封裝基板，該訊號接線層係位在該參考訊號接線層之上。
TW107135130A 2018-10-04 2018-10-04 多層封裝基板 TWI679744B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107135130A TWI679744B (zh) 2018-10-04 2018-10-04 多層封裝基板
CN201811180520.XA CN111009503B (zh) 2018-10-04 2018-10-10 多层封装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107135130A TWI679744B (zh) 2018-10-04 2018-10-04 多層封裝基板

Publications (2)

Publication Number Publication Date
TWI679744B true TWI679744B (zh) 2019-12-11
TW202015209A TW202015209A (zh) 2020-04-16

Family

ID=69582356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107135130A TWI679744B (zh) 2018-10-04 2018-10-04 多層封裝基板

Country Status (2)

Country Link
CN (1) CN111009503B (zh)
TW (1) TWI679744B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201637163A (zh) * 2015-01-16 2016-10-16 艾馬克科技公司 半導體裝置以及其製造方法
TW201807761A (zh) * 2016-08-18 2018-03-01 台灣積體電路製造股份有限公司 封裝結構的形成方法
TW201813016A (zh) * 2016-09-02 2018-04-01 台灣積體電路製造股份有限公司 半導體封裝結構及其製造方法
TW201820577A (zh) * 2016-11-29 2018-06-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201826487A (zh) * 2017-01-12 2018-07-16 美商艾馬克科技公司 具有電磁干擾屏蔽的半導體封裝及其製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
US7687391B2 (en) * 2006-09-27 2010-03-30 International Business Machines Corporation Electrically optimized and structurally protected via structure for high speed signals
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201637163A (zh) * 2015-01-16 2016-10-16 艾馬克科技公司 半導體裝置以及其製造方法
TW201807761A (zh) * 2016-08-18 2018-03-01 台灣積體電路製造股份有限公司 封裝結構的形成方法
TW201813016A (zh) * 2016-09-02 2018-04-01 台灣積體電路製造股份有限公司 半導體封裝結構及其製造方法
TW201820577A (zh) * 2016-11-29 2018-06-01 台灣積體電路製造股份有限公司 半導體結構及其製造方法
TW201826487A (zh) * 2017-01-12 2018-07-16 美商艾馬克科技公司 具有電磁干擾屏蔽的半導體封裝及其製造方法

Also Published As

Publication number Publication date
TW202015209A (zh) 2020-04-16
CN111009503B (zh) 2021-07-30
CN111009503A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US11018121B2 (en) Semiconductor packages
US5049979A (en) Combined flat capacitor and tab integrated circuit chip and method
TWI540722B (zh) 異質接面雙極電晶體佈局結構
US7834418B2 (en) Semiconductor device
TWI566350B (zh) Semiconductor device
US10573536B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US10763214B2 (en) Semiconductor device
TWI424799B (zh) 基板佈局與其形成方法
TW201310612A (zh) 電容耦合器封裝結構
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
TWI567920B (zh) 基板結構
TWI679744B (zh) 多層封裝基板
TWI517354B (zh) 內藏去耦合電容之半導體封裝構造
TWI658567B (zh) 電子封裝件及其基板結構
TW201822224A (zh) 電子模組
TWI646652B (zh) 電感組合及其線路結構
TWI538117B (zh) 半導體封裝
US9673133B2 (en) Semiconductor devices having through-electrodes
TW452953B (en) BGA chip package capable of decreasing its impedance when operating at high frequency
JP5459335B2 (ja) パッケージ基板及び半導体パッケージ
TW201401446A (zh) 基板結構與使用該基板結構之半導體封裝件
TWI689231B (zh) 具緊密解耦合結構的電路系統
WO2023070488A1 (zh) 一种封装结构、封装方法以及功率放大器
JP2007059430A (ja) 半導体装置
CN115939096A (zh) 半导体装置及接合衬垫配置