JP6385075B2 - プリント配線板、プリント回路板及び電子機器 - Google Patents
プリント配線板、プリント回路板及び電子機器 Download PDFInfo
- Publication number
- JP6385075B2 JP6385075B2 JP2014040405A JP2014040405A JP6385075B2 JP 6385075 B2 JP6385075 B2 JP 6385075B2 JP 2014040405 A JP2014040405 A JP 2014040405A JP 2014040405 A JP2014040405 A JP 2014040405A JP 6385075 B2 JP6385075 B2 JP 6385075B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- signal wiring
- pattern
- layer
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
Description
図1は、本発明の第1実施形態に係るプリント回路板の断面図である。この図1では、プリント配線板の実装平面に垂直な面に沿うプリント回路板の断面を示している。プリント回路板500は、プリント配線板100と、プリント配線板100に実装された送信回路200と、プリント配線板100に実装された受信回路300と、を備えている。
Zvia=√(Lvia/Cvia)・・・式(1)
以下に、第1実施形態で説明したプリント回路板500において、具体的な数値を設定して解析し,その効果について説明する。シミュレーションに用いたプリント配線板100の各部の寸法を以下に示す。
Z=(1+(Vr−Vin)/Vin)/(1−(Vr−Vin)/Vin)×50…式(2)
本シミュレーション例2では、プリント回路板500において接続導体パターン108,109,110,111の配線幅を0.3[mm]とした場合のシミュレーション結果を示す。つまり、接続導体パターン108,109,110,111の配線幅を、ヴィア導体106,107の直径に設定した場合のシミュレーション結果を示す。なお、これら以外の各部の寸法は、シミュレーション例1と同一とした。
本シミュレーション例3では、プリント回路板500において接続導体パターン108,109の配線幅を0.8[mm]とし、接続導体パターン110,111の配線幅を0.6[mm]とした場合のシミュレーション結果を示す。即ち、接続導体パターン108,109の配線幅を、ヴィアパッド126,127,136,137の直径に設定し、接続導体パターン110,111の配線幅を、ヴィアパッド116,117,146,147の直径に設定した場合について示す。なお、これら以外の各部の寸法は、シミュレーション例1と同一とした。
ここで、ヴィア導体106,107の部分の特性インピーダンスとヴィア導体106,107間のピッチD1との関係について説明する。ここで、シミュレーション例3で挙げた形態において、ヴィアピッチD1を変化させた場合の特性インピーダンスの最大値Zmax及び最小値Zminを導出した。図3(d)に特性インピーダンス最大値Zmax、最小値Zminとヴィア導体106,107間のピッチD1の関係を示した。縦軸が特性インピーダンスで、横軸がヴィアピッチである。ヴィアピッチD1が、プリント配線板100の厚みT1、即ち、導体層181から導体層184までの厚みT1が1.656[mm]を超えると、急激に最大値Zmaxと最小値Zminの差ΔZが大きくなった。
実際のプリント配線板100において、伝送線路101の特性インピーダンスを測定するためには、TDRオシロスコープを使用する。配線パターン104の送信回路200側の端部より、振幅Vin(例えば400[mV])、立ち上がり時間35[ps]のステップパルスをプローブを介して入力する。特性インピーダンスの不整合点があると、そこで信号が反射し、信号を入力したプローブへ信号が戻って来るため、プローブで観測される信号には反射電圧が加算されている。この観測電圧から伝送線路101の特性インピーダンスを算出できる。観測点の電圧をVrとし、パルス信号の出力インピーダンスを50[Ω]とするとき、伝送線路101の特性インピーダンスZは上記した式(2)で計算できる。
比較例として、ヴィア導体を1つとした場合と、ヴィア導体を2つとし、第3信号配線パターンを無くした場合について、シミュレーションを行った結果を示す。
次に、本発明の第2実施形態に係るプリント回路板について説明する。図4は、本発明の第2実施形態に係るプリント回路板の断面図である。この図4では、プリント配線板の実装平面に垂直な面に沿うプリント回路板の断面を示している。プリント回路板1000は、プリント配線板600と、プリント配線板600に実装された送信回路200と、プリント配線板600に実装された受信回路300と、を備えている。
以下に、第2実施形態で説明したプリント回路板1000において、具体的な数値を設定して解析し,その効果について説明する。シミュレーションに用いたプリント配線板600の各部の寸法を以下に示す。
次に、本発明の第3実施形態に係るプリント回路板について説明する。上記第1及び第2実施形態では、第1信号配線パターンが一方の表層に配置されている場合について説明したが、内層に配置されている場合であっても本発明は適用可能である。同様に、第2信号配線パターンが他方の表層に配置されている場合について説明したが、内層に配置されている場合であっても本発明は適用可能である。したがって、第3実施形態では、第1、第2信号配線パターンが内層に配置されている場合について説明する。図8は、本発明の第3実施形態に係るプリント回路板の断面図である。この図8では、プリント配線板の実装平面に垂直な面に沿うプリント回路板の断面を示している。プリント回路板1100は、プリント配線板800と、プリント配線板800に実装された送信回路200と、プリント配線板800に実装された受信回路300と、を備えている。
Claims (11)
- 第1導体層と、前記第1導体層に対し間隔をあけて配置された第2導体層と、前記第1導体層と前記第2導体層との間に配置された第3導体層と、が絶縁体層を介して積層して形成されたプリント配線板において、
信号を伝送する伝送線路を備え、
前記伝送線路は、
前記第1導体層に配置された第1信号配線パターンと、
前記第2導体層に配置された第2信号配線パターンと、
互いに隣接して配置され、前記第1信号配線パターンと前記第2信号配線パターンとを接続する第1ヴィア導体及び第2ヴィア導体と、
前記第3導体層に配置され、前記第1ヴィア導体と前記第2ヴィア導体とを接続する第3信号配線パターンと、を有し、
前記第1ヴィア導体と前記第2ヴィア導体とのピッチが、前記第1導体層から前記第2導体層までの厚み以下であることを特徴とするプリント配線板。 - 前記第1信号配線パターンが、
前記第1ヴィア導体に接続された第1ヴィアパッドと、
前記第2ヴィア導体に接続された第2ヴィアパッドと、
前記第1ヴィアパッドと前記第2ヴィアパッドとを接続する第1接続導体パターンと、を有し、
前記第2信号配線パターンが、
前記第1ヴィア導体に接続された第3ヴィアパッドと、
前記第2ヴィア導体に接続された第4ヴィアパッドと、
前記第3ヴィアパッドと前記第4ヴィアパッドとを接続する第2接続導体パターンと、を有し、
前記第3信号配線パターンが、
前記第1ヴィア導体に接続された第5ヴィアパッドと、
前記第2ヴィア導体に接続された第6ヴィアパッドと、
前記第5ヴィアパッドと前記第6ヴィアパッドとを接続する第3接続導体パターンと、を有することを特徴とする請求項1に記載のプリント配線板。 - 前記第1接続導体パターン、前記第2接続導体パターン及び前記第3接続導体パターンが、前記プリント配線板の実装平面に対して垂直方向からの平面視で同一線上に配置されていることを特徴とする請求項2に記載のプリント配線板。
- 前記第3接続導体パターンの配線幅が、前記第1ヴィア導体及び前記第2ヴィア導体の直径以上かつ前記第5ヴィアパッド及び前記第6ヴィアパッドの直径以下であることを特徴とする請求項2又は3に記載のプリント配線板。
- 前記第1接続導体パターンの配線幅が、前記第1ヴィア導体及び前記第2ヴィア導体の直径以上かつ前記第1ヴィアパッド及び前記第2ヴィアパッドの直径以下であり、
前記第2接続導体パターンの配線幅が、前記第1ヴィア導体及び前記第2ヴィア導体の直径以上かつ前記第3ヴィアパッド及び前記第4ヴィアパッドの直径以下であることを特徴とする請求項2乃至4のいずれか1項に記載のプリント配線板。 - 前記第3導体層が、前記第1導体層と前記第2導体層との間に絶縁体層を介して複数配置されており、
前記伝送線路は、前記第3信号配線パターンを、前記各第3導体層に対応して複数有していることを特徴とする請求項1乃至5のいずれか1項に記載のプリント配線板。 - 一対の表層のうち、前記第1導体層が一方の表層、前記第2導体層が他方の表層であることを特徴とする請求項1乃至6のいずれか1項に記載のプリント配線板。
- 前記第1導体層および前記第2導体層が前記プリント配線板の内層であり、前記第1信号配線パターンは第3ヴィア導体を介して一方の表層の第4信号配線パターンに接続されており、前記第2信号配線パターンは第4ヴィア導体を介して他方の表層の第5信号配線パターンに接続されていることを特徴とする請求項1乃至6のいずれか1項に記載のプリント配線板。
- 請求項1乃至8のいずれか1項に記載のプリント配線板と、
前記プリント配線板に実装され、前記伝送線路に信号を送出する送信回路と、
前記プリント配線板に実装され、前記送信回路より送出された信号を、前記伝送線路を介して受信する受信回路と、を備えたことを特徴とするプリント回路板。 - 請求項1乃至8のいずれか1項に記載のプリント配線板を備えた電子機器。
- 請求項9に記載のプリント回路板を備えた電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014040405A JP6385075B2 (ja) | 2013-04-15 | 2014-03-03 | プリント配線板、プリント回路板及び電子機器 |
US14/250,211 US9560758B2 (en) | 2013-04-15 | 2014-04-10 | Uniform impedance circuit board |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013084540 | 2013-04-15 | ||
JP2013084540 | 2013-04-15 | ||
JP2014040405A JP6385075B2 (ja) | 2013-04-15 | 2014-03-03 | プリント配線板、プリント回路板及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014225640A JP2014225640A (ja) | 2014-12-04 |
JP2014225640A5 JP2014225640A5 (ja) | 2017-04-06 |
JP6385075B2 true JP6385075B2 (ja) | 2018-09-05 |
Family
ID=51686003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014040405A Active JP6385075B2 (ja) | 2013-04-15 | 2014-03-03 | プリント配線板、プリント回路板及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9560758B2 (ja) |
JP (1) | JP6385075B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9276549B1 (en) * | 2014-09-12 | 2016-03-01 | ScienBiziP Consulting(Shenzhen)Co., Ltd. | Via system of printed circuit board and method of making same |
KR20180067148A (ko) * | 2016-12-12 | 2018-06-20 | 삼성전자주식회사 | 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치 |
JP6933716B2 (ja) * | 2017-08-29 | 2021-09-08 | 京セラ株式会社 | 電子部品搭載用基板、電子装置および電子モジュール |
TWI679744B (zh) * | 2018-10-04 | 2019-12-11 | 力成科技股份有限公司 | 多層封裝基板 |
CN113348548A (zh) * | 2019-01-30 | 2021-09-03 | 京瓷株式会社 | 电子部件安装用基体以及电子装置 |
US11480910B2 (en) * | 2019-06-11 | 2022-10-25 | Canon Kabushiki Kaisha | Printed circuit board, printed wiring board, electronic device, and image forming apparatus |
CN113747654B (zh) * | 2020-05-27 | 2023-08-04 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法 |
JP7364110B2 (ja) | 2021-02-16 | 2023-10-18 | 株式会社村田製作所 | 回路基板及び電子部品付き回路基板 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1552207A (ja) * | 1967-11-22 | 1969-01-03 | ||
JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
JP3167141B2 (ja) * | 1991-04-16 | 2001-05-21 | 日本特殊陶業株式会社 | 集積回路用パッケージ |
US5363280A (en) * | 1993-04-22 | 1994-11-08 | International Business Machines Corporation | Printed circuit board or card thermal mass design |
US5876842A (en) * | 1995-06-07 | 1999-03-02 | International Business Machines Corporation | Modular circuit package having vertically aligned power and signal cores |
JPH09237854A (ja) * | 1996-02-29 | 1997-09-09 | Toshiba Corp | 半導体用パッケージ |
US5774340A (en) * | 1996-08-28 | 1998-06-30 | International Business Machines Corporation | Planar redistribution structure and printed wiring device |
US6549395B1 (en) * | 1997-11-14 | 2003-04-15 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
EP0917165B1 (en) * | 1997-11-14 | 2007-04-11 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
US6072690A (en) * | 1998-01-15 | 2000-06-06 | International Business Machines Corporation | High k dielectric capacitor with low k sheathed signal vias |
US6198168B1 (en) * | 1998-01-20 | 2001-03-06 | Micron Technologies, Inc. | Integrated circuits using high aspect ratio vias through a semiconductor wafer and method for forming same |
JP3206561B2 (ja) * | 1998-10-01 | 2001-09-10 | 日本電気株式会社 | 多層配線基板 |
US6236572B1 (en) * | 1999-02-04 | 2001-05-22 | Dell Usa, L.P. | Controlled impedance bus and method for a computer system |
US6372999B1 (en) * | 1999-04-20 | 2002-04-16 | Trw Inc. | Multilayer wiring board and multilayer wiring package |
US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
US6577013B1 (en) * | 2000-09-05 | 2003-06-10 | Amkor Technology, Inc. | Chip size semiconductor packages with stacked dies |
JP2003204209A (ja) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | 高周波用配線基板 |
TW517276B (en) * | 2002-01-18 | 2003-01-11 | Advanced Semiconductor Eng | Substrate |
JP2004172308A (ja) * | 2002-11-19 | 2004-06-17 | Sony Corp | 電子回路配線基板及び電子回路配線方法 |
US6995322B2 (en) * | 2003-01-30 | 2006-02-07 | Endicott Interconnect Technologies, Inc. | High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same |
US6937120B2 (en) * | 2003-04-02 | 2005-08-30 | Harris Corporation | Conductor-within-a-via microwave launch |
JP2004327690A (ja) * | 2003-04-24 | 2004-11-18 | Fuji Xerox Co Ltd | プリント配線基板 |
EP1754398A4 (en) * | 2004-05-15 | 2010-03-24 | Stablcor Inc | LADDER PLATE WITH GUIDING SUPPORTING KERN WITH RESIN-FILLED CHANNELS |
TWI248330B (en) * | 2005-01-14 | 2006-01-21 | Ind Tech Res Inst | High frequency and wide band impedance matching via |
JP4676238B2 (ja) * | 2005-04-18 | 2011-04-27 | 株式会社日立製作所 | バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム |
JP2007123742A (ja) | 2005-10-31 | 2007-05-17 | Sony Corp | 基板接続構造、フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
US7746661B2 (en) * | 2006-06-08 | 2010-06-29 | Sandisk Corporation | Printed circuit board with coextensive electrical connectors and contact pad areas |
US7603645B2 (en) * | 2007-01-29 | 2009-10-13 | Inventec Corporation | Calibration method of insulating washer in circuit board |
JP4224109B2 (ja) * | 2007-03-02 | 2009-02-12 | コーア株式会社 | 積層体およびその製造方法 |
US20090049414A1 (en) * | 2007-08-16 | 2009-02-19 | International Business Machines Corporation | Method and system for reducing via stub resonance |
JP5284194B2 (ja) * | 2008-08-07 | 2013-09-11 | キヤノン株式会社 | プリント配線板およびプリント回路板 |
JP2010093018A (ja) * | 2008-10-07 | 2010-04-22 | Panasonic Corp | 配線基板 |
WO2010064467A1 (ja) * | 2008-12-05 | 2010-06-10 | イビデン株式会社 | 多層プリント配線板、及び、多層プリント配線板の製造方法 |
US20110024177A1 (en) * | 2009-07-29 | 2011-02-03 | Inventec Corporation | Method for soldering electronic components of circuit board and circuit board structure thereof |
US8295058B2 (en) * | 2009-12-18 | 2012-10-23 | International Business Machines Corporation | Structure for enhancing reference return current conduction |
US8841561B1 (en) * | 2010-02-26 | 2014-09-23 | Altera Corporation | High performance PCB |
JP2011187809A (ja) * | 2010-03-10 | 2011-09-22 | Renesas Electronics Corp | 半導体装置および多層配線基板 |
JP5556273B2 (ja) * | 2010-03-17 | 2014-07-23 | 日本電気株式会社 | 配線基板 |
JP2011216957A (ja) * | 2010-03-31 | 2011-10-27 | Furukawa Electric Co Ltd:The | 高周波回路基板 |
US8692136B2 (en) * | 2010-07-13 | 2014-04-08 | Samsung Electro-Mechanics Co., Ltd. | Method of repairing probe card and probe board using the same |
US8927879B2 (en) * | 2010-11-22 | 2015-01-06 | International Business Machines Corporation | Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures |
-
2014
- 2014-03-03 JP JP2014040405A patent/JP6385075B2/ja active Active
- 2014-04-10 US US14/250,211 patent/US9560758B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014225640A (ja) | 2014-12-04 |
US20140305688A1 (en) | 2014-10-16 |
US9560758B2 (en) | 2017-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6385075B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP5194440B2 (ja) | プリント配線基板 | |
JP4371065B2 (ja) | 伝送線路、通信装置及び配線形成方法 | |
JP5384947B2 (ja) | 多層基板におけるバイア相互接続から平面状伝送線への広帯域遷移部構造 | |
US7989708B2 (en) | Multi-layer wiring board | |
JP5146703B2 (ja) | 多層基板 | |
WO2014115578A1 (ja) | プリント配線基板、電子機器及び配線接続方法 | |
US20130093532A1 (en) | Flexible printed circuit board | |
JPWO2015045309A1 (ja) | プリント基板及びプリント基板への実装方法 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP4659087B2 (ja) | 差動平衡信号伝送基板 | |
CN110875288A (zh) | 半导体器件封装 | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
JP6733911B2 (ja) | プリント配線基板、電子部品付きプリント配線基板 | |
JP2014154593A (ja) | 高周波パッケージ | |
US20170064814A1 (en) | Signal wiring board | |
JP4956057B2 (ja) | 差動インピーダンス整合プリント配線板 | |
JP2016207834A (ja) | 印刷配線板 | |
JP4960824B2 (ja) | 多層プリント配線板と横付け型同軸コネクタとの接続構造 | |
US10952313B1 (en) | Via impedance matching | |
JP6300555B2 (ja) | 多層プリント配線基板 | |
US8669830B2 (en) | Method and device for routing over a void for high speed signal routing in electronic systems | |
WO2020115978A1 (ja) | 伝送装置、印刷配線基板、並びに情報機器 | |
JP2006140365A (ja) | 多層配線基板 | |
JP2019145660A (ja) | 電気回路積層基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180807 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6385075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |