JP3206561B2 - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JP3206561B2
JP3206561B2 JP28008898A JP28008898A JP3206561B2 JP 3206561 B2 JP3206561 B2 JP 3206561B2 JP 28008898 A JP28008898 A JP 28008898A JP 28008898 A JP28008898 A JP 28008898A JP 3206561 B2 JP3206561 B2 JP 3206561B2
Authority
JP
Japan
Prior art keywords
power supply
pattern
hole
wiring
supply pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28008898A
Other languages
English (en)
Other versions
JP2000114729A (ja
Inventor
小林　　直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28008898A priority Critical patent/JP3206561B2/ja
Priority to US09/408,268 priority patent/US6229095B1/en
Publication of JP2000114729A publication Critical patent/JP2000114729A/ja
Application granted granted Critical
Publication of JP3206561B2 publication Critical patent/JP3206561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層配線基板に関
し、特に、スルーホールがグランド層または電源層を貫
通する多層配線基板に関する。
【０００２】
【従来の技術】従来この種の多層配線基板は、信号配線
層、グランド層および電源層を含む。グランド層および
電源層は、多層配線基板上に実装された電子部品に所定
の電位を供給する役割の他に、信号配線層の配線パター
ンの特性インピーダンスを所定の値に設定する役割を有
している。しかしながら、多層配線基板に設けられたス
ルーホールがグランド層または電源層と接続されず貫通
している部分では、グランド層または電源層とスルーホ
ールとの間に容量成分が形成されてしまう。この容量性
成分により反射ノイズが発生し、この結果、スルーホー
ルを伝送する信号波形が歪んでしまう。このため、特
に、１００メガヘルツまたはそれ以上の周波数の信号を
伝送することができない。
【０００３】さらに、多層配線基板では、信号配線パタ
ーンの本数を増やすために、信号配線層の層数を増やし
ているが、信号配線層の層数が増加すると必然的にグラ
ンド層および電源層の層数も増加する。このため、信号
の伝送経路上に存在しグランド層または電源層とスルー
ホールとの間に形成される容量成分の総容量はますます
大きくなる。
【０００４】このような問題を解決するため、特開平５
−１０２６６７には、信号配線層にプリントされる配線
パターンとスルーホールとの間を誘導成分の大きい接続
部材により接続した多層配線基板が開示されている。接
続部材は、その幅がスルーホールに向かうに従って狭く
され、誘導成分が大きくなるように形成されている。こ
の公報記載の多層配線基板は、容量性の反射ノイズを接
続部材によって発生する誘導性の反射ノイズで相殺して
いる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
公報記載の多層配線基板では、信頼性が悪化し製造コス
トが上昇してしまうという問題がある。信号配線パター
ンとスルーホールとの間の接続部において信号配線パタ
ーンの幅をスルーホールに向かって狭まるように形成し
て誘導成分を大きくしているため、接続部が断線しやす
くなり製造歩留まりが悪化するからである。
【０００６】本発明の目的は、信頼性を悪化させること
なく、波形歪みの小さい信号配線パターンを多数配線す
ることのできる多層配線基板を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に本発明の多層配線基板は、第１および第２の第１電位
の電源パターンと、第１の第２電位の電源パターンと、
前記第１の第１電位の電源パターンと前記第１の第２電
位の電源パターンとの間に配置された信号配線層に形成
された配線パターンと、この配線パターンと接続され、
前記第１および第２の第１電位の電源パターンと前記第
１の第２電位の電源パターンとを貫通するスルーホール
と、前記第１の第１電位の電源パターンと前記スルーホ
ールとの間に形成された第１の間隙と、前記第２の第１
電位の電源パターンと前記スルーホールとの間に形成さ
れ、前記第１の間隙よりも大きい第２の間隙とを含む。
【０００８】また、本発明の他の多層配線基板は、前記
第２の間隙は、前記第２の第１電位の電源パターンと前
記スルーホールとの間に容量性の成分が生成されないよ
う形成されていることを特徴とする。
【０００９】さらに、本発明の他の多層配線基板は、前
記第２の第１電位の電源パターンおよび前記第２の第２
電位の電源パターンは、当該第２の第１電位の電源パタ
ーンと当該第２の第２電位の電源パターンとの間の第２
の信号配線層に形成され前記スルーホールと接続してい
ない第２の配線パターンの特性インピーダンスを所定の
値に設定することを特徴とする。
【００１０】また、本発明の他の多層配線基板は、前記
第２の間隙は、前記第２の第１電位の電源パターンと前
記スルーホールとの間の距離が４００マイクロメートル
だけ隔てられていることを特徴とする。
【００１１】さらに、本発明の他の多層配線基板は、前
記第１および第２の第１電位の電源パターンと前記第１
の第２電位の電源パターンと、前記スルーホールとの間
に形成される容量性の成分の総和が所定値以下に設定さ
れていることを特徴とする。
【００１２】上記課題を解決するために本発明の多層配
線基板は、上面と、この上面に設けられた信号配線と、
この信号配線から最も近い位置にある第１の電源層に設
けられた第１の電源パターンと、第２の電源層に設けら
れた第２の電源パターンと、前記信号配線と接続され、
前記第１の電源パターンと前記第２の電源パターンとを
貫通するスルーホールと、前記第１の電源パターンと前
記スルーホールとの間に形成された第１の間隙と、前記
第２の電源パターンと前記スルーホールとの間に形成さ
れ、前記第１の間隙よりも大きい第２の間隙とを含む。
【００１３】上記課題を解決するために本発明の多層配
線基板は、信号配線層に設けられた配線パターンと、こ
の配線パターンから最も近い位置に配置された第１の電
源パターンと、前記配線パターンとの間に他の電源パタ
ーンが配置された第２の電源パターンと、前記配線パタ
ーンと接続され、前記第１および第２の電源パターンを
貫通するスルーホールと、前記第１の電源パターンと前
記スルーホールとの間に形成された第１の間隙と、前記
第２の電源パターンと前記スルーホールとの間に形成さ
れ、前記第１の間隙よりも大きい第２の間隙とを含む。
【００１４】また、本発明の他の多層配線基板は、前記
第２の間隙は、前記第２の電源パターンと前記スルーホ
ールとの間に容量性の成分が生成されないよう形成され
ていることを特徴とする。
【００１５】さらに、本発明の他の多層配線基板は、前
記第２の間隙は、前記第２の電源パターンと前記スルー
ホールとの間の距離が４００マイクロメートルだけ隔て
られていることを特徴とする。
【００１６】また、本発明の他の多層配線基板は、前記
第１および第２電源パターンと前記スルーホールとの間
に形成される容量性の成分の総和が所定値以下に設定さ
れていることを特徴とする。
【００１７】
【発明の実施の形態】次に本発明の多層配線基板の実施
の形態について図面を参照して詳細に説明する。
【００１８】図１を参照すると、本発明の多層プリント
配線基板１００は、スルーホール１１１および１１２
と、グランド層１２１および１２２と、電源層１３１お
よび１３２と、信号配線層１４１、１４２、１４３およ
び１４４とを含む。多層プリント配線基板１００のスル
ーホール、グランド層、電源層または信号配線層のいず
れも設けられていない部分には、絶縁部材により形成さ
れた絶縁層が設けられている。本実施の形態では、絶縁
部材はポリイミドである。多層プリント配線基板１００
は、他のスルーホール、グランド層、電源層および信号
配線層も含むが、ここでは省略する。
【００１９】スルーホール１１１および１１２は、多層
プリント配線基板１００の上面から下面までを貫通して
いる。本実施の形態では、スルーホール１１１および１
１２の内壁は銅でメッキされている。
【００２０】グランド層１２１および１２２は、接地電
位に保たれ、多層プリント配線基板１００内の信号配線
に接地電位を供給する。グランド層１２１および１２２
には、それぞれグランドパターン１２１０および１２２
０が設けられている。本実施の形態では、グランドパタ
ーン１２１０および１２２０の材料は銅である。
【００２１】電源層１３１および１３２は、電源電位に
保たれ、多層プリント配線基板１００内の信号配線に電
源電位を供給する。本実施の形態では、電源電位は、
２．５ボルトである。電源層１３１および１３２には、
それぞれ電源パターン１３１０および１３２０が設けら
れている。本実施の形態では、電源パターン１３１０お
よび１３２０の材料は銅である。
【００２２】信号配線層１４１はグランド層１２１と電
源層１３１との間に設けられている。信号配線層１４１
は配線パターン１４１１を含む。本実施の形態では配線
パターン１４１１の材料は銅である。配線パターン１４
１１はスルーホール１１１および１１２のいずれにも接
続されていない。
【００２３】信号配線層１４３はグランド層１２２と電
源層１３２との間に設けられている。信号配線層１４３
は配線パターン１４３１および１４３２を含む。本実施
の形態では配線パターン１４３１および１４３２の材料
は銅である。配線パターン１４３１は、スルーホール１
１１に接続された一端とヴィアホール１５１に接続され
た他端とを有する。配線パターン１４３２は、スルーホ
ール１１２に接続された一端とヴィアホール１５２に接
続された他端とを有する。
【００２４】信号配線層１４４はグランド層１２２と電
源層１３２との間に設けられている。信号配線層１４４
は信号配線層１４３の下部に位置している。信号配線層
１４４は配線パターン１４４１を含む。本実施の形態で
は、配線パターン１４４１の材料は銅である。配線パタ
ーン１４４１は、ヴィアホール１５１に接続された一端
とヴィアホール１５２に接続された他端とを有する。
【００２５】多層プリント配線基板１００の上面には、
集積回路装置（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ：ＩＣ）１０および２０が搭載されている。
【００２６】多層プリント配線基板の上面には配線パタ
ーン１６１および１６２が設けられている。配線パター
ン１６１は、一端がスルーホール１１１に接続され、他
端がＩＣ１０の入出力端子に接続されている。配線パタ
ーン１６２は、一端がスルーホール１１２に接続され、
他端がＩＣ２０の入出力端子に接続されている。すなわ
ち、ＩＣ１０の入出力端子の１つは、配線パターン１６
１を介してスルーホール１１１に接続されている。ＩＣ
２０の入出力端子の１つは、配線パターン１６２を介し
てスルーホール１１２に接続されている。
【００２７】グランド層１２２および電源層１３２の間
に設けられた配線パターン１４３１および１４３２は、
スルーホール１１１および１１２に接続されている。こ
のため、グランド層１２２および電源層１３２は配線パ
ターン１４３１および１４３２の特性インピーダンスを
所望の値に設定する役割を有している。
【００２８】一方、グランド層１２１および電源層１３
１の間に設けられている配線パターンは、スルーホール
１１１または１１２のいずれにも接続されていない。す
なわち、グランド層１２１および電源層１３１は、スル
ーホール１１１または１１２に接続された配線パターン
の特性インピーダンスを所定の値に設定する役割は有し
ていない。
【００２９】グランドパターン１２１０および１２２０
は、スルーホール１１１および１１２が貫通する部分を
除き、多層プリント配線基板１００の全領域に渡って形
成されている。グランドパターン１２１０および１２２
０のスルーホール１１１および１１２が貫通する部分に
は、クリアランスが形成されている。
【００３０】クリアランス１７１は、スルーホール１１
２とグランドパターン１２１０との間に形成された間隙
である。クリアランス１７１はスルーホール１１２の全
円周に渡って一様に形成されている。スルーホール１１
２に接続された配線パターンで最も近いグランドパター
ンがグランドパターン１２１０であるものは存在しな
い。このため、クリアランス１７１の長さは、グランド
パターン１２１０とスルーホールとの間に容量成分が形
成されない長さに設定される。本実施の形態では、クリ
アランス１７１の長さは４００マイクロメートルであ
る。スルーホール１１１とグランドパターン１２１０と
の間のクリアランスもクリアランス１７１と同様の構成
を有する。
【００３１】クリアランス１７３は、スルーホール１１
２とグランドパターン１２２０との間に形成された間隙
である。クリアランス１７３はスルーホール１１２の全
円周に渡って一様に形成されている。クリアランス１７
３は、配線パターン１４３２が接続されたスルーホール
１１２と、配線パターン１４３２に最も近いグランドパ
ターン１２２０との間に形成されている。このため、ク
リアランス１７３の寸法、すなわち、スルーホール１１
２とグランドパターン１２２０との間隔は、配線パター
ン１４３２の特性インピーダンスを所望の値に設定でき
る長さに設定される。より好ましくは、製造上可能な限
り小さい長さに設定されるのがよい。これは、クリアラ
ンス１７３が設けられている位置は、グランドパターン
１２２０が形成されていないため、クリアランスを大き
くしてしまうと配線パターンの特性インピーダンスを所
望の値に設定できないためである。本実施の形態では、
クリアランス１７３の寸法は２００マイクロメートルで
ある。
【００３２】配線パターン１４３１は、スルーホール１
１１に接続されているとともにグランドパターン１２２
０に最も近いため、スルーホール１１１とグランドパタ
ーン１２２０との間のクリアランスもクリアランス１７
３と同様の構成を有する。
【００３３】電源パターン１３１０および１３２０は、
スルーホール１１１および１１２が貫通する部分を除
き、多層プリント配線基板１００の全領域に渡って形成
されている。電源パターン１３１０および１３２０のス
ルーホール１１１および１１２が貫通する部分には、ク
リアランスが形成されている。
【００３４】クリアランス１７２は、スルーホール１１
２と電源パターン１３１０との間に形成された間隙であ
る。クリアランス１７２はスルーホール１１２の全円周
に渡って一様に形成されている。スルーホール１１２に
接続された配線パターンで最も近い電源パターンが電源
パターン１３１０であるものは存在しない。このため、
クリアランス１７２の寸法、すなわち、スルーホール１
１２と電源パターン１３１０との距離は、スルーホール
１１２と電源パターン１３１０との間に容量成分が形成
されない長さに設定される。本実施の形態では、クリア
ランス１７２の長さは４００マイクロメートルである。
スルーホール１１１と電源パターン１３１０との間のク
リアランスもクリアランス１７２と同様の構成を有す
る。
【００３５】クリアランス１７４は、スルーホール１１
２と電源パターン１３２０との間に形成された間隙であ
る。クリアランス１７２はスルーホール１１２の全円周
に渡って一様に形成されている。クリアランス１７２
は、配線パターン１４３２が接続されたスルーホール１
１２と、配線パターン１４３２に最も近い電源パターン
１３２０との間に形成されている。このため、クリアラ
ンス１７２の寸法、すなわち、スルーホール１１２と電
源パターン１３２０との間隔は、配線パターン１４３２
の特性インピーダンスを所望の値に設定できる長さに設
定される。より好ましくは、製造上可能な限り小さい長
さに設定されるのがよい。これは、クリアランス１７４
が設けられている位置は、電源パターン１３２０が形成
されていないため、配線パターンの特性インピーダンス
を所望の値に設定できないためである。本実施の形態で
は、クリアランス１７４の寸法は２００マイクロメート
ルである。
【００３６】配線パターン１４３１は、スルーホール１
１１に接続されているとともに電源パターン１１３２０
に最も近いものであるため、スルーホール１１１と電源
パターン１３２０との間のクリアランスもクリアランス
１７４と同様の構成を有する。
【００３７】このように、配線パターン１４３２の特性
インピーダンスは、スルーホール１１２からクリアラン
ス１７３だけ隔てられたグランドパターン１２２０と、
スルーホール１１２からクリアランス１７４だけ隔てら
れた電源パターン１３２０とにより所望の値に設定され
る。
【００３８】容量性の成分が形成されないよう寸法が大
きくとられたクリアランスの寸法は、そのクリアランス
が設けられたグランドパターンまたは電源パターンが該
グランドパターンまたは該電源パターンに近接する配線
パターンの特性インピーダンスを所望の値に設定可能な
範囲で決定することができる。
【００３９】また、容量性の成分が形成されないよう寸
法が大きくとられたクリアランスのそれぞれにおいて、
グランドパターンまたは電源パターンとスルーホールと
の間に容量成分が全く形成されないよう設計されていな
くともよい。スルーホール１１２と、このスルーホール
１１２が貫通するすべてのグランドパターンおよび電源
パターンの各々との間に生成される容量性の成分の総和
が所定値以下に押えられていればよい。この所定値は、
回路の動作周波数等により適宜定められる。このため、
例えば、クリアランス１７１と１７２とは同一の寸法を
有していなくてもよい。
【００４０】ヴィアホール１５１および１５２は、隣接
した信号配線層を乗り換えるときに使用される。ヴィア
ホール１５１および１５２は、グランドパターンまたは
電源パターンを貫通しないため、生成する容量性の成分
はスルーホールと比べ小さい。このため、伝送する信号
の波形をほとんど歪ませることはない。
【００４１】次に、１つのグランドパターンまたは電源
パターンに２種類のクリアランスが設けられた例につい
て説明する。
【００４２】図２を参照すると、グランドパターン１２
３０および電源パターン１３３０をスルーホール１１３
および１１４が貫通している。信号配線層１４５には、
配線パターン１４５１および１４５２が設けられてい
る。スルーホール１１３は配線パターン１４５１および
１４５２のいずれにも接続されていない。スルーホール
１１４は配線パターン１４５２に接続されている。
【００４３】電源パターン１３３０は、クリアランス１
７５および１７６を含む。クリアランス１７５は、電源
パターン１３３０とスルーホール１１３との間の間隙で
ある。クリアランス１７５の寸法は、電源パターン１３
３０とスルーホール１１３との間に容量性の成分が形成
されない距離に設定されている。一方、クリアランス１
７６は、電源パターン１３３０とスルーホール１１４と
の間の間隙である。クリアランス１７６の寸法は、配線
パターン１４５２の特性インピーダンスを所望の値に設
定できるような距離に設定されている。
【００４４】次に、本実施の形態の動作について図面を
参照して詳細に説明する。
【００４５】図１を参照すると、ＩＣ１０の出力端子か
ら出力された信号は、配線パターン１６１およびスルー
ホール１１１を介して信号配線層１４３に配線された配
線パターン１４３１へと伝搬する。信号は、配線パター
ン１４３１を伝送し、ヴィアホール１５１で信号配線層
１４４の配線パターン１４４１に乗り移る。配線パター
ン１４４１を伝送した信号は、ヴィアホール１５２で再
び信号配線層１４３に乗り換えて配線パターン１４３２
を通り、スルーホール１１２に送られる。スルーホール
１１２および配線パターン１６２を介して、信号はＩＣ
２０の入力端子に到達する。
【００４６】以上のごとく、本発明では、スルーホール
およびグランドパターンとスルーホールおよび電源パタ
ーンとの間に２種類のクリアランスを形成した。第１の
種類のクリアランスは、スルーホール１１２およびグラ
ンドパターン１２２０とスルーホール１１２および電源
パターン１３２０との間にそれぞれ形成されたクリアラ
ンス１７３および１７４である。クリアランス１７３お
よび１７４は、スルーホール１１２およびグランドパタ
ーン１２２０とスルーホール１１２および電源パターン
１３２０とのそれぞれの間隔がスルーホール１１２に接
続された配線パターン１４３２の特性インピーダンスを
所望の値に設定するのに必要な長さに形成されている。
【００４７】第２の種類のクリアランスは、スルーホー
ル１１２およびグランドパターン１２１０とスルーホー
ル１１２および電源パターン１３１０との間にそれぞれ
形成されたクリアランス１７１および１７２である。ク
リアランス１７１および１７２は、スルーホール１１２
およびグランドパターン１２１０とスルーホール１１２
および電源パターン１３１０とのそれぞれの間隔がこれ
らスルーホールおよびグランドパターンとスルーホール
および電源パターンとの間に容量性の成分が形成されな
い長さに設定されている。このため、スルーホール１１
２における容量成分の総量を低減することができ、この
結果、スルーホール１１２を含む信号伝送経路上の信号
の波形の歪みを小さくすることができる。
【００４８】次に、本発明の第２の実施の形態につい
て、図面を参照して詳細に説明する。この第２の実施の
形態の特徴は、電子部品のピンが挿入されたスルーホー
ルの周りに設けられたクリアランスに適用した点にあ
る。
【００４９】図３を参照すると、多層プリント配線基板
２００は、スルーホール２１１と、グランド層２２１お
よび２２２と、電源層２３１および２３２と、信号配線
層２４１、２４２および２４３とを含む。スルーホー
ル、グランド層、電源層または信号配線層のいずれも設
けられていない部分には、絶縁部材から形成された絶縁
層が設けられている。多層プリント配線基板１００は、
他のスルーホール、グランド層、電源層および信号配線
層も含むが、ここでは省略する。
【００５０】スルーホール２１１は、多層プリント配線
基板２００の上面から下面までを貫通している。本実施
の形態では、スルーホール２１１の内壁は銅でメッキさ
れている。
【００５１】多層プリント配線基板２００の上面には、
コネクタ４０が実装されている。コネクタはピン４１を
有し、ピン４１はスルーホール２１１に挿入されている
とともに電気的に接続されている。
【００５２】多層プリント配線基板２００の上面には、
配線パターン２６１および２６２が設けられている。配
線パターン２６１は、コネクタ４０のピン４１に接続さ
れた一端とＩＣ３０の入出力端子に接続された他端とを
有する。配線パターン２６２はＩＣ３０の入出力端子に
接続された一端を有する。
【００５３】グランド層２２１および２２２は、接地電
位に保たれ、多層プリント配線基板２００内の信号配線
に接地電位を供給する。グランド層２２１および２２２
には、それぞれグランドパターン２２１０および２２２
０が設けられている。グランドパターン２２１０および
２２２０は、スルーホール２１１や他のスルーホールが
貫通する部分を除き、多層プリント配線基板２００の全
領域に渡って形成されている。本実施の形態では、グラ
ンドパターン２２１０および２２２０の材料は銅であ
る。
【００５４】電源層２３１および２３２は、電源電位に
保たれ、多層プリント配線基板２００内の信号配線に電
源電位を供給する。本実施の形態では、電源電位は、
２．５ボルトである。電源層２３１および２３２には、
それぞれ電源パターン２３１０および２３２０が設けら
れている。電源パターン２３１０および２３２０は、ス
ルーホール２１１や他のスルーホールが貫通する部分を
除き、多層プリント配線基板２００の全領域に渡って形
成されている。本実施の形態では、電源パターン２３１
０および２３２０の材料は銅である。
【００５５】信号配線層２４１および２４２はそれぞれ
グランド層２２１と電源層２３１との間に設けられてい
る。信号配線層２４１は信号配線層２４２の上部に位置
している。信号配線層２４１および２４２はそれぞれ配
線パターン２４１１および２４２１を含む。本実施の形
態では配線パターン２４１１および２４２１の材料は銅
である。配線パターン２４１１および２４２１はいずれ
もスルーホール２１１に接続されていない。
【００５６】信号配線層２４３はグランド層２２２と電
源層２３２との間に設けられている。信号配線層２４３
は配線パターン２４３１を含む。本実施の形態では配線
パターン２４３１の材料は銅である。配線パターン２４
３１はスルーホール２１１に接続されていない。
【００５７】グランドパターン２２１０は、スルーホー
ル２１１に接続された配線パターン２６１が配線された
多層プリント配線基板２００の上面から最も近い位置に
あり、配線パターン２６１の特性インピーダンスを所望
の値に設定する役割を持っている。グランドパターン２
２１０のスルーホール２１１が貫通する部分には、クリ
アランス２７１が形成されている。
【００５８】クリアランス２７１は、スルーホール２１
１とグランドパターン２２１０との間に形成された間隙
である。クリアランス２７１はスルーホール２１１の全
円周に渡って一様に形成されている。クリアランス２７
１は、配線パターン１４３２が接続されたスルーホール
１１２と、配線パターン２６１に最も近いグランドパタ
ーン２２１０との間に形成されている。このため、クリ
アランス２７１の寸法、すなわち、スルーホール２１１
とグランドパターン２２２０との間隔は、配線パターン
２６１の特性インピーダンスを所望の値に設定できる長
さに設定される。より好ましくは、製造上可能な限り小
さい長さに設定されるのがよい。これは、クリアランス
２７３が設けられている位置は、グランドパターン２２
１０が形成されていないため、クリアランスを大きくし
てしまうと配線パターン２６１の特性インピーダンスを
所望の値に設定できないためである。本実施の形態で
は、クリアランス２７１の寸法は２００マイクロメート
ルである。
【００５９】電源パターン２３１０、グランドパターン
２２２０および電源パターン２３２０は、いずれもスル
ーホール２１１に接続された配線パターンとは面してい
ない。電源パターン２３１０、グランドパターン２２２
０および電源パターン２３２０のスルーホール２１１が
貫通する部分には、それぞれクリアランス２７２、２７
３および２７４が形成されている。
【００６０】クリアランス２７２は、スルーホール２１
１と電源パターン２３１０との間に形成された間隙であ
る。クリアランス２７２はスルーホール２１１の全円周
に渡って一様に形成されている。スルーホール２１１に
接続された配線パターンで最も近い電源パターンが電源
パターン２３１０であるものは存在しない。このため、
クリアランス２７２の寸法、すなわち、スルーホール２
１１と電源パターン２３１０との距離は、スルーホール
２１１と電源パターン２３１０との間に容量成分が形成
されない長さに設定されるのがよい。本実施の形態で
は、クリアランス２７２の長さは４００マイクロメート
ルである。スルーホール２１１とグランドパターン２２
２０との間のクリアランス２７３およびスルーホール２
１１と電源パターン２３２０との間のクリアランス２７
４もクリアランス２７２と同様の構成を有する。
【００６１】次に、本実施の形態の動作について図面を
参照して詳細に説明する。
【００６２】図３において、多層プリント配線基板２０
０の外部からケーブル５０を伝搬してきた信号は、コネ
クタ４０のピン４１から出力され配線パターン２６１お
よびスルーホール２１１に送出される。配線パターン２
６１を伝送した信号は、ＩＣ３０の入力端子に到達す
る。
【００６３】以上のごとく、本発明では、多層プリント
配線基板２００の上面の配線パターン２６１から最も近
い位置にあるグランドパターン２２１０とスルーホール
２１１との間に形成されたクリアランス２７１と、スル
ーホール２１１に接続された配線パターン２６１から最
も近くに配置されたグランドパターンまたは電源パター
ンではないグランドパターン２２２０、電源パターン２
３１０または電源パターン２３２０とスルーホール２１
１との間にそれぞれ形成されたクリアランス２７２、２
７３または２７４とを設けた。このため、スルーホール
を用いて多層プリント配線基板に実装される電子部品の
ピンが挿入されたスルーホールに対して発生する容量成
分を低減することができ、この結果、信号の波形の歪み
を小さくすることができる。
【００６４】次に、本発明の第３の実施の形態につい
て、図面を参照して詳細に説明する。この第３の実施の
形態の特徴は、ヴィアホールでは乗り換えることができ
ない信号配線層間の乗り換えのために用いられるスルー
ホールに対して適用した点にある。
【００６５】図４を参照すると、本発明の多層プリント
配線基板３００は、スルーホール３１１、３１２および
３１３と、グランド層３２１、３２２および３２３と、
電源層３３１、３３２および３３３と、信号配線層３４
１および３４２とを含む。多層プリント配線基板３００
のスルーホール、グランド層、電源層または信号配線層
のいずれも設けられていない部分には、絶縁部材により
形成された絶縁層が設けられている。本実施の形態で
は、絶縁部材はポリイミドである。多層プリント配線基
板３００は、他のスルーホール、グランド層、電源層お
よび信号配線層も含むが、ここでは省略する。
【００６６】スルーホール３１１、３１２および３１３
は、多層プリント配線基板３００の上面から下面までを
貫通している。本実施の形態では、スルーホール３１
１、３１２および３１３の内壁は銅でメッキされてい
る。
【００６７】グランド層３２１、３２２および３２３
は、接地電位に保たれ、多層プリント配線基板３００内
の信号配線に接地電位を供給する。グランド層３２１、
３２２および３２３には、それぞれグランドパターン３
２１０、３２２０および３２３０が設けられている。本
実施の形態では、グランドパターン３２１０、３２２０
および３２３０の材料は銅である。
【００６８】電源層３３１、３３２および３３３は、電
源電位に保たれ、多層プリント配線基板３００内の信号
配線に電源電位を供給する。本実施の形態では、電源電
位は、２．５ボルトである。電源層３３１、３３２およ
び３３３には、それぞれ電源パターン３３１０、３３２
０および３３３０が設けられている。本実施の形態で
は、電源パターン３３１０、３３２０および３３３０の
材料は銅である。
【００６９】信号配線層３４１はグランド層３２１と電
源層３３１との間に設けられている。信号配線層３４１
は配線パターン３４１１を含む。本実施の形態では配線
パターン３４１１の材料は銅である。配線パターン３４
１１は、スルーホール３１２に接続された一端と、スル
ーホール３１３に接続された他端とを有する。
【００７０】信号配線層３４２はグランド層３２３と電
源層３３３との間に設けられている。信号配線層３４２
は配線パターン３４２１を含む。本実施の形態では配線
パターン３４２１の材料は銅である。配線パターン３４
２１は、スルーホール３１１に接続された一端とスルー
ホール３１２に接続された他端とを有する。
【００７１】多層プリント配線基板３００の上面には、
６０および７０が搭載されている。
【００７２】多層プリント配線基板３００の上面には配
線パターン３６１および３６２が設けられている。配線
パターン３６１は、一端がスルーホール３１１に接続さ
れ、他端がＩＣ６０の入出力端子に接続されている。配
線パターン３６２は、一端がスルーホール３１３に接続
され、他端がＩＣ７０の入出力端子に接続されている。
【００７３】グランド層３２１および電源層３３１の間
に設けられた配線パターン３４１１は、スルーホール３
１２および３１３に接続されている。このため、グラン
ド層３２１および電源層３３１は配線パターン３４１１
の特性インピーダンスを所望の値に設定する役割を有し
ている。
【００７４】グランド層３２３および電源層３３３の間
に設けられた配線パターン３４２１は、スルーホール３
１１および３１２に接続されている。このため、グラン
ド層３２３および電源層３３３は配線パターン３４２１
の特性インピーダンスを所望の値に設定する役割を有し
ている。
【００７５】グランドパターン３２１０、３２２０およ
び３２３０は、スルーホール３１１、３１２および３１
３が貫通する部分を除き、多層プリント配線基板３００
の全領域に渡って形成されている。グランドパターン３
２１０、３２２０および３２３０のスルーホール３１
１、３１２および３１３が貫通する部分には、クリアラ
ンスが形成されている。
【００７６】クリアランス３７１は、スルーホール３１
２とグランドパターン３２１０との間に形成された間隙
である。クリアランス３７１はスルーホール３１２の全
円周に渡って一様に形成されている。クリアランス３７
１は、配線パターン３４１１が接続されたスルーホール
３１２と、配線パターン３４１１に最も近いグランドパ
ターン３２１０との間に形成されている。このため、ク
リアランス３７１の寸法、すなわち、スルーホール３１
２とグランドパターン３２１０との間隔は、配線パター
ン３４１１の特性インピーダンスを所望の値に設定でき
る長さに設定される。より好ましくは、製造上可能な限
り小さい長さに設定されるのがよい。本実施の形態で
は、クリアランス１７３の寸法は２００マイクロメート
ルである。
【００７７】クリアランス３７２、３７５および３７６
もクリアランス３７１と同様の構成を有する。
【００７８】電源パターン３３１０、３３２０および３
３３０は、スルーホール３１１、３１２および３１３が
貫通する部分を除き、多層プリント配線基板３００の全
領域に渡って形成されている。電源パターン３３１０、
３３２０および３３３０のスルーホール３１１、３１２
および３１３が貫通する部分には、クリアランスが形成
されている。
【００７９】クリアランス３７３は、スルーホール３１
２と電源パターン３３１０との間に形成された間隙であ
る。クリアランス３７３はスルーホール３１２の全円周
に渡って一様に形成されている。クリアランス３７３
は、配線パターン３４１１が接続されたスルーホール３
１２と、配線パターン３４１１に最も近い電源パターン
３３１０との間に形成されている。このため、クリアラ
ンス３７３の寸法、すなわち、スルーホール３１２と電
源パターン３３１０との間隔は、配線パターン３４１１
の特性インピーダンスを所望の値に設定できる長さに設
定される。より好ましくは、製造上可能な限り小さい長
さに設定されるのがよい。本実施の形態では、クリアラ
ンス３７３の寸法は２００マイクロメートルである。
【００８０】クリアランス３７４、３７７および３７８
もクリアランス３７１と同様の構成を有する。
【００８１】このように、配線パターン３４１１の特性
インピーダンスは、スルーホール３１２からクリアラン
ス３７１だけ隔てられているとともにスルーホール３１
３からクリアランス３７２だけ隔てられているグランド
パターン３２１０と、スルーホール３１２からクリアラ
ンス３７３だけ隔てられているとともにスルーホール３
１３からクリアランス３７４だけ隔てられている電源パ
ターン３３１０とにより所望の値に設定される。
【００８２】また、配線パターン３４２１の特性インピ
ーダンスは、スルーホール３１１からクリアランス３７
５だけ隔てられているとともにスルーホール３１２から
クリアランス３７６だけ隔てられているグランドパター
ン３２３０と、スルーホール３１１からクリアランス３
７７だけ隔てられているとともにスルーホール３１２か
らクリアランス３７８だけ隔てられている電源パターン
３３３０とにより所望の値に設定される。グランド層３
２２に形成されたグランドパターン３２２０と、電源層
３３２に形成された電源パターン３３２０とのいずれの
ものも、スルーホール３１１、３１２または３１３に接
続された配線パターンの特性インピーダンスを所定の値
に設定する役割を有していない。このため、グランドパ
ターン３２２０または電源パターン３３２０と、スルー
ホール３１１、３１２または３１３のそれぞれとの間に
形成されるクリアランスの長さは、グランドパターン３
２２０または電源パターン３３２０と各スルーホールと
の間に容量成分が形成されない長さに設定される。本実
施の形態では、このクリアランスの長さは４００マイク
ロメートルである。グランド層３２３に形成されたグラ
ンドパターン３２３０と、電源層３３３に形成された電
源パターン３３３０とのいずれのものも、スルーホール
３１３に接続された配線パターンの特性インピーダンス
を所定の値に設定する役割は有していない。このため、
グランドパターン３２３０または電源パターン３３３０
と、スルーホール３１３との間に形成されるクリアラン
スの長さは、グランドパターン３２３０または電源パタ
ーン３３３０とスルーホール３１３との間に容量成分が
形成されない長さに設定される。本実施の形態では、こ
のクリアランスの長さは４００マイクロメートルであ
る。
【００８３】次に、本実施の形態の動作について図面を
参照して詳細に説明する。
【００８４】図４を参照すると、ＩＣ６０の出力端子か
ら出力された信号は、配線パターン３６１およびスルー
ホール３１１を介して信号配線層３４２に配線された配
線パターン３４２１へと伝搬する。信号は、配線パター
ン３４２１を伝送し、スルーホール３１２を介して信号
配線層３４１の配線パターン３４１１に乗り代える。配
線パターン３４１１を伝送した信号は、スルーホール３
１３に送られる。スルーホール３１３および配線パター
ン３６２を介して、信号はＩＣ７０の入力端子に到達す
る。
【００８５】次に、本発明の実施態様について説明す
る。
【００８６】本実施の形態では、多層プリント配線板の
絶縁部材としてポリイミドを用いるものとしたが、他の
材料により構成されていても適用できる。例えば、絶縁
部材としてセラミックを用いることができる。セラミッ
クを用いた場合、ポリイミドを用いたときに比べより微
細な配線が可能となるため、スルーホールに接続された
配線パターンの特性インピーダンスを所定の値に設定す
るため寸法が小さいクリアランスの寸法はより小さくで
きる。一方、セラミックはポリイミドに比べ誘電率が大
きいため、容量性の成分を生成させないために形成され
るクリアランスの寸法はポリイミドの場合よりも大きく
する。
【００８７】本実施の形態において、スルーホール２１
１は多層プリント配線基板２００の上面から下面までを
貫通するものとしたが、多層プリント配線基板を貫通し
ないよう構成されていてもよい。
【００８８】
【発明の効果】以上の説明で明らかなように、スルーホ
ールおよびグランドパターンとスルーホールおよび電源
パターンとのそれぞれの間に２種類のクリアランスを形
成した。第１の種類のクリアランスは、配線パターンが
接続されたスルーホールと、この配線パターンから最も
近い位置に配置されたグランドパターンまたは電源パタ
ーンとの間に形成されたクリアランスである。第１の種
類のクリアランスは、スルーホールおよびグランドパタ
ーンまたはスルーホールおよび電源パターンの間隔が、
それぞれスルーホールに接続された配線パターンの特性
インピーダンスを所望の値に設定するのに必要な長さに
形成されている。
【００８９】第２の種類のクリアランスは、スルーホー
ルに接続された配線パターンから最も近い位置関係にあ
るグランドパターンまたは電源パターンではないグラン
ドパターンまたは電源パターンとスルーホールとの間に
形成され、スルーホールおよびグランドパターンまたは
スルーホールおよび電源パターンの間隔が、これらスル
ーホールおよびグランドパターンまたはスルーホールお
よび電源パターンとの間に容量性の成分が形成されない
長さに設定されている。以上のように構成したため、ス
ルーホールにおける容量成分の総量を低減することがで
き、この結果、スルーホールを含む信号伝送経路上の信
号の波形の歪みを小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の断面図である。
【図２】本発明の第１の実施の形態の分解斜視図であ
る。
【図３】本発明の第２の実施の形態の断面図である。
【図４】本発明の第３の実施の形態の断面図である。
【符号の説明】
１００、２００、３００ 多層配線基板 １１１〜１１４、２１１、３１１、３１２、３１３、
スルーホール １２１、１２２、２２１、２２２、３２１、３２２、３
２３ グランド層 １３１、１３２、２３１、２３２、３３１、３３２、３
３３ 電源層 １４１〜１４４、２４１、２４２、２４３、３４１、３
４２ 信号配線層 １７１〜１７６、２７１〜２７４、３７１〜３７８ ク
リアランス

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 第１および第２の第１電位の電源パター
    ンと、 第１の第２電位の電源パターンと、 前記第１の第１電位の電源パターンと前記第１の第２電
    位の電源パターンとの間に配置された信号配線層に形成
    された配線パターンと、 この配線パターンと接続され、前記第１および第２の第
    １電位の電源パターンと前記第１の第２電位の電源パタ
    ーンとを貫通するスルーホールと、 前記第１の第１電位の電源パターンと前記スルーホール
    との間に形成された第１の間隙と、 前記第２の第１電位の電源パターンと前記スルーホール
    との間に形成され、前記第１の間隙よりも大きい第２の
    間隙とを含むことを特徴とする多層配線基板。
  2. 【請求項２】 前記第２の間隙は、前記第２の第１電位
    の電源パターンと前記スルーホールとの間に容量性の成
    分が生成されないよう形成されていることを特徴とする
    請求項１記載の多層配線基板。
  3. 【請求項３】 前記第２の第１電位の電源パターンおよ
    び前記第２の第２電位の電源パターンは、当該第２の第
    １電位の電源パターンと当該第２の第２電位の電源パタ
    ーンとの間の第２の信号配線層に形成され前記スルーホ
    ールと接続していない第２の配線パターンの特性インピ
    ーダンスを所定の値に設定することを特徴とする請求項
    ２記載の多層配線基板。
  4. 【請求項４】 前記第２の間隙は、前記第２の第１電位
    の電源パターンと前記スルーホールとの間の距離が４０
    ０マイクロメートルだけ隔てられていることを特徴とす
    る請求項１記載の多層配線基板。
  5. 【請求項５】 前記第１および第２の第１電位の電源パ
    ターンと前記第１の第２電位の電源パターンと、前記ス
    ルーホールとの間に形成される容量性の成分の総和が所
    定値以下に設定されていることを特徴とする請求項１記
    載の多層配線基板。
  6. 【請求項６】 上面と、 この上面に設けられた信号配線と、 この信号配線から最も近い位置にある第１の電源層に設
    けられた第１の電源パターンと、 第２の電源層に設けられた第２の電源パターンと、 前記信号配線と接続され、前記第１の電源パターンと前
    記第２の電源パターンとを貫通するスルーホールと、 前記第１の電源パターンと前記スルーホールとの間に形
    成された第１の間隙と、 前記第２の電源パターンと前記スルーホールとの間に形
    成され、前記第１の間隙よりも大きい第２の間隙とを含
    むことを特徴とする多層配線基板。
  7. 【請求項７】 前記第２の間隙は、前記第２の電源パタ
    ーンと前記スルーホールとの間に容量性の成分が生成さ
    れないよう形成されていることを特徴とする請求項６記
    載の多層配線基板。
  8. 【請求項８】 前記第２の間隙は、前記第２の電源パタ
    ーンと前記スルーホールとの間の距離が４００マイクロ
    メートルだけ隔てられていることを特徴とする請求項６
    記載の多層配線基板。
  9. 【請求項９】 前記第１および第２電源パターンと前記
    スルーホールとの間に形成される容量性の成分の総和が
    所定値以下に設定されていることを特徴とする請求項６
    記載の多層配線基板。
  10. 【請求項１０】 信号配線層に設けられた配線パターン
    と、 この配線パターンから最も近い位置に配置された第１の
    電源パターンと、 前記配線パターンとの間に他の電源パターンが配置され
    た第２の電源パターンと、 前記配線パターンと接続され、前記第１および第２の電
    源パターンを貫通するスルーホールと、 前記第１の電源パターンと前記スルーホールとの間に形
    成された第１の間隙と、 前記第２の電源パターンと前記スルーホールとの間に形
    成され、前記第１の間隙よりも大きい第２の間隙とを含
    むことを特徴とする多層配線基板。
  11. 【請求項１１】 前記第２の間隙は、前記第２の電源パ
    ターンと前記スルーホールとの間に容量性の成分が生成
    されないよう形成されていることを特徴とする請求項１
    ０記載の多層配線基板。
  12. 【請求項１２】 前記第２の間隙は、前記第２の電源パ
    ターンと前記スルーホールとの間の距離が４００マイク
    ロメートルだけ隔てられていることを特徴とする請求項
    １０記載の多層配線基板。
  13. 【請求項１３】 前記第１および第２電源パターンと前
    記スルーホールとの間に形成される容量性の成分の総和
    が所定値以下に設定されていることを特徴とする請求項
    １０記載の多層配線基板。
JP28008898A 1998-10-01 1998-10-01 多層配線基板 Expired - Lifetime JP3206561B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28008898A JP3206561B2 (ja) 1998-10-01 1998-10-01 多層配線基板
US09/408,268 US6229095B1 (en) 1998-10-01 1999-09-29 Multilayer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28008898A JP3206561B2 (ja) 1998-10-01 1998-10-01 多層配線基板

Publications (2)

Publication Number Publication Date
JP2000114729A JP2000114729A (ja) 2000-04-21
JP3206561B2 true JP3206561B2 (ja) 2001-09-10

Family

ID=17620155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28008898A Expired - Lifetime JP3206561B2 (ja) 1998-10-01 1998-10-01 多層配線基板

Country Status (2)

Country Link
US (1) US6229095B1 (ja)
JP (1) JP3206561B2 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
US6441313B1 (en) * 1999-11-23 2002-08-27 Sun Microsystems, Inc. Printed circuit board employing lossy power distribution network to reduce power plane resonances
US6441318B1 (en) * 2000-08-22 2002-08-27 Avaya Technologies Corp. Compensation adjustable printed circuit board
TW483293B (en) * 2000-11-10 2002-04-11 Via Tech Inc Circuit daughter board and circuit board structure for stabilizing power source and strengthening grounding
US6495770B2 (en) * 2000-12-04 2002-12-17 Intel Corporation Electronic assembly providing shunting of electrical current
US6548858B2 (en) 2001-03-06 2003-04-15 Mitac International Corp. Multi-layer circuit board
US6417460B1 (en) * 2001-03-06 2002-07-09 Mitac International Corp. Multi-layer circuit board having signal, ground and power layers
US6384340B1 (en) * 2001-03-06 2002-05-07 Mitac International Corp. Multi-layer circuit board
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
WO2003049520A1 (en) * 2001-11-30 2003-06-12 Sun Microsystems, Inc. Signal routing and shield assignment using preferential shielding
US6629306B2 (en) 2001-11-30 2003-09-30 Sun Microsystems, Inc. Signal routing based approach for increasing decoupling capacitance using preferential shielding
US6721936B2 (en) 2001-11-30 2004-04-13 Sun Microsystems, Inc. Shield assignment using preferential shields
US6687886B2 (en) 2001-11-30 2004-02-03 Sun Microsystems, Inc. Logic optimization for preferential shields
US6628138B2 (en) 2001-11-30 2003-09-30 Sun Microsystems, Inc. Increasing decoupling capacitance using preferential shields
TW550994B (en) * 2002-01-28 2003-09-01 Via Tech Inc Layout structure supporting two different packaging techniques for central processing unit, the motherboard, and layout method
US6988162B2 (en) * 2002-02-05 2006-01-17 Force10 Networks, Inc. High-speed router with single backplane distributing both power and signaling
US7088711B2 (en) * 2002-02-05 2006-08-08 Forcelo Networks, Inc. High-speed router backplane
US6822876B2 (en) * 2002-02-05 2004-11-23 Force10 Networks, Inc. High-speed electrical router backplane with noise-isolated power distribution
US6812803B2 (en) 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
US6941649B2 (en) * 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
US7155695B2 (en) * 2002-02-06 2006-12-26 Sun Microsystems, Inc. Signal shielding technique using active shields for non-interacting driver design
US6750403B2 (en) * 2002-04-18 2004-06-15 Hewlett-Packard Development Company, L.P. Reconfigurable multilayer printed circuit board
JP2003332752A (ja) * 2002-05-14 2003-11-21 Shinko Electric Ind Co Ltd メタルコア基板およびその製造方法
US7435912B1 (en) * 2002-05-14 2008-10-14 Teradata Us, Inc. Tailoring via impedance on a circuit board
US7336502B1 (en) 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
US7141742B2 (en) * 2003-07-17 2006-11-28 Hewlett-Packard Development Company, L.P. Alternating voided areas of anti-pads
US7230835B1 (en) * 2003-07-18 2007-06-12 Cisco Technology, Inc. Apparatus for reducing signal reflection in a circuit board
TWI262040B (en) * 2004-09-15 2006-09-11 Mitac Technology Corp Circuit structure and circuit substrate using different reference planes to regulate characteristic impedance
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
US7239527B1 (en) * 2004-12-08 2007-07-03 Force 10 Networks, Inc. Backplane with power plane having a digital ground structure in signal regions
DE102004060962A1 (de) * 2004-12-17 2006-07-13 Advanced Micro Devices, Inc., Sunnyvale Mehrlagige gedruckte Schaltung mit einer Durchkontaktierung für Hochfrequenzanwendungen
US7268302B1 (en) * 2005-01-18 2007-09-11 Sun Microsystems, Inc. Low inductance mount for decoupling capacitors
US7307437B1 (en) * 2005-03-24 2007-12-11 Hewlett-Packard Development Company, L.P. Arrangement with conductive pad embedment
JP2006337159A (ja) * 2005-06-01 2006-12-14 Nippon Eng Kk プリント配線基板、及び、半導体試験装置
JP4844080B2 (ja) * 2005-10-18 2011-12-21 日本電気株式会社 印刷配線板及びその電源雑音抑制方法
JP5050655B2 (ja) * 2006-06-01 2012-10-17 富士通株式会社 ビルドアップ基板、それを有する電子部品及び電子機器
JP5412029B2 (ja) * 2006-12-28 2014-02-12 株式会社日本マイクロニクス プローブユニット基板
JP5155582B2 (ja) * 2007-03-30 2013-03-06 京セラ株式会社 配線基板および電子装置
JP5318360B2 (ja) * 2007-03-30 2013-10-16 京セラ株式会社 配線基板および電子装置
JP5326455B2 (ja) 2008-09-18 2013-10-30 日本電気株式会社 プリント配線基板及びその製造方法
CN102469679A (zh) * 2010-11-05 2012-05-23 富士康(昆山)电脑接插件有限公司 印刷电路板
CN102695361A (zh) * 2011-03-23 2012-09-26 鸿富锦精密工业（深圳）有限公司 印刷电路板
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9502336B2 (en) * 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
CN104219868A (zh) * 2013-05-30 2014-12-17 英业达科技有限公司 防止静电放电的印刷电路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3932932A (en) * 1974-09-16 1976-01-20 International Telephone And Telegraph Corporation Method of making multilayer printed circuit board
FR2321994A1 (fr) 1975-08-27 1977-03-25 Plastique Ste Nle Appareil perfectionne pour une fabrication de corps creux, par soufflage de paraisons en matiere plastique
US4464704A (en) * 1980-09-26 1984-08-07 Sperry Corporation Polyimide/glass-epoxy/glass hybrid printed circuit board
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPH023631Y2 (ja) * 1984-12-28 1990-01-29
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US5010641A (en) * 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
JPH03257991A (ja) 1990-03-08 1991-11-18 Hitachi Chem Co Ltd 必要な配線パターンに絶縁電線を使用した配線板とその製造法
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JPH05102667A (ja) 1991-10-03 1993-04-23 Fujitsu Ltd 多層プリント配線基板
JP3287673B2 (ja) * 1993-11-30 2002-06-04 富士通株式会社 半導体装置
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
JPH08228064A (ja) * 1994-12-22 1996-09-03 Kanto Kasei Kogyo Kk プリント回路基板
JPH09321433A (ja) 1996-05-29 1997-12-12 Oki Electric Ind Co Ltd 多層プリント配線板のバイアホール
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
US5847936A (en) * 1997-06-20 1998-12-08 Sun Microsystems, Inc. Optimized routing scheme for an integrated circuit/printed circuit board

Also Published As

Publication number Publication date
US6229095B1 (en) 2001-05-08
JP2000114729A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
JP3206561B2 (ja) 多層配線基板
US5488540A (en) Printed circuit board for reducing noise
US6972380B2 (en) Printed wiring board having impedance-matched differential pair signal traces
US6700076B2 (en) Multi-layer interconnect module and method of interconnection
US6479764B1 (en) Via structure with dual current path
EP1443811A2 (en) High speed circuit board and method for fabrication
US7259968B2 (en) Tailoring impedances of conductive traces in a circuit board
US7667980B2 (en) Printed circuit boards for countering signal distortion
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP3610221B2 (ja) 多層プリント配線基板
JP2846803B2 (ja) 多層配線基板
US5496971A (en) Circuit arrangement for multilayer printed circuit board
JP2004304134A (ja) 配線基板及びその製造方法
JPH1131891A (ja) プリント基板の保持方法および保持構造
JPH0951208A (ja) 多層基板
JP2000164999A (ja) 印刷回路基板
CN220455785U (zh) 背板、机箱及量子测控系统
JPH06152137A (ja) 多層プリント板構造
JPH0677341A (ja) 回路基板
JPH11121928A (ja) 多層配線基板
JPH04340796A (ja) プリント配線板
KR100223030B1 (ko) 기판 통전 구멍의 임피던스 정합 방법
JPH11330711A (ja) 多層基板
KR101252999B1 (ko) 기생 커패시턴스가 감소된 내층 비아 구조를 구비하는 다층 인쇄 회로 기판

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010605

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9