KR20180067148A - 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치 - Google Patents

인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치 Download PDF

Info

Publication number
KR20180067148A
KR20180067148A KR1020160168595A KR20160168595A KR20180067148A KR 20180067148 A KR20180067148 A KR 20180067148A KR 1020160168595 A KR1020160168595 A KR 1020160168595A KR 20160168595 A KR20160168595 A KR 20160168595A KR 20180067148 A KR20180067148 A KR 20180067148A
Authority
KR
South Korea
Prior art keywords
pattern
layer
circuit board
printed circuit
groove
Prior art date
Application number
KR1020160168595A
Other languages
English (en)
Inventor
김만호
정화중
김태윤
최용환
이기혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160168595A priority Critical patent/KR20180067148A/ko
Priority to PCT/KR2017/014018 priority patent/WO2018110881A1/en
Priority to CN201780073185.0A priority patent/CN109997417B/zh
Priority to EP17881975.1A priority patent/EP3513632A4/en
Priority to US15/835,223 priority patent/US10602610B2/en
Publication of KR20180067148A publication Critical patent/KR20180067148A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 일면에 따른 인쇄회로기판은, 제1층에 형성된 제1 패턴; 상기 제1층의 하부 적어도 하나의 제2층에 형성된 제2 패턴; 상기 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아(via); 및 상기 비아가 형성된 영역의 적어도 일부를 제거함에 따라 형성되며, 상기 제1 패턴과 제2 패턴을 전기적으로 분리하는 홈을 포함하는 것을 특징으로 한다.

Description

인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치{Printed Circuit Board and Apparatus being applied PCB}
본 발명의 다양한 실시예들은 복수의 층으로 구성되는 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치에 관한 것이다.
인쇄회로기판 상의 노출된 패드는 신뢰성을 높이고, 산화를 방지하기 위해서 또는 와이어 본딩(wire bonding)을 위하여 전해 도금(Electrolytic Au Plating) 등으로 표면 처리될 수 있다.
전해 도금을 위해서는 인쇄회로기판의 설계 시(artwork)에 전해 도금용 도선(이하, 도금용 라인이라고 함) 설계를 필요로 한다.
이러한 도금용 라인은 전해 도금 완료 후에 에칭 등의 공정으로 제거되지만, 나머지 일부가 잔류함에 따라 신호 간섭(signal interference)이나, 전자기장 간섭(electromagnetic interference)의 원인이 될 수 있다.
본 발명의 다양한 실시예들은 비아로 연결되는 복수의 패턴을 홈을 이용하여 전기적으로 분리할 수 있는 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치를 제공할 수 있다.
본 발명의 일면에 따른 인쇄회로기판은, 제1층에 형성된 제1 패턴; 상기 제1층의 하부 적어도 하나의 제2층에 형성된 제2 패턴; 상기 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아(via); 및 상기 비아가 형성된 영역의 적어도 일부를 제거함에 따라 형성되며, 상기 제1 패턴과 제2 패턴을 전기적으로 분리하는 홈을 포함하는 것을 특징으로 한다.
본 발명의 다른 면에 따른 전자 장치는, 집적 모듈이 실장된 반도체 기판; 집적 모듈을 제어하기 위한 명령어가 저장된 메모리; 상기 집적 모듈과 전기적으로 연결되며, 상기 명령어를 이용하여 상기 집적 모듈을 제어하는 프로세서;를 포함하고, 상기 인쇄회로기판은, 제1층에 형성된 제1 패턴; 상기 제1층의 하부 적어도 하나의 제2층에 형성된 제2 패턴; 상기 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아(via); 및 상기 비아가 형성된 영역의 적어도 일부를 제거함에 따라 형성되며, 상기 제1 패턴과 제2 패턴을 전기적으로 분리하는 홈을 포함하는 것을 특징으로 한다.
본 발명의 다양한 실시예들에 따르면, 회로 구동 시에 필요하지 않는 더미 라인을 효율적으로 제거할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 장치를 도시한 구성도이다.
도 2는 본 발명의 실시예에 따른 집적 모듈을 도시한 구성도이다.
도 3a 및 3d는 본 발명의 실시예에 따른 집적 모듈의 인쇄회로기판의 측면도이다.
도 3b 및 3e는 본 발명의 실시예에 따른 인쇄회로기판의 등가회로이다.
도 3c 및 3f는 본 발명의 실시예에 따른 인쇄회로기판의 상측도이다.
도 4a 내지 4b는 본 발명의 실시예에 따른 인쇄회로기판을 도시한 도면이다.
도 5a는 본 발명의 일 실시예에 따른 인쇄회로기판의 하층의 비아와 제2 패턴의 연결 구조를 도시한 도면이다.
도 5b는 본 발명의 일 실시예에 따른 비아와 제2 패턴의 연결 구조를 도시한 인쇄회로기판의 단면도이다.
도 5c는 본 발명의 일 실시예에 따른 비아의 적어도 일부에 형성된 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다.
도 6a는 본 발명의 다른 실시예에 따른 인쇄회로기판의 하층의 비아와 제2 패턴의 연결 구조를 도시한 상측도이다.
도 6b는 본 발명의 다른 실시예에 따른 비아와 제2 패턴의 연결 구조를 도시한 인쇄회로기판의 단면도이다.
도 6c는 본 발명의 다른 실시예에 따른 비아의 적어도 일부에 형성된 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다.
도 7a는 본 발명의 또 다른 실시예에 따른 비아와 제1 내지 제3 패턴의 연결 구조를 도시한 인쇄회로기판의 단면도이다.
도 7b는 본 발명의 또 다른 실시예에 따른 제1 내지 제3 패턴을 전기적으로 분리하는 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다.
도 7c는 본 발명의 또 다른 실시예에 따른 제1 패턴과 제2 및 제3 패턴을 전기적으로 분리하되 제2 패턴과 제3 패턴을 전기적으로 분리하지 않는 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다.
도 8a는 본 발명의 일 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 단면도이다.
도 8b는 본 발명의 일 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 상측도이다.
도 8c는 본 발명의 일 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 홈 생성 전후에 제1 패턴과 제2 패턴 연결 관계를 개략적으로 도시한 등가회로이다.
도 8d는 본 발명의 다른 실시예에 따른 제2 패턴이 홈의 직경을 초과하는 인쇄회로기판의 단면도이다.
도 8e는 본 발명의 다른 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 상측도이다.
도 8f는 본 발명의 다른 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 홈 생성 전후에 제1 패턴과 제2 패턴 연결 관계를 개략적으로 도시한 등가회로이다.
도 9는 본 발명의 실시예에 따른 인쇄회로기판의 제조 방법을 도시한 흐름도이다.
도 10은 본 발명의 실시예에 따른 네트워크 환경 내의 전자 장치를 도시한 도면이다.
도 11은 본 발명의 다양한 실시예에 따른 전자 장치의 블록도이다.
도 12는 본 발명의 다양한 실시예에 따른 프로그램 모듈의 블록도이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다. 실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다. 본 문서에서, "A 또는 B" 또는 "A 및/또는 B 중 적어도 하나" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. "제 1," "제 2," "첫째," 또는 "둘째,"등의 표현들은 해당 구성요소들을, 순서 또는 중요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에 "(기능적으로 또는 통신적으로) 연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제 3 구성요소)를 통하여 연결될 수 있다.
본 문서에서, "~하도록 구성된(또는 설정된)(configured to)"은 상황에 따라, 예를 들면, 하드웨어적 또는 소프트웨어적으로 "~에 적합한," "~하는 능력을 가지는," "~하도록 변경된," "~하도록 만들어진," "~를 할 수 있는," 또는 "~하도록 설계된"과 상호 호환적으로(interchangeably) 사용될 수 있다. 어떤 상황에서는, "~하도록 구성된 장치"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 "~할 수 있는" 것을 의미할 수 있다. 예를 들면, 문구 "A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(예: CPU 또는 application processor)를 의미할 수 있다.
본 문서의 다양한 실시예들에 따른 전자 장치(예: 도 1의 1230)는, 예를 들면, 스마트폰, 태블릿 PC, 이동 전화기, 영상 전화기, 전자책 리더기, 데스크탑 PC, 랩탑 PC, 넷북 컴퓨터, 워크스테이션, 서버, PDA, PMP(portable multimedia player), MP3 플레이어, 의료기기, 카메라, 또는 웨어러블 장치 중 적어도 하나를 포함할 수 있다. 웨어러블 장치는 액세서리형(예: 시계, 반지, 팔찌, 발찌, 목걸이, 안경, 콘택트 렌즈, 또는 머리 착용형 장치(head-mounted-device(HMD)), 직물 또는 의류 일체형(예: 전자 의복), 신체 부착형(예: 스킨 패드 또는 문신), 또는 생체 이식형 회로 중 적어도 하나를 포함할 수 있다. 어떤 실시예들에서, 전자 장치는, 예를 들면, 텔레비전, DVD(digital video disk) 플레이어, 오디오, 냉장고, 에어컨, 청소기, 오븐, 전자레인지, 세탁기, 공기 청정기, 셋톱 박스, 홈 오토매이션 컨트롤 패널, 보안 컨트롤 패널, 미디어 박스(예: 삼성 HomeSyncTM, 애플TVTM, 또는 구글 TVTM), 게임 콘솔(예: XboxTM, PlayStationTM), 전자 사전, 전자 키, 캠코더, 또는 전자 액자 중 적어도 하나를 포함할 수 있다.
다른 실시예에서, 전자 장치는, 각종 의료기기(예: 각종 휴대용 의료측정기기(혈당 측정기, 심박 측정기, 혈압 측정기, 또는 체온 측정기 등), MRA(magnetic resonance angiography), MRI(magnetic resonance imaging), CT(computed tomography), 촬영기, 또는 초음파기 등), 네비게이션 장치, 위성 항법 시스템(GNSS(global navigation satellite system)), EDR(event data recorder), FDR(flight data recorder), 자동차 인포테인먼트 장치, 선박용 전자 장비(예: 선박용 항법 장치, 자이로 콤파스 등), 항공 전자기기(avionics), 보안 기기, 차량용 헤드 유닛(head unit), 산업용 또는 가정용 로봇, 드론(drone), 금융 기관의 ATM, 상점의 POS(point of sales), 또는 사물 인터넷 장치 (예: 전구, 각종 센서, 스프링클러 장치, 화재 경보기, 온도조절기, 가로등, 토스터, 운동기구, 온수탱크, 히터, 보일러 등) 중 적어도 하나를 포함할 수 있다. 어떤 실시예에 따르면, 전자 장치는 가구, 건물/구조물 또는 자동차의 일부, 전자 보드(electronic board), 전자 사인 수신 장치(electronic signature receiving device), 프로젝터, 또는 각종 계측 기기(예: 수도, 전기, 가스, 또는 전파 계측 기기 등) 중 적어도 하나를 포함할 수 있다. 다양한 실시예에서, 전자 장치는 플렉서블하거나, 또는 전술한 다양한 장치들 중 둘 이상의 조합일 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서에서, 사용자라는 용어는 전자 장치를 사용하는 사람 또는 전자 장치를 사용하는 장치(예: 인공지능 전자 장치)를 지칭할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 장치를 도시한 구성도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 전자 장치(1230)는 메모리(30), 프로세서(10) 및 집적 모듈(20)을 포함할 수 있다. 다양한 실시예에서, 메모리(30), 프로세서(10) 및 집적 모듈(20)은 적어도 하나의 인쇄회로기판에 SMT 공정 등으로 실장될 수 있다.
다양한 실시예에 따르면, 메모리(30)는 집적 모듈(20)을 제어하기 위한 명령어 등을 저장할 수 있다. 상기 메모리(30)는 휘발성 메모리(예를 들어, RAM 등), 비휘발성 메모리(예를 들어, ROM, 플래시 메모리 등) 또는 이들의 조합일 수 있다.
다양한 실시예에 따르면, 프로세서(10)는 메모리(30) 및 집적 모듈(20)과 전기적으로 연결될 수 있다. 상기 프로세서(10)는 메모리(30)에 저장된 명령어를 이용하여 집적 모듈(20)을 제어할 수 있다. 예를 들어, 프로세서(10)는 중앙처리장치(CPU), 그래픽처리장치(GPU), 마이크로프로세서, 디지털 신호처리 프로세서(DSP: digital signal processor), 애플리케이션 프로세서(AP: Application Processor), 각종 주문형 반도체((Application Specific Integrated Circuit, ASIC), (Field Programmable Gate Arrays, FPGA)) 중 적어도 하나를 포함할 수 있으며, 복수의 코어를 가질 수 있다.
다양한 실시예에 따르면, 집적 모듈(20)은 특정 기능을 실행하기 위한 하드웨어 모듈일 수 있다. 예를 들어, 집적 모듈(20)은 카메라 모듈, 메모리, 프로세서, 멜로디 IC, LCD 드라이버 IC, 파워 IC 등 다양한 기능을 수행하는 하드웨어 모듈일 수 있다. 상기 집적 모듈(20)은 반도체 공정 등으로 제작될 수 있다. 다양한 실시예에서, 집적 모듈(20)은 적어도 하나의 부품 요소로 구성될 수 있다. 상기 적어도 하나의 부품 요소는 예를 들어, 프로세서, 이미지 센서, 메모리, 스위칭 소자(예: FET, 트랜지스터) 및 수동 소자(예: 저항, 커패시터, 트랜지스터 등) 중 적어도 하나를 포함할 수 있다. 상기 집적 모듈(20)의 적어도 일부는 인쇄회로기판(도 2의 200 참조) 상에 실장될 수 있다. 상기 인쇄회로기판(도 2의 200)은 각 부품 요소를 와이어 본딩하는 예컨대, 반도체 기판일 수 있고, SMT 공정에 의해 프로세서(10), 메모리(30) 및 집적 모듈(20)을 실장하는 기판일 수 있다.
도 2는 본 발명의 실시예에 따른 집적 모듈을 도시한 구성도이고, 도 3a 및 3d는 본 발명의 실시예에 따른 집적 모듈의 인쇄회로기판의 측면도이고, 도 3b 및 3e는 본 발명의 실시예에 따른 인쇄회로기판의 등가회로이며, 도 3c 및 3f는 본 발명의 실시예에 따른 인쇄회로기판의 상측도이다. 도 3a 내지 3f에서는 설명의 편의성을 위하여 인쇄회로기판의 2층만을 도시하였지만, 이에 한정되지 않는다.
도 2를 참조하면, 집적 모듈(20)은 적어도 하나의 부품 요소(290) 및 인쇄회로기판(200)을 포함할 수 있다. 도 2에서는 설명의 편의성을 위해서 집적 모듈(20)이 하나의 부품 요소(290)만을 포함하는 경우를 예로 들어 설명하였지만, 이에 한정되지 않을 수 있다.
다양한 실시예에 따르면, 적어도 하나의 부품 요소(290)는 특정 기능을 구현하는 집적 모듈(20)을 구성하는 부품을 포함할 수 있다. 적어도 하나의 부품 요소(290)는 와이어 본딩되는 적어도 하나의 핀을 포함할 수 있다. 상기 부품 요소(290)의 각 핀은 인쇄회로기판(200)의 패드(230)에 와이어 본딩(wire bonding)될 수 있다. 각 부품 요소(290)의 각 핀은 인쇄회로기판(200) 상의 패턴과 비아를 통해서 서로 연결될 수도 있다. 예를 들어, 각 부품 요소(290)의 각 핀은 패드(230) 및 인쇄회로기판(200) 상의 패턴과 비아 등을 통해서 적어도 하나의 다른 부품 요소의 핀과 전기적으로 연결될 수 있다. 상기 부품 요소(290)는 예를 들어, 프로세서, 이미지 센서, 메모리, 스위칭 소자(예: FET, 트랜지스터) 및 수동 소자(예: 저항, 커패시터, 트랜지스터 등) 중 적어도 하나를 포함할 수 있다.
다양한 실시예에서, 인쇄회로기판(200)은 복수의 패드(230), 신호 라인(도 3a의 220), 도금용 라인(210) 및 비아(243) 등을 포함할 수 있다. 상기 복수의 패드(230)는 부품 요소(290)의 각 핀과 와이어 본딩될 수 있다. 복수의 패드(230)는 인쇄회로기판(200)의 외층(예: top layer, bottom layer 등)에 형성될 수 있다. 상기 신호 라인은 집적 모듈(20)의 각 기능을 구현할 수 있도록 적어도 하나의 부품 요소(290)의 각 패드(230)를 전기적으로 연결하는 라우팅 패턴일 수 있다. 상기 도금용 라인(210)은 각 패드(230)를 전해 도금(예: 전해질 소프트 도금)하기 위하여 신호 라인으로부터 분기된 라인일 수 있다. 예를 들어, 도금용 라인(210)은 인쇄회로기판(200)의 적어도 하나의 신호 라인(220)(예: 그라운드)을 이용하여 생성되되, 인쇄회로기판(200)상의 복수의 신호 라인(220)에 일괄적으로 전류를 인가할 수 있도록 더미 라인을 포함할 수 있다. 상기 도금용 라인(210) 중에서 더미 라인의 적어도 일부는 전해 도금이 수행된 이후에는 제거될 수 있다. 그 적어도 일부가 제거됨에 따라 더미 라인은 신호 라인(220)과 전기적으로 분리될 수 있다. 예를 들어, 더미 라인은 식각(etching) 공정, 드릴 공정 등으로 제거될 수 있다.
다양한 실시예에서, 도금용 라인(210)의 제1단(211)은 전해 금도금을 위한 전류 인가 점(point)으로서, 인쇄회로기판(200)의 외층에 형성될 수 있다. 적어도 하나의 패드(230)와 연결된 신호 라인(220)의 적어도 일부는 인쇄회로기판(200)의 외층 및 내층 중 적어도 하나에 형성될 수 있다. 각 패드(230)와 연결된 신호 라인(220)이 인쇄회로기판(200)의 내층에 존재하는 경우에는 도금용 라인(210)은 신호 라인(220)과 비아(243)를 통해 연결될 수 있다.
도 3a 내지 3c를 참조하면, 인쇄회로기판(200)은 적어도 2층으로 구성될 수 있고, 인쇄회로기판(200)은 제1 패드(231), 제2 패드(232), 복수의 비아(241~243), 신호 라인(220) 및 도금용 라인(210)을 포함할 수 있다. 상기 제1 패드(231)와 제2 패드(232)는 적어도 하나의 부품 요소(290)의 각 핀과 와이어 본딩되는 패드일 수 있다. 예를 들어, 제1 및 제2 패드(231, 232)는 하나의 부품 요소에 포함된 2개의 핀과 연결되는 패드일 수 있고, 각기 다른 부품 요소에 각기 구비된 2개의 핀에 연결되는 패드일 수도 있다. 다양한 실시예에서, 인쇄회로기판(200)의 제1 패드(231)는 제1 비아(241), 제1 패턴(210) 및 제2 비아(242)를 통해서 제2 패드(232)와 연결될 수 있다.
상기 신호 라인(220)은 인쇄회로기판(200)의 내층에 형성되어, 제1 및 제2 패드(231, 232)와 제1 및 제2 비아(241, 242)를 통해서 연결될 수 있다. 상기 도금용 라인(210)은 제3 비아(243)를 통해서 신호 라인(220)과 연결됨에 따라 제1 및 제2 패드(231, 232)와 연결될 수 있다. 이러한 연결 구조에 의해서, 상기 도금용 라인(210)의 제1단을 통해서 도금용 라인(210)에 전류가 인가되면, 복수의 비아(241~243)와 신호 라인(220)을 통해서 제1 및 제2 패드(231, 232)에 전류를 인가하여 제1 및 제2 패드(231, 232)를 전해 도금할 수 있다. 도금용 라인(210)이 전해질 용액 등에 침지되어 도금되는 공정은 공지된 기술로부터 당업자가 도출 가능하므로, 그에 대한 세부 설명은 생략한다.
다양한 실시예에서, 인쇄회로기판(200)의 외층(260)에서 도금용 라인(210)의 상단 일부분에는 도금용 라인(210)을 식각(에칭)하기 위한 제1 영역(251)이 형성될 수 있다. 제1 영역(251)에는 에칭 공정을 통하여 도금용 라인(210)을 단선시킬 수 있도록 솔더 레지스터(solder resistor)가 형성되지 않을 수 있다. 이에, 인쇄회로기판(200)에 에칭 공정이 수행되면, 예컨대, 인쇄회로기판(200)이 에칭 용액에 담기면, 제1 영역(251)의 하부의 도금용 라인(210)은 식각될 수 있다. 그 결과 제1 영역(251)에는 제1 홈(252)이 형성될 수 있다.
도 3d 내지 3f와 같이, 인쇄회로기판(200)상의 제1 영역(251)이 에칭 공정을 통해서 식각되면, 제1 영역(251)에 위치하는 도금용 라인은 식각되어, 제1 영역(251)에는 제1 홈(252)이 형성될 수 있다. 다양한 실시예에서, 제1 홈(252)이 위치한 영역을 제외한 도금용 라인(210)은 인쇄회로기판(200) 상에 잔류하므로, 그 중에서 신호 라인(220)으로부터 이어져 인쇄회로기판(200)에 잔류하는 도금용 라인의 제2 영역(214)은 스터브(stub)로 작용하여 신호 라인(220)에 잡음을 유입시킬 수 있다. 이 같이, 제2 영역(214)의 길이는 짧을수록 잡음 방지에 유리할 수 있다.
도 4a 내지 4b는 본 발명의 실시예에 따른 인쇄회로기판을 도시한 도면이다. 도 4a는 본 발명의 실시예에 따른 인쇄회로기판의 제1측면을 도시한 단면도이고, 도 4b는 본 발명의 실시예에 따른 인쇄회로기판의 제1측면에 수직하는 제2측면을 도시한 단면도이고, 도 4c는 본 발명의 실시예에 따른 인쇄회로기판의 상면도이다. 도 4a 내지 4c는 에칭 공정 전과 에칭 공정 이후의 본 발명의 실시예에 따른 인쇄회로기판을 도시한 것이다. 도 4a 내지 4c에서, 제1 영역(261)은 인쇄회로기판 상에 도포된 절연 물질(예: 솔더 레지스터)일 수 있다. 도 4a 내지 4c는 도금용 라인의 식각 구성에서 도 3a 내지 3f와 차이가 있으므로, 이하에서는 이를 중심으로 설명한다.
도 4a 내지 4c를 참조하면, 다양한 실시예에 따르면, 인쇄회로기판(400)은 제1 패드(431), 제2 패드(432), 제1 패턴(410), 제2 패턴(420), 비아(443) 및 홈(452)을 포함할 수 있다. 상기 인쇄회로기판(400)은 부품 요소(290)와 와이어 본딩되는 복수 개의 패드를 포함할 수 있다. 하지만, 도 4a 내지 4b에서는 설명의 편의성을 위해서 2개의 패드만을 포함하는 경우를 예로 들어 설명한다. 또한, 도 4a 내지 4b에서는 인쇄회로기판(400)의 일부 층(1층과 2층)을 예로 들어 도시하였지만, 인쇄회로기판(400)의 층 수는 이에 한정되지 않을 수 있다.
다양한 실시예에서, 인쇄회로기판(400)은 상층(460)과 하층(470 등)을 포함하는 적어도 두 층의 적층 구조로 형성될 수 있다. 다양한 실시예에서, 인쇄회로기판(400)의 각 층은 절연판의 한 면에 박판을 부착시킨 후 회로 패턴(예: 420)에 따라 식각하고, 비아 홀(예: 443)을 뚫어 형성될 수 있다. 이에, 인쇄회로기판(400)은 절연판(예: 페놀수지)과 박판(예: 동판)이 교대로 적층되는 형태로 구성될 수 있다. 다양한 실시예에서, 상기 인쇄회로기판(400)의 외층(top 층, bottom 층)의 상단에는 솔더 레지스터 등의 절연 물질(461)이 도포될 수 있다.
도 4a 및 4b와 같이, 실시예에서, 상층(460)은 외층이고, 하층(470)은 내층 또는 외층일 수 있다. 예를 들어, 상층(460)이 top층이면, 하층(470)은 내층(inner layer) 또는 bottom층일 수 있다. 이 같이, 본 발명의 실시예는 외층과 내층은 물론 외층 간에 형성되는 비아에 대해서도 적용될 수 있다. 다만, 설명의 편의성을 위해서 도 4a에서는 상층이 외층이고, 하층이 내층인 경우를 예로 들어 도시하였다.
다양한 실시예에 따르면, 제1 및 제2 패드(431, 432)는 적어도 하나의 부품 요소(290)의 각 핀에 예컨대, 와이어 본딩 방식으로 연결되는 패드일 수 있다. 예를 들어, 제1 및 제2 패드(431, 432)는 하나의 부품 요소에 포함된 2개의 핀과 연결되는 패드일 수 있고, 두 개의 부품 요소에 각기 구비된 2개의 핀에 연결되는 패드일 수도 있다. 다양한 실시예에서, 인쇄회로기판(400)의 제1 패드(431)는 제1 비아(441), 제1 패턴(410) 및 제2 비아(442)를 통해서 제2 패드(432)와 연결될 수 있다.
다양한 실시예에 따르면, 제1 패턴(410)은 제1 패드(431)와 제2 패드(432)를 포함하는 집적 모듈(20)의 와이어 본딩될 패드에 전해 도금하기 위한 전류를 인가하는 패턴일 수 있다. 상기 제1 패턴(410)의 적어도 일부 예컨대, 제1 패턴(410)의 제1단(411)은 인쇄회로기판(400)의 외층(460)에 형성될 수 있다. 상기 제1 패턴(410)은 그라운드, 전원 라인 등과 같이 폭이 넓은 패턴일 수 있다.
다양한 실시예에 따르면, 제2 패턴(420)은 제1 패드(431)와 제2 패드(432)를 전기적으로 연결하기 위한 라우팅 패턴일 수 있다. 상기 제2 패턴(420)은 제1 패드(431)와 제2 패드(432)에 연결된 제1 패턴(410)으로부터 비아(443)를 통해 분기되어, 제1 패턴(410)과 전기적으로 연결될 수 있다. 도 4a 및 4b와 같이, 제2 패턴(420)은 인쇄회로기판(400)의 내층(470)에 형성된 패턴으로서, 제1 및 제2 비아(441, 442)를 통해서 제1 패드(431)와 제2 패드(432)와 연결될 수 있다.
다양한 실시예에 따르면, 비아(443)는 인쇄회로기판(400)의 하층(470)에 위치하는 제2 패턴(420)을 인쇄회로기판(400)의 상층(460)에 위치하는 제1 패턴(410)과 전기적으로 연결할 수 있다. 예를 들어, 비아(443)는 인쇄회로기판(400)의 상층(460)과 인쇄회로기판(400)의 하층(470)을 수직으로 연결하는 스루홀 비아(tru hole via)일 수 있고, 인쇄회로기판(400)의 상층(460)과 하층(470)을 지그재그 형태로 연결하는 스태거드 비아(staggered via)일 수도 있다. 이 같이, 본 발명의 실시예는 다양한 비아 종류가 사용될 수 있다.
다양한 실시예에 따르면, 홈(452)은 비아(443)가 형성된 영역의 적어도 일부를 제거함에 따라 인쇄회로기판(400)상에 형성되어, 제1 패턴(410)과 제2 패턴(420)을 전기적으로 분리할 수 있다. 다양한 실시예에서, 비아(443)는 상층(460)의 제1 패턴(410)의 적어도 일부와 하층(470)의 제2 패턴(420)의 적어도 일부를 관통하는 홀에 전도성 물질을 채움에 따라 형성되어, 제1 패턴(410)과 제2 패턴(420)을 전기적으로 연결할 수 있다. 다양한 실시예에서, 홈(452)은 비아(420)의 홀 상의 전도성 물질을 제거할 수 있는 크기와 형상으로 비아(443)상에 형성되어, 제1 패턴(410)과 제2 패턴(420)을 전기적으로 분리할 수 있다.
다양한 실시예에 따르면, 홈(452)은 제1 패턴(410)을 단선할 수도 있고, 단선하지 않을 수 있다. 예를 들어, 제1 패턴(410)이 홈(452)의 직경을 초과하는 폭을 갖는 경우, 홈(452)은 제1 패턴(410)을 단선하지 않을 수 있다. 이러한 홈(452)을 초과하는 폭을 갖는 제1 패턴(410)은 전원 라인 및 그라운드 등일 수 있다. 다른 예를 들어, 제1 패턴(410)이 홈(452)의 직경 이하의 폭을 갖는 경우, 홈(452)은 제1 패턴(410)을 단선할 수 있다. 인쇄회로기판(400) 상에는 그라운드와 전원 라인이 가장 많이 존재할 것이므로, 제1 패턴(410)으로 그라운드와 전원 라인을 사용하는 경우에는 도금용 더미 라인의 개수를 줄일 수 있다.
다양한 실시예에 따르면, 홈(452)은 다양한 공정을 통해서 인쇄회로기판(400) 상에 형성될 수 있다. 예를 들어, 홈(452)은 인쇄회로기판(400)의 상층(460)에 형성된 비아(443)의 일부를 에칭 공정(예: 에치 백(Etch Back))을 통하여 식각함에 따라 생성될 수 있다. 홈(452)은 비아(443)의 상부(외층에 형성된 부위)에 레이저 등을 쏘는 드릴 공정을 통하여 생성될 수도 있다. 이 같이, 본 발명의 실시예는 다양한 공정을 통해서 적용될 수 있다.
도 4a 내지 4c의 비아(443)의 식각 이전 상태를 참조하면, 제2 패턴(420)은 제1 비아(441)와 제2 비아(442)를 통해서 제1 패드(431) 및 제2 패드(432)와 연결될 수 있고, 제1 패턴(410)은 비아(443)를 통해서 제2 패턴(420)와 연결될 수 있다. 도 4a 내지 4c와 같이, 인쇄회로기판(400)의 상층에서 솔더링되지 않는 부위에는 절연 물질(461)이 도포될 수 있다. 하지만, 다양한 실시예에 따른 비아(443)의 상부에 위치하는 상층(460)의 제1 영역(451)에는 절연 물질(461)이 도포되지 않을 수도 있다. 본 문서에서는 비아(443)의 상단에 절연 물질(461)이 도포되지 않은 경우를 예로 들어 설명한다.
도 4a 내지 4c의 비아(443)의 식각 이후 상태를 참조하면, 인쇄회로기판(400)의 제1 영역(451)이 에치백 등의 공정을 통하여 식각되면, 비아(443) 상의 제1 영역(451)에는 제1 패턴(410)과 제2 패턴(420)을 분리할 수 있는 상기 홈(452)이 형성될 수 있다. 이 같이, 본 발명의 실시예에서는 신호 라인(420)으로부터 도금용 더미 라인(410)이 분기되는 분기점을 단선함에 따라 신호 라인에 연결된 도금용 라인의 길이(예: 0.1mm 이하)를 크게 줄일 수 있어, 도금용 라인 자체의 의한 신호 라인에 대한 노이즈 발생이나 신호 감쇄를 방지할 수 있다.
다양한 실시예에서, 홈(452)의 깊이는 에칭 용액과 에칭 시간 등에 의해서 결정될 수 있다. 도 4a 및 4b를 참조하면, 상기 홈(452)은 적어도 비아(443)의 상층(460)에 위치한 영역을 제거할 수 있는 깊이로 형성될 수 있다. 예를 들어, 홈(452)의 깊이(d1)는 인쇄회로기판의 제1 패턴(410)의 두께(t1) 이상이면서 인쇄회로기판의 상층(460)의 총 두께(t2) 이하일 수 있다. 또는, 홈(452)의 깊이(dep1)는 제1 패턴(410)의 두께(t1) 이상이면서 제1 패턴(410)의 상면에서 제2 패턴(420)의 상면까지의 간격(d1) 이하일 수 있다. 전자의 예는 후자의 예에 비하여 작업이 용이할 수 있고, 후자의 예는 전자의 예에 비해 제1 패턴(410)으로 인한 잡음 유입 경로를 보다 줄일 수 있다. 일 실시예에서, 상기 인쇄회로기판(400)의 각 패턴(410, 420)은 인쇄회로기판(400)의 각 층의 박판의 두께에 대응할 수 있다. 인쇄회로기판(400)의 각 층의 두께는 인쇄회로기판(400)의 각 층의 박판과 절연판을 포함하는 두께에 대응할 수 있다. 본 문서에서는 홈(452)의 상단에 절연 물질(461)이 도포되지 않는 경우를 예로 들었으므로, 홈(452)의 깊이는 절연 물질(461)을 고려하지 않고 산출되었다. 이에, 홈(452)의 상단에 절연 물질(461)이 도포되는 경우에는 홈(452)의 깊이는 절연 물질(461)의 높이만큼 증가될 수 있다.
도 4a 및 4b에서는 제2 패턴(420)이 인쇄회로기판의 상층(460)에 연접하는 인쇄회로기판의 내층(460)에 형성되어, 인쇄회로기판의 상층(460)의 총 두께(t2)와 상층의 상면에서 제2 패턴(420)의 상면까지의 간격(d1)가 동일한 경우를 예로 들어 도시하였으나, 이에 한정되지 않을 수 있다. 상기 홈(443)의 상단에는 추가 공정 등에 의해서 절연 물질이 도포될 수도 있다. 이에, 본 발명의 실시예에서는 홈(443)의 내부에 있는 비아(443)가 외부로 노출되지 않도록 방지할 수도 있다.
본 발명의 다양한 실시예에서는 신호 라인이 도금용 라인과 다른 층에 형성되어, 상호 비아를 통해서 연결된 경우에 신호 라인에서 도금용 라인으로 분기되는 지점의 비아의 일부를 식각함에 따라 신호 라인에 연결된 도금용 라인의 길이를 크게 줄일 수 있다. 이에, 본 발명의 다양한 실시예에서는 도금용 라인으로 인한 노이즈 유입을 개선할 수 있다.
본 발명의 다른 실시예에 따르면, 제1 패턴(410)은 도금용 더미 라인이 아닌 신호 라인일 수도 있다. 예를 들어, 본 발명의 실시예는 인쇄회로기판(400) 상의 공정 오류 등으로 인해 인쇄회로기판의 외층 상의 제1 패턴(410)과 인쇄회로기판의 적어도 하나의 하층 상의 제2 패턴(420)을 분리하여야 하는 경우 홈(443)에 의하여 제1 패턴(410)과 제2 패턴(420)을 전기적으로 분리할 수 있다.
본 발명의 다른 실시예에 따르면, 인쇄회로기판(400)은 전술한 실시예와 같이 반도체 기판이 아니라, 전자 장치(10)의 인쇄회로기판일 수도 있다. 이러한 경우, 제1 및 제2 패드(431, 432)는 부품 요소(290)의 각 핀과 라우팅 패턴으로 연결될 수도 있다.
도 5a는 본 발명의 일 실시예에 따른 인쇄회로기판의 하층의 비아와 제2 패턴의 연결 구조를 도시한 도면이고, 도 5b는 본 발명의 일 실시예에 따른 비아와 제2 패턴의 연결 구조를 도시한 인쇄회로기판의 단면도이고, 도 5c는 본 발명의 일 실시예에 따른 비아의 적어도 일부에 형성된 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다. 도 6a는 본 발명의 다른 실시예에 따른 인쇄회로기판의 하층의 비아와 제2 패턴의 연결 구조를 도시한 상측도이고, 도 6b는 본 발명의 다른 실시예에 따른 비아와 제2 패턴의 연결 구조를 도시한 인쇄회로기판의 단면도이고, 도 6c는 본 발명의 다른 실시예에 따른 비아의 적어도 일부에 형성된 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다. 도 7a는 본 발명의 또 다른 실시예에 따른 비아와 제1 내지 제3 패턴의 연결 구조를 도시한 인쇄회로기판의 단면도이다. 도 7b는 본 발명의 또 다른 실시예에 따른 제1 내지 제3 패턴을 전기적으로 분리하는 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이고, 도 7c는 본 발명의 또 다른 실시예에 따른 제1 패턴과 제2 및 제3 패턴을 전기적으로 분리하되 제2 패턴과 제3 패턴을 전기적으로 분리하지 않는 홈의 깊이를 설명하기 위한 인쇄회로기판의 단면도이다.도 5a 내지 7c에서, a지점은 전해 도금 장치와 연결되는 제1 패턴(410)의 제1단일 수 있다. 도 5a 내지 7c에서는 인쇄회로기판(400)에서 비아(443)의 상단에는 절연 물질이 도포되지 않은 경우를 예로 들어 설명한다.
도 5a 및 5b와 같이, 본 발명의 실시예에 따른 비아(443)는 제1 패턴(410)뿐만 아니라, 제2 패턴(420)에도 포함되도록 인쇄회로기판(400)에 형성될 수도 있다. 예를 들어, 비아(443)는 인쇄회로기판(400)의 하층(470)에서 비아(443)의 전체 영역 중에서 비아(443)의 단면 면적의 1/3 이상이 제2 패턴(420)과 겹치도록 형성될 수 있다. 도 5a를 참조하면, 인쇄회로기판(400)의 하층(470)에서 비아(443)의 중심은 제2 패턴(420)의 중심 선 상에 위치하므로, 비아(443)는 그 대부분이 제2 패턴(420)에 겹치도록 형성할 수 있다. 이러한 경우, 홈(452)의 깊이(dep2)는 제1 패턴(410)을 단선할 수 있도록 제1 패턴(410)의 두께 이상으로 형성될 수 있다. 또한, 홈(452)의 깊이(dep2)는 제2 패턴(420)의 단선을 방지할 수 있도록 제1 패턴(410)의 상면에서 제2 패턴(420)의 상면까지의 간격 이하일 수 있다.
도 6a 및 6b와 같이, 본 발명의 실시예에 따른 비아(443)는 인쇄회로기판(400)의 하층(470)에 그 대부분이 제2 패턴(420)에서 벗어나도록 형성될 수도 있다. 예를 들어, 비아(443)는 인쇄회로기판(400)의 하층(470)에서 상기 비아(443)의 전체 영역 중에서 비아(443)의 단면 면적의 1/3 미만이 제2 패턴(420)과 겹치도록 형성될 수 있다. 예를 들어, 도 6a를 참조하면, 비아(443)는 인쇄회로기판(400)의 하층(470)에서 제2 패턴(420)의 측면에서 제2 패턴(420)과 전기적으로 연결될 수 있다. 이러한 경우, 홈(452)의 깊이(dep3)는 제1 패턴(410)의 상면에서 제2 패턴(420)의 하면의 간격 이상이면서 인쇄회로기판(400)의 총 두께 이하일 수도 있다. 다만, 제2 패턴(420)의 하부에 위치한 다른 패턴 또는 비아(443)의 연결 구조 등에 따라서 홈(452)의 깊이는 달라질 수도 있다. 이하, 도 7a 내지 7c를 참조하여 설명한다.
도 7a를 참조하면, 인쇄회로기판(400)은 3개 이상의 층(460, 470, 475)을 포함할 수 있다. 비아(443)는 인쇄회로기판(400)의 제2층에 위치한 제2 패턴(420)과 인쇄회로기판(400)의 제3층에 위치한 제3 패턴(425)을 인쇄회로기판(400)의 제1층에 위치한 제1 패턴(410)과 전기적으로 연결하는 연결하는 비아일 수 있다.
일 실시예로서, 제2 패턴(420)과 제3 패턴(425)이 각기 다른 신호 라인일 경우, 홈(452)의 깊이(dep)는 제1 패턴(410), 제2 패턴(420) 및 제3 패턴(425)을 모두 전기적으로 분리할 수 있는 깊이로 형성될 수 있다. 예를 들어, 도 7b과 같이, 제1 패턴(410)의 상면에서 제2 패턴(420)의 하면 사이의 간격 이상이면서 제1 패턴(410)의 상면에서 제3 패턴(425)의 상면 사이의 간격 이하일 수 있다.
다른 실시예로서, 제2 패턴(420)과 제3 패턴(425)은 인쇄회로기판(400)의 복수의 하층(470, 475)에 위치하는 신호 라인일 경우, 홈(452)은 제1 패턴(410)과 제2 패턴(420)을 전기적으로 분리하되, 제2 패턴(420)과 제3 패턴(425)을 분리하지 않는 깊이(dep)로 형성될 수 있다. 다른 예를 들어, 홈(452)은 제2 패턴(420)을 외부로 노출하지 않는 깊이로 형성될 수 있다. 도 7c과 같이, 홈(452)의 깊이(dep)는 제1 패턴(410)의 두께 이상이면서 제1 패턴(410)의 상면에서 제2 패턴(420)의 상면 사이의 간격 이하일 수 있다.
본 발명의 실시예에서는 비아의 구조 및 비아와 연결된 라우팅 패턴에 따라 신호 라인과 연결된 도금용 더미 라인의 길이를 줄일 수 있도록 비아 상에 홈을 형성함에 따라 노이즈 유입을 방지할 수 있다.
도 8a는 본 발명의 일 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 단면도이고, 도 8b는 본 발명의 일 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 상측도이고, 도 8c는 본 발명의 일 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 홈 생성 전후에 제1 패턴과 제2 패턴 연결 관계를 개략적으로 도시한 등가회로이다. 도 8d는 본 발명의 다른 실시예에 따른 제2 패턴이 홈의 직경을 초과하는 인쇄회로기판의 단면도이고, 도 8e는 본 발명의 다른 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 상측도이고, 도 8f는 본 발명의 다른 실시예에 따른 제2 패턴이 홈의 직경 이하인 인쇄회로기판의 홈 생성 전후에 제1 패턴과 제2 패턴 연결 관계를 개략적으로 도시한 등가회로이다. 도 8a 내지 8c에서는 홈(452)의 직경 이하인 도금용 라인에 홈(452)이 형성된 경우의 예이다. 도 8a 내지 8c에서, a점은 전해 도금 장치에 연결되는 제1 패턴(410)의 제1단일 수 있다. b점은 제1 패드(431)에 연결되는 제2 패턴(420)의 제1단이고, c점은 제2 패드(432)에 연결되는 제2 패턴(420)의 제2단일 수 있다. b점과 c점은 다른 비아 등(도 4a의 441, 442 참조)을 통해서 제1 패드(431)와 제2 패드(432)에 연결되지만, 도 8a 내지 8f에서는 설명의 편의성을 위해서 제1 패드(431) 및 제2 패드(432)와 제2 패턴(420)의 연결 구조는 생략하였다.
도 8a와 같이, 인쇄회로기판의 상층(460)상의 제1 패턴(410)이 인쇄회로기판의 하층(470)의 제2 패턴(420)과 비아(443)를 통해 연결된 구조에서 도 8b와 같이, 제1 패턴(410)의 폭(w1)은 홈(452)의 직경 이하일 수 있다. 그러한 경우, 도 8c와 같이, 제1 패턴(410)의 제1단은 홈(452)에 의해 단선될 수 있다.
도 8d와 같이, 인쇄회로기판의 상층(460)상의 제1 패턴(410)이 인쇄회로기판의 하층(470)의 제2 패턴(420)과 비아(443)를 통해 연결된 구조에서 제1 패턴(410)의 폭(w1)은 도 8e와 같이, 홈(452)의 직경을 초과할 수 있다. 그러한 경우, 도 8e 및 8f와 같이, 제1 패턴(410)은 홈(452)에 의해 단선되지 않을 수 있다. 예를 들어, 제1 패턴(410)은 그라운드, 전원 라인 등과 같이 넓은 폭으로 구성되는 패턴일 수 있다. 제1 패턴(410)으로 그라운드, 전원선 등의 인쇄회로기판 상에 많이 위치하는 패턴을 사용하는 경우에는 도금용 더미 라인으로 인하여 다른 신호 라인의 라우팅 등에 영향을 덜 미칠 수 있다.
본 발명의 다른 실시예에 따르면, 홈(443)은 제1 패턴(410)의 폭과 상관없이 제1 패턴(410)을 단선하지 않는 형태로 형성될 수도 있다. 예를 들어, 홈(443)은 제1 패턴(410)을 단선하지 않는 위치에 형성될 수도 있다. 홈(443)은 그 단면 면적의 1/3 미만이 제1 패턴(410)과 겹치도록 인쇄회로기판(400)의 상층(460)에 형성될 수도 있다.
본 발명의 다양한 실시예에서는 비아(443)에 연결된 신호 라인의 형태와 더미 라인과의 연결 관계에 따라서 다양한 깊이의 홈(452)을 형성할 수 있다. 이에, 본 발명의 다양한 실시예에서는 비아(443)에 의한 신호 라인의 연결을 방해하지 않는 선에서 더미 라인으로 인해 발생되는 스터브를 가급적 줄일 수 있다.
도 9는 본 발명의 실시예에 따른 인쇄회로기판의 제조 방법을 도시한 흐름도이다.
동작 910에서, 인쇄회로기판(400)의 설계 시(예: artwork)에 인쇄회로기판(400)의 하층(470)에 형성된 제2 패턴(420)이 상층(460)에 형성된 제1 패턴(410)과 전기적으로 연결되도록 비아(443)가 형성될 수 있다. 동작 910에서, 비아(443)의 상층(460)의 외부로 노출된 영역은 절연 물질이 도포되지 않을 수 있다.
동작 920에서, 제1 패턴(410)의 제1단에 전류가 인가되어, 인쇄회로기판(400)을 전해질 소프트 도금 용액에 침지함에 따라 상기 인쇄회로기판(400)에 대해 전해 도금이 수행될 수 있다. 인쇄회로기판(400)이 전해 도금되는 방법은 선행문헌에 개시되어 있으므로, 그에 대한 세부 설명은 생략하기로 한다.
동작 930에서, 인쇄회로기판(400)의 비아(443)가 형성된 영역의 적어도 일부를 제거함에 따라 제1 패턴(410)과 제2 패턴(420)을 전기적으로 분리하는 홈(452)이 형성될 수 있다. 예를 들어, 홈(452)은 인쇄회로기판(400)의 상층(460)의 외부로 노출되는 영역을 에칭 공정(예: 에치 백(Etch Back))을 통하여 식각함에 따라 생성될 수 있다. 다른 예를 들어, 홈(452)은 비아(443)의 상부(하층에 형성된 부위)에 레이저 등을 쏘는 드릴 공정을 통하여 생성될 수도 있다. 동작 930에서, 홈(452)의 깊이는 홈(452)과 제1 패턴(410) 또는 제2 패턴(420)과의 연결구조 및 제2 패턴(420)의 형태에 따라 결정될 수 있다. 이에 대해서는 도 5a 내지 7c를 통해서 전술하였으므로, 그에 대한 세부 설명은 생략하기로 한다.
다양한 실시 예에 따르면 전자 장치(1230)는 추가적인 구성요소를 더 포함하고 다양한 기능을 수행할 수 있다. 이와 관련된 전자 장치(1230)의 예시들이 도 10 내지 12를 참조하여 설명된다.
도 10를 참조하여, 다양한 실시예에서의, 네트워크 환경(1000) 내의 전자 장치(1001)가 기재된다. 전자 장치(1001)는 버스(1010), 프로세서(1020), 메모리(1030), 입출력 인터페이스(1050), 디스플레이(1060), 및 통신 인터페이스(1070)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(1001)는, 구성요소들 중 적어도 하나를 생략하거나 다른 구성요소를 추가적으로 구비할 수 있다. 버스(1010)는 구성요소들(1010-970)을 서로 연결하고, 구성요소들 간의 통신(예: 제어 메시지 또는 데이터)을 전달하는 회로를 포함할 수 있다. 프로세서(1020)는, 중앙처리장치, 어플리케이션 프로세서, 또는 커뮤니케이션 프로세서(communication processor(CP)) 중 하나 또는 그 이상을 포함할 수 있다. 프로세서(1020)는, 예를 들면, 전자 장치(1001)의 적어도 하나의 다른 구성요소들의 제어 및/또는 통신에 관한 연산이나 데이터 처리를 실행할 수 있다.
메모리(1030)는, 휘발성 및/또는 비휘발성 메모리를 포함할 수 있다. 메모리(1030)는, 예를 들면, 전자 장치(1001)의 적어도 하나의 다른 구성요소에 관계된 명령 또는 데이터를 저장할 수 있다. 한 실시예에 따르면, 메모리(1030)는 소프트웨어 및/또는 프로그램(1040)을 저장할 수 있다. 프로그램(1040)은, 예를 들면, 커널(1041), 미들웨어(1043), 어플리케이션 프로그래밍 인터페이스(API)(1045), 및/또는 어플리케이션 프로그램(또는 "어플리케이션")(1047) 등을 포함할 수 있다. 커널(1041), 미들웨어(1043), 또는 API(1045)의 적어도 일부는, 운영 시스템으로 지칭될 수 있다. 커널(1041)은, 예를 들면, 다른 프로그램들(예: 미들웨어(1043), API(1045), 또는 어플리케이션 프로그램(1047))에 구현된 동작 또는 기능을 실행하는 데 사용되는 시스템 리소스들(예: 버스(1010), 프로세서(1020), 또는 메모리(1030) 등)을 제어 또는 관리할 수 있다. 또한, 커널(1041)은 미들웨어(1043), API(1045), 또는 어플리케이션 프로그램(1047)에서 전자 장치(1001)의 개별 구성요소에 접근함으로써, 시스템 리소스들을 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다.
미들웨어(1043)는, 예를 들면, API(1045) 또는 어플리케이션 프로그램(1047)이 커널(1041)과 통신하여 데이터를 주고받을 수 있도록 중개 역할을 수행할 수 있다. 또한, 미들웨어(1043)는 어플리케이션 프로그램(1047)으로부터 수신된 하나 이상의 작업 요청들을 우선 순위에 따라 처리할 수 있다. 예를 들면, 미들웨어(1043)는 어플리케이션 프로그램(1047) 중 적어도 하나에 전자 장치(1001)의 시스템 리소스(예: 버스(1010), 프로세서(1020), 또는 메모리(1030) 등)를 사용할 수 있는 우선 순위를 부여하고, 상기 하나 이상의 작업 요청들을 처리할 수 있다. API(1045)는 어플리케이션(1047)이 커널(1041) 또는 미들웨어(1043)에서 제공되는 기능을 제어하기 위한 인터페이스로, 예를 들면, 파일 제어, 창 제어, 영상 처리, 또는 문자 제어 등을 위한 적어도 하나의 인터페이스 또는 함수(예: 명령어)를 포함할 수 있다. 입출력 인터페이스(1050)는, 예를 들면, 사용자 또는 다른 외부 기기로부터 입력된 명령 또는 데이터를 전자 장치(1001)의 다른 구성요소(들)에 전달하거나, 또는 전자 장치(1001)의 다른 구성요소(들)로부터 수신된 명령 또는 데이터를 사용자 또는 다른 외부 기기로 출력할 수 있다.
디스플레이(1060)는, 예를 들면, 액정 디스플레이(LCD), 발광 다이오드(LED) 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 또는 마이크로 전자기계 시스템 (MEMS) 디스플레이, 또는 전자종이(electronic paper) 디스플레이를 포함할 수 있다. 디스플레이(1060)는, 예를 들면, 사용자에게 각종 콘텐츠(예: 텍스트, 이미지, 비디오, 아이콘, 및/또는 심볼 등)을 표시할 수 있다. 디스플레이(1060)는, 터치 스크린을 포함할 수 있으며, 예를 들면, 전자 펜 또는 사용자의 신체의 일부를 이용한 터치, 제스쳐, 근접, 또는 호버링 입력을 수신할 수 있다. 통신 인터페이스(1070)는, 예를 들면, 전자 장치(1001)와 외부 장치(예: 제 1 외부 전자 장치(1002), 제 2 외부 전자 장치(1004), 또는 서버(1006)) 간의 통신을 설정할 수 있다. 예를 들면, 통신 인터페이스(1070)는 무선 통신 또는 유선 통신을 통해서 네트워크(1062)에 연결되어 외부 장치(예: 제 2 외부 전자 장치(1004) 또는 서버(1006))와 통신할 수 있다.
무선 통신은, 예를 들면, LTE, LTE-A(LTE Advance), CDMA(code division multiple access), WCDMA(wideband CDMA), UMTS(universal mobile telecommunications system), WiBro(Wireless Broadband), 또는 GSM(Global System for Mobile Communications) 등 중 적어도 하나를 사용하는 셀룰러 통신을 포함할 수 있다. 한 실시예에 따르면, 무선 통신은, 예를 들면, WiFi(wireless fidelity), 블루투스, 블루투스 저전력(BLE), 지그비(Zigbee), NFC(near field communication), 자력 시큐어 트랜스미션(Magnetic Secure Transmission), 라디오 프리퀀시(RF), 또는 보디 에어리어 네트워크(BAN) 중 적어도 하나를 포함할 수 있다. 한실시예에 따르면, 무선 통신은 GNSS를 포함할 수 있다. GNSS는, 예를 들면, GPS(Global Positioning System), Glonass(Global Navigation Satellite System), Beidou Navigation Satellite System(이하 "Beidou") 또는 Galileo, the European global satellite-based navigation system일 수 있다. 이하, 본 문서에서는, "GPS"는 "GNSS"와 상호 호환적으로 사용될 수 있다. 유선 통신은, 예를 들면, USB(universal serial bus), HDMI(high definition multimedia interface), RS-232(recommended standard232), 전력선 통신, 또는 POTS(plain old telephone service) 등 중 적어도 하나를 포함할 수 있다. 네트워크(1062)는 텔레커뮤니케이션 네트워크, 예를 들면, 컴퓨터 네트워크(예: LAN 또는 WAN), 인터넷, 또는 텔레폰 네트워크 중 적어도 하나를 포함할 수 있다.
제 1 및 제 2 외부 전자 장치(1002, 1004) 각각은 전자 장치(1001)와 동일한 또는 다른 종류의 장치일 수 있다. 다양한 실시예에 따르면, 전자 장치(1001)에서 실행되는 동작들의 전부 또는 일부는 다른 하나 또는 복수의 전자 장치(예: 전자 장치(1002,1004), 또는 서버(1006)에서 실행될 수 있다. 한 실시예에 따르면, 전자 장치(1001)가 어떤 기능이나 서비스를 자동으로 또는 요청에 의하여 수행해야 할 경우에, 전자 장치(1001)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 그와 연관된 적어도 일부 기능을 다른 장치(예: 전자 장치(1002, 1004), 또는 서버(1006))에게 요청할 수 있다. 다른 전자 장치(예: 전자 장치(1002, 1004), 또는 서버(1006))는 요청된 기능 또는 추가 기능을 실행하고, 그 결과를 전자 장치(1001)로 전달할 수 있다. 전자 장치(1001)는 수신된 결과를 그대로 또는 추가적으로 처리하여 요청된 기능이나 서비스를 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 10는 다양한 실시예에 따른 전자 장치(1101)의 블록도이다. 전자 장치(1101)는, 예를 들면, 도 10에 도시된 전자 장치(1001)의 전체 또는 일부를 포함할 수 있다. 전자 장치(1101)는 하나 이상의 프로세서(예: AP)(1110), 통신 모듈(1120), (가입자 식별 모듈(1124), 메모리(1130), 센서 모듈(1140), 입력 장치(1150), 디스플레이(1160), 인터페이스(1170), 오디오 모듈(1180), 카메라 모듈(1191), 전력 관리 모듈(1195), 배터리(1196), 인디케이터(1197), 및 모터(1198) 를 포함할 수 있다. 프로세서(1110)는, 예를 들면, 운영 체제 또는 응용 프로그램을 구동하여 프로세서(1110)에 연결된 다수의 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다. 프로세서(1110)는, 예를 들면, SoC(system on chip) 로 구현될 수 있다. 한 실시예에 따르면, 프로세서(1110)는 GPU(graphic processing unit) 및/또는 이미지 신호 프로세서를 더 포함할 수 있다. 프로세서(1110)는 도 10에 도시된 구성요소들 중 적어도 일부(예: 셀룰러 모듈(1121))를 포함할 수도 있다. 프로세서(1110) 는 다른 구성요소들(예: 비휘발성 메모리) 중 적어도 하나로부터 수신된 명령 또는 데이터를 휘발성 메모리에 로드)하여 처리하고, 결과 데이터를 비휘발성 메모리에 저장할 수 있다.
통신 모듈(1120)(예: 통신 인터페이스(1070))와 동일 또는 유사한 구성을 가질 수 있다. 통신 모듈(1120)은, 예를 들면, 셀룰러 모듈(1121), WiFi 모듈(1123), 블루투스 모듈(1125), GNSS 모듈(1127), NFC 모듈(1128) 및 RF 모듈(1129)를 포함할 수 있다. 셀룰러 모듈(1121)은, 예를 들면, 통신망을 통해서 음성 통화, 영상 통화, 문자 서비스, 또는 인터넷 서비스 등을 제공할 수 있다. 한 실시예에 따르면, 셀룰러 모듈(1121)은 가입자 식별 모듈(예: SIM 카드)(1124)을 이용하여 통신 네트워크 내에서 전자 장치(1101)의 구별 및 인증을 수행할 수 있다. 한 실시예에 따르면, 셀룰러 모듈(1121)은 프로세서(1110)가 제공할 수 있는 기능 중 적어도 일부 기능을 수행할 수 있다. 한 실시예에 따르면, 셀룰러 모듈(1121)은 커뮤니케이션 프로세서(CP)를 포함할 수 있다. 어떤 실시예에 따르면, 셀룰러 모듈(1121), WiFi 모듈(1123), 블루투스 모듈(1125), GNSS 모듈(1127) 또는 NFC 모듈(1128) 중 적어도 일부(예: 두 개 이상)는 하나의 integrated chip(IC) 또는 IC 패키지 내에 포함될 수 있다. RF 모듈(1129)은, 예를 들면, 통신 신호(예: RF 신호)를 송수신할 수 있다. RF 모듈(1129)은, 예를 들면, 트랜시버, PAM(power amp module), 주파수 필터, LNA(low noise amplifier), 또는 안테나 등을 포함할 수 있다. 다른 실시예에 따르면, 셀룰러 모듈(1121), WiFi 모듈(1123), 블루투스 모듈(1125), GNSS 모듈(1127) 또는 NFC 모듈(1128) 중 적어도 하나는 별개의 RF 모듈을 통하여 RF 신호를 송수신할 수 있다. 가입자 식별 모듈(1124)은, 예를 들면, 가입자 식별 모듈을 포함하는 카드 또는 임베디드 SIM을 포함할 수 있으며, 고유한 식별 정보(예: ICCID(integrated circuit card identifier)) 또는 가입자 정보(예: IMSI(international mobile subscriber identity))를 포함할 수 있다.
메모리(1130)(예: 메모리(1030))는, 예를 들면, 내장 메모리(1132) 또는 외장 메모리(1134)를 포함할 수 있다. 내장 메모리(1132)는, 예를 들면, 휘발성 메모리(예: DRAM, SRAM, 또는 SDRAM 등), 비휘발성 메모리(예: OTPROM(one time programmable ROM), PROM, EPROM, EEPROM, mask ROM, flash ROM, 플래시 메모리, 하드 드라이브, 또는 솔리드 스테이트 드라이브 (SSD) 중 적어도 하나를 포함할 수 있다. 외장 메모리(1134)는 플래시 드라이브(flash drive), 예를 들면, CF(compact flash), SD(secure digital), Micro-SD, Mini-SD, xD(extreme digital), MMC(multi-media card) 또는 메모리 스틱 등을 포함할 수 있다. 외장 메모리(1134)는 다양한 인터페이스를 통하여 전자 장치(1101)와 기능적으로 또는 물리적으로 연결될 수 있다.
센서 모듈(1140)은, 예를 들면, 물리량을 계측하거나 전자 장치(1101)의 작동 상태를 감지하여, 계측 또는 감지된 정보를 전기 신호로 변환할 수 있다. 센서 모듈(1140)은, 예를 들면, 제스처 센서(1140A), 자이로 센서(1140B), 기압 센서(1140C), 마그네틱 센서(1140D), 가속도 센서(1140E), 그립 센서(1140F), 근접 센서(1140G), 컬러(color) 센서(1140H)(예: RGB(red, green, blue) 센서), 생체 센서(1140I), 온/습도 센서(1140J), 조도 센서(1140K), 또는 UV(ultra violet) 센서(1140M) 중의 적어도 하나를 포함할 수 있다. 추가적으로 또는 대체적으로, 센서 모듈(1140)은, 예를 들면, 후각(e-nose) 센서, 일렉트로마이오그라피(EMG) 센서, 일렉트로엔씨팔로그램(EEG) 센서, 일렉트로카디오그램(ECG) 센서, IR(infrared) 센서, 홍채 센서 및/또는 지문 센서를 포함할 수 있다. 센서 모듈(1140)은 그 안에 속한 적어도 하나 이상의 센서들을 제어하기 위한 제어 회로를 더 포함할 수 있다. 어떤 실시예에서는, 전자 장치(1101)는 프로세서(1110)의 일부로서 또는 별도로, 센서 모듈(1140)을 제어하도록 구성된 프로세서를 더 포함하여, 프로세서(1110)가 슬립(sleep) 상태에 있는 동안, 센서 모듈(1140)을 제어할 수 있다.
입력 장치(1150)는, 예를 들면, 터치 패널(1152), (디지털) 펜 센서(1154), 키(1156), 또는 초음파 입력 장치(1158)를 포함할 수 있다. 터치 패널(1152)은, 예를 들면, 정전식, 감압식, 적외선 방식, 또는 초음파 방식 중 적어도 하나의 방식을 사용할 수 있다. 또한, 터치 패널(1152)은 제어 회로를 더 포함할 수도 있다. 터치 패널(1152)은 택타일 레이어(tactile layer)를 더 포함하여, 사용자에게 촉각 반응을 제공할 수 있다. (디지털) 펜 센서(1154)는, 예를 들면, 터치 패널의 일부이거나, 별도의 인식용 쉬트를 포함할 수 있다. 키(1156)는, 예를 들면, 물리적인 버튼, 광학식 키, 또는 키패드를 포함할 수 있다. 초음파 입력 장치(1158)는 마이크(예: 마이크(1188))를 통해, 입력 도구에서 발생된 초음파를 감지하여, 상기 감지된 초음파에 대응하는 데이터를 확인할 수 있다.
디스플레이(1160)(예: 디스플레이(1060))는 패널(1162), 홀로그램 장치(1164), 프로젝터(1166), 및/또는 이들을 제어하기 위한 제어 회로를 포함할 수 있다. 패널(1162)은, 예를 들면, 유연하게, 투명하게, 또는 착용할 수 있게 구현될 수 있다. 패널(1162)은 터치 패널(1152)과 하나 이상의 모듈로 구성될 수 있다. 한 실시예에 따르면, 패널(1162)은 사용자의 터치에 대한 압력의 세기를 측정할 수 있는 압력 센서(또는 포스 센서)를 포함할 수 있다. 상기 압력 센서는 터치 패널(1152)과 일체형으로 구현되거나, 또는 터치 패널(1152)과는 별도의 하나 이상의 센서로 구현될 수 있다. 홀로그램 장치(1164)는 빛의 간섭을 이용하여 입체 영상을 허공에 보여줄 수 있다. 프로젝터(1166)는 스크린에 빛을 투사하여 영상을 표시할 수 있다. 스크린은, 예를 들면, 전자 장치(1101)의 내부 또는 외부에 위치할 수 있다. 인터페이스(1170)는, 예를 들면, HDMI(1172), USB(1174), 광 인터페이스(optical interface)(1176), 또는 D-sub(D-subminiature)(1178)를 포함할 수 있다. 인터페이스(1170)는, 예를 들면, 도 10에 도시된 통신 인터페이스(1070)에 포함될 수 있다. 추가적으로 또는 대체적으로, 인터페이스(1170)는, 예를 들면, MHL(mobile high-definition link) 인터페이스, SD카드/MMC(multi-media card) 인터페이스, 또는 IrDA(infrared data association) 규격 인터페이스를 포함할 수 있다.
오디오 모듈(1180)은, 예를 들면, 소리와 전기 신호를 쌍방향으로 변환시킬 수 있다. 오디오 모듈(1180)의 적어도 일부 구성요소는, 예를 들면, 도 10 에 도시된 입출력 인터페이스(1045)에 포함될 수 있다. 오디오 모듈(1180)은, 예를 들면, 스피커(1182), 리시버(1184), 이어폰(1186), 또는 마이크(1188) 등을 통해 입력 또는 출력되는 소리 정보를 처리할 수 있다. 카메라 모듈(1191)은, 예를 들면, 정지 영상 및 동영상을 촬영할 수 있는 장치로서, 한 실시예에 따르면, 하나 이상의 이미지 센서(예: 전면 센서 또는 후면 센서), 렌즈, 이미지 시그널 프로세서(ISP), 또는 플래시(예: LED 또는 xenon lamp 등)를 포함할 수 있다. 전력 관리 모듈(1195)은, 예를 들면, 전자 장치(1101)의 전력을 관리할 수 있다. 한 실시예에 따르면, 전력 관리 모듈(1195)은 PMIC(power management integrated circuit), 충전 IC, 또는 배터리 또는 연료 게이지를 포함할 수 있다. PMIC는, 유선 및/또는 무선 충전 방식을 가질 수 있다. 무선 충전 방식은, 예를 들면, 자기공명 방식, 자기유도 방식 또는 전자기파 방식 등을 포함하며, 무선 충전을 위한 부가적인 회로, 예를 들면, 코일 루프, 공진 회로, 또는 정류기 등을 더 포함할 수 있다. 배터리 게이지는, 예를 들면, 배터리(1196)의 잔량, 충전 중 전압, 전류, 또는 온도를 측정할 수 있다. 배터리(1196)는, 예를 들면, 충전식 전지 및/또는 태양 전지를 포함할 수 있다.
인디케이터(1197)는 전자 장치(1101) 또는 그 일부(예: 프로세서(1110))의 특정 상태, 예를 들면, 부팅 상태, 메시지 상태 또는 충전 상태 등을 표시할 수 있다. 모터(1198)는 전기적 신호를 기계적 진동으로 변환할 수 있고, 진동, 또는 햅틱 효과 등을 발생시킬 수 있다. 전자 장치(1101)는, 예를 들면, DMB(digital multimedia broadcasting), DVB(digital video broadcasting), 또는 미디어플로(mediaFloTM) 등의 규격에 따른 미디어 데이터를 처리할 수 있는 모바일 TV 지원 장치(예: GPU)를 포함할 수 있다. 본 문서에서 기술된 구성요소들 각각은 하나 또는 그 이상의 부품(component)으로 구성될 수 있으며, 해당 구성요소의 명칭은 전자 장치의 종류에 따라서 달라질 수 있다. 다양한 실시예에서, 전자 장치(예: 전자 장치(1101))는 일부 구성요소가 생략되거나, 추가적인 구성요소를 더 포함하거나, 또는, 구성요소들 중 일부가 결합되어 하나의 개체로 구성되되, 결합 이전의 해당 구성요소들의 기능을 동일하게 수행할 수 있다.
도 12은 다양한 실시예에 따른 프로그램 모듈의 블록도이다. 한 실시예에 따르면, 프로그램 모듈(1210)(예: 프로그램(1040))은 전자 장치(예: 전자 장치(1001))에 관련된 자원을 제어하는 운영 체제 및/또는 운영 체제 상에서 구동되는 다양한 어플리케이션(예: 어플리케이션 프로그램(1047))을 포함할 수 있다. 운영 체제는, 예를 들면, AndroidTM, iOSTM, WindowsTM, SymbianTM, TizenTM, 또는 BadaTM를 포함할 수 있다. 도 12을 참조하면, 프로그램 모듈(1210)은 커널(1220)(예: 커널(1041)), 미들웨어(1230)(예: 미들웨어(1043)), (API(1260)(예: API(1045)), 및/또는 어플리케이션(1270)(예: 어플리케이션 프로그램(1047))을 포함할 수 있다. 프로그램 모듈(1210)의 적어도 일부는 전자 장치 상에 프리로드 되거나, 외부 전자 장치(예: 전자 장치(1002, 1004), 서버(1006) 등)로부터 다운로드 가능하다.
커널(1220)은, 예를 들면, 시스템 리소스 매니저(1221) 및/또는 디바이스 드라이버(1223)를 포함할 수 있다. 시스템 리소스 매니저(1221)는 시스템 리소스의 제어, 할당, 또는 회수를 수행할 수 있다. 한 실시예에 따르면, 시스템 리소스 매니저(1221)는 프로세스 관리부, 메모리 관리부, 또는 파일 시스템 관리부를 포함할 수 있다. 디바이스 드라이버(1223)는, 예를 들면, 디스플레이 드라이버, 카메라 드라이버, 블루투스 드라이버, 공유 메모리 드라이버, USB 드라이버, 키패드 드라이버, WiFi 드라이버, 오디오 드라이버, 또는 IPC(inter-process communication) 드라이버를 포함할 수 있다. 미들웨어(1230)는, 예를 들면, 어플리케이션(1270)이 공통적으로 필요로 하는 기능을 제공하거나, 어플리케이션(1270)이 전자 장치 내부의 제한된 시스템 자원을 사용할 수 있도록 API(1260)를 통해 다양한 기능들을 어플리케이션(1270)으로 제공할 수 있다. 한 실시예에 따르면, 미들웨어(1230) 는 런타임 라이브러리(1235), 어플리케이션 매니저(1241), 윈도우 매니저(1242), 멀티미디어 매니저(1243), 리소스 매니저(1244), 파워 매니저(1245), 데이터베이스 매니저(1246), 패키지 매니저(1247), 커넥티비티 매니저(1248), 노티피케이션 매니저(1249), 로케이션 매니저(1250), 그래픽 매니저(1251), 시큐리티 매니저(1252), 또는 확장 스크린 매니저(1253) 중 적어도 하나를 포함할 수 있다.
런타임 라이브러리(1235)는, 예를 들면, 어플리케이션(1270)이 실행되는 동안에 프로그래밍 언어를 통해 새로운 기능을 추가하기 위해 컴파일러가 사용하는 라이브러리 모듈을 포함할 수 있다. 런타임 라이브러리(1235)는 입출력 관리, 메모리 관리, 또는 산술 함수 처리를 수행할 수 있다. 어플리케이션 매니저(1241)는, 예를 들면, 어플리케이션(1270)의 생명 주기를 관리할 수 있다. 윈도우 매니저(1242)는 화면에서 사용되는 GUI 자원을 관리할 수 있다. 멀티미디어 매니저(1243)는 미디어 파일들의 재생에 필요한 포맷을 파악하고, 해당 포맷에 맞는 코덱을 이용하여 미디어 파일의 인코딩 또는 디코딩을 수행할 수 있다. 리소스 매니저(1244)는 어플리케이션(1270)의 소스 코드 또는 메모리의 공간을 관리할 수 있다. 파워 매니저(1245)는, 예를 들면, 배터리의 용량 또는 전원을 관리하고, 전자 장치의 동작에 필요한 전력 정보를 제공할 수 있다. 한 실시예에 따르면, 파워 매니저(1245)는 바이오스(BIOS: basic input/output system)와 연동할 수 있다. 데이터베이스 매니저(1246)는, 예를 들면, 어플리케이션(1270)에서 사용될 데이터베이스를 생성, 검색, 또는 변경할 수 있다. 패키지 매니저(1247)는 패키지 파일의 형태로 배포되는 어플리케이션의 설치 또는 갱신을 관리할 수 있다.
커넥티비티 매니저(1248)는, 예를 들면, 무선 연결을 관리할 수 있다. 노티피케이션 매니저(1249)는, 예를 들면, 도착 메시지, 약속, 근접성 알림 등의 이벤트를 사용자에게 제공할 수 있다. 로케이션 매니저(1250)는, 예를 들면, 전자 장치의 위치 정보를 관리할 수 있다. 그래픽 매니저(1251)는, 예를 들면, 사용자에게 제공될 그래픽 효과 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다. 보안 매니저(1252)는, 예를 들면, 시스템 보안 또는 사용자 인증을 제공할 수 있다. 확장 스크린 매니저(1253)는, 예를 들면, 그래픽이 표시될 디스플레이의 영역을 결정할 수 있다. 한 실시예에 따르면, 확장 스크린 매니저(1253)는 그래픽이 표시되도록 결정된 디스플레이의 영역을 통하여 제공될 정보, 그래픽 효과 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다. 한 실시예에 따르면, 미들웨어(1230)는 전자 장치의 음성 또는 영상 통화 기능을 관리하기 위한 통화(telephony) 매니저 또는 전술된 구성요소들의 기능들의 조합을 형성할 수 있는 하는 미들웨어 모듈을 포함할 수 있다. 한 실시예에 따르면, 미들웨어(1230)는 운영 체제의 종류 별로 특화된 모듈을 제공할 수 있다. 미들웨어(1230)는 동적으로 기존의 구성요소를 일부 삭제하거나 새로운 구성요소들을 추가할 수 있다. API(1260)는, 예를 들면, API 프로그래밍 함수들의 집합으로, 운영 체제에 따라 다른 구성으로 제공될 수 있다. 예를 들면, 안드로이드 또는 iOS의 경우, 플랫폼 별로 하나의 API 셋을 제공할 수 있으며, 타이젠의 경우, 플랫폼 별로 두 개 이상의 API 셋을 제공할 수 있다.
어플리케이션(1270)은, 예를 들면, 홈(1271), 다이얼러(1272), SMS/MMS(1273), IM(instant message)(1274), 브라우저(1275), 카메라(1276), 알람(1277), 컨택트(1278), 음성 다이얼(1279), 이메일(1280), 달력(1281), 미디어 플레이어(1282), 앨범(1283), 와치(1284), 헬스 케어(예: 운동량 또는 혈당 등을 측정), 또는 환경 정보(예: 기압, 습도, 또는 온도 정보) 제공 어플리케이션을 포함할 수 있다. 한 실시예에 따르면, 어플리케이션(1270)은 전자 장치와 외부 전자 장치 사이의 정보 교환을 지원할 수 있는 정보 교환 어플리케이션을 포함할 수 있다. 정보 교환 어플리케이션은, 예를 들면, 외부 전자 장치에 특정 정보를 전달하기 위한 노티피케이션 릴레이 어플리케이션, 또는 외부 전자 장치를 관리하기 위한 장치 관리 어플리케이션을 포함할 수 있다. 예를 들면, 알림 전달 어플리케이션은 전자 장치의 다른 어플리케이션에서 발생된 알림 정보를 외부 전자 장치로 전달하거나, 또는 외부 전자 장치로부터 알림 정보를 수신하여 사용자에게 제공할 수 있다. 장치 관리 어플리케이션은, 예를 들면, 전자 장치와 통신하는 외부 전자 장치의 기능(예: 외부 전자 장치 자체(또는, 일부 구성 부품)의 턴-온/턴-오프 또는 디스플레이의 밝기(또는, 해상도) 조절), 또는 외부 전자 장치에서 동작하는 어플리케이션을 설치, 삭제, 또는 갱신할 수 있다. 한 실시예에 따르면, 어플리케이션(1270)은 외부 전자 장치의 속성에 따라 지정된 어플리케이션(예: 모바일 의료 기기의 건강 관리 어플리케이션)을 포함할 수 있다. 한 실시예에 따르면, 어플리케이션(1270)은 외부 전자 장치로부터 수신된 어플리케이션을 포함할 수 있다. 프로그램 모듈(1210)의 적어도 일부는 소프트웨어, 펌웨어, 하드웨어(예: 프로세서(1110)), 또는 이들 중 적어도 둘 이상의 조합으로 구현(예: 실행)될 수 있으며, 하나 이상의 기능을 수행하기 위한 모듈, 프로그램, 루틴, 명령어 세트 또는 프로세스를 포함할 수 있다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. "모듈"은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. "모듈"은 기계적으로 또는 전자적으로 구현될 수 있으며, 예를 들면, 어떤 동작들을 수행하는, 알려졌거나 앞으로 개발될, ASIC(application-specific integrated circuit) 칩, FPGAs(field-programmable gate arrays), 또는 프로그램 가능 논리 장치를 포함할 수 있다. 다양한 실시예에 따른 장치(예: 모듈들 또는 그 기능들) 또는 방법(예: 동작들)의 적어도 일부는 프로그램 모듈의 형태로 컴퓨터로 판독 가능한 저장 매체(예: 메모리(1030))에 저장된 명령어로 구현될 수 있다. 상기 명령어가 프로세서(예: 프로세서(1020))에 의해 실행될 경우, 프로세서가 상기 명령어에 해당하는 기능을 수행할 수 있다. 컴퓨터로 판독 가능한 기록 매체는, 하드디스크, 플로피디스크, 마그네틱 매체(예: 자기테이프), 광기록 매체(예: CD-ROM, DVD, 자기-광 매체 (예: 플롭티컬 디스크), 내장 메모리 등을 포함할 수 있다. 명령어는 컴파일러에 의해 만들어지는 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 다양한 실시예에 따른 모듈 또는 프로그램 모듈은 전술한 구성요소들 중 적어도 하나 이상을 포함하거나, 일부가 생략되거나, 또는 다른 구성요소를 더 포함할 수 있다. 다양한 실시예에 따른, 모듈, 프로그램 모듈 또는 다른 구성요소에 의해 수행되는 동작들은 순차적, 병렬적, 반복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작이 추가될 수 있다.

Claims (20)

  1. 제1층에 형성된 제1 패턴;
    상기 제1층의 하부 적어도 하나의 제2층에 형성된 제2 패턴;
    상기 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아(via); 및
    상기 비아가 형성된 영역의 적어도 일부를 제거함에 따라 형성되며, 상기 제1 패턴과 제2 패턴을 전기적으로 분리하는 홈
    을 포함하는 인쇄회로기판.
  2. 제1항에서, 상기 홈은,
    상기 제1 패턴의 두께 이상이면서 상기 제1 패턴의 상면에서 상기 제2 패턴의 상면까지의 간격 미만의 깊이를 갖는 인쇄회로기판.
  3. 제1항에서,
    상기 제2 패턴이 복수의 상기 제2층에 형성되어, 상기 비아를 통해서 연결된 신호 라인이면,
    상기 홈은, 상기 제1 패턴과 상기 제2 패턴을 전기적으로 분리하되, 상기 비아를 통해서 연결된 상기 복수의 제2층 간의 상기 제2 패턴을 전기적으로 분리하지 않는 깊이로 형성되는 것인 인쇄회로기판.
  4. 제1항에서, 상기 제2 패턴이 복수의 상기 제2층에 형성된 서로 다른 복수의 신호 라인이며, 상기 비아가, 상기 복수의 제2층에 형성된 서로 다른 복수의 신호 라인을 연결하면,
    상기 홈은, 상기 제1 패턴 및 상기 복수의 제2층에 형성된 상기 제2 패턴 간을 서로 전기적으로 분리 가능한 깊이로 형성되는 것인 인쇄회로기판.
  5. 제1항에서,
    상기 제1층에서 상기 비아의 외부로 노출된 제1 영역에는 절연 물질이 도포되지 않으며, 상기 홈은,
    상기 제1 영역을 에칭함에 따라 형성되는 것인 인쇄회로기판.
  6. 제1항에서, 상기 제1 패턴의 폭이 상기 홈의 직경을 초과하면, 상기 홈은,상기 제1층 상의 상기 제1 패턴을 단선하지 않는 인쇄회로기판.
  7. 제6항에서, 상기 제1 패턴은,
    그라운드 및 전원 라인 중 적어도 하나를 포함하는 것인 인쇄회로기판.
  8. 제1항에서, 상기 제1 패턴의 폭이 상기 홈의 직경 이하이면, 상기 홈은,
    상기 제1층 상의 상기 제1 패턴을 단선하는 인쇄회로기판.
  9. 제1항에서, 상기 홈이 형성된 영역의 상단에는,
    절연 물질이 도포되는 것인 인쇄회로기판.
  10. 제1항에서, 상기 비아는,
    상기 제2층 중 적어도 하나의 층에서, 상기 적어도 하나의 층에 형성된 전체 영역 중에서 그 단면 면적의 1/3 미만이 상기 제2 패턴과 겹치도록 형성되는 것인 인쇄회로기판.
  11. 제1항에서, 상기 비아는,
    상기 제2층 중 적어도 하나의 층에서, 상기 적어도 하나의 층에 형성된 전체 영역 중에서 그 단면 면적의 1/3 이상이 상기 제2 패턴과 겹치도록 형성되는 것인 인쇄회로기판.
  12. 제1항에서,
    상기 제1층에 실장되는 적어도 하나의 부품 요소를 더 포함하고,
    상기 제1 패턴은, 상기 부품 요소의 각 패드를 전해질 소프트 도금을 위한 더미 라인(dummy line)이며,
    상기 제2 패턴은, 상기 부품 요소의 신호 라인인 인쇄회로기판.
  13. 제12항에서, 상기 제1층에는, 상기 적어도 하나의 패드가 형성되며,
    상기 부품 요소의 각 핀은, 상기 각 핀에 대응하는 상기 패드에 와이어 본딩(wire bonding)되는 것인 인쇄회로기판.
  14. 집적 모듈이 실장된 반도체 기판;
    상기 집적 모듈을 제어하기 위한 명령어가 저장된 메모리;
    상기 집적 모듈과 전기적으로 연결되며, 상기 명령어를 이용하여 상기 집적 모듈을 제어하는 프로세서;를 포함하고,
    상기 인쇄회로기판은,
    제1층에 형성된 제1 패턴;
    상기 제1층의 하부 적어도 하나의 제2층에 형성된 제2 패턴;
    상기 제1 패턴과 제2 패턴을 전기적으로 연결하는 비아(via); 및
    상기 비아가 형성된 영역의 적어도 일부를 제거함에 따라 형성되며, 상기 제1 패턴과 제2 패턴을 전기적으로 분리하는 홈
    을 포함하는 것인 전자 장치.
  15. 제14항에서, 상기 홈은,
    상기 제1 패턴의 두께 이상이면서 상기 제1 패턴의 상면에서 상기 제2 패턴의 상면까지의 간격 미만의 깊이를 갖는 전자 장치.
  16. 제14항에서, 상기 제2 패턴이 복수의 상기 제2층에 형성되어, 상기 비아를 통해서 연결된 신호 라인이면,
    상기 홈은, 상기 제1 패턴과 상기 제2 패턴을 전기적으로 분리하되, 상기 비아를 통해서 연결된 상기 복수의 제2층 간의 상기 제2 패턴을 전기적으로 분리하지 않는 깊이로 형성되는 것인
    전자 장치.
  17. 제14항에서, 상기 제2 패턴은, 복수의 상기 제2층에 형성된 서로 다른 신호 라인이고, 상기 비아가, 상기 복수의 제2층에 형성된 서로 다른 복수의 신호 라인을 연결하면,
    상기 홈은, 상기 제1 패턴 및 상기 복수의 제2층에 형성된 서로 다른 상기 제2 패턴 간을 서로 전기적으로 분리 가능한 깊이로 형성되는 것인 인쇄회로기판.
  18. 제14항에서, 상기 제1 패턴의 폭이 상기 홈의 직경을 초과하면,
    상기 홈은, 상기 제1층 상의 상기 제1 패턴을 단선하지 않는 것인 전자 장치.
  19. 제14항에서, 상기 제1 패턴의 폭이 상기 홈의 직경 이하이면,
    상기 홈은, 상기 제1층 상의 상기 제1 패턴을 단선하는 것인 전자 장치.
  20. 제14항에서, 상기 비아는,
    상기 제2층 중 적어도 하나의 층에서, 상기 적어도 하나의 층에 형성된 전체 영역 중에서 그 단면 면적의 1/3 미만이 상기 제2 패턴과 겹치도록 형성되는 것인 전자 장치.
KR1020160168595A 2016-12-12 2016-12-12 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치 KR20180067148A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160168595A KR20180067148A (ko) 2016-12-12 2016-12-12 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치
PCT/KR2017/014018 WO2018110881A1 (en) 2016-12-12 2017-12-01 Printed circuit board and electronic device with the same
CN201780073185.0A CN109997417B (zh) 2016-12-12 2017-12-01 印刷电路板和具有该印刷电路板的电子装置
EP17881975.1A EP3513632A4 (en) 2016-12-12 2017-12-01 PRINTED CIRCUIT BOARD AND ELECTRONIC DEVICE HAVING THE SAME
US15/835,223 US10602610B2 (en) 2016-12-12 2017-12-07 Printed circuit board and electronic device with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160168595A KR20180067148A (ko) 2016-12-12 2016-12-12 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치

Publications (1)

Publication Number Publication Date
KR20180067148A true KR20180067148A (ko) 2018-06-20

Family

ID=62489971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160168595A KR20180067148A (ko) 2016-12-12 2016-12-12 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치

Country Status (5)

Country Link
US (1) US10602610B2 (ko)
EP (1) EP3513632A4 (ko)
KR (1) KR20180067148A (ko)
CN (1) CN109997417B (ko)
WO (1) WO2018110881A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3095287B1 (fr) * 2019-04-19 2022-11-04 Linxens Holding Module de capteur biométrique pour carte à puce et procédé de fabrication d’un tel module

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153973A (ja) * 1994-11-30 1996-06-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
EP1663569A4 (en) * 2003-09-19 2009-04-15 Viasystems Group Inc BORE HOUSING SYSTEM WITH CLOSED LOOP
US7501586B2 (en) * 2004-10-29 2009-03-10 Intel Corporation Apparatus and method for improving printed circuit board signal layer transitions
US8439690B2 (en) * 2009-01-15 2013-05-14 Polymatech Co., Ltd. Connector
US20120012380A1 (en) * 2009-04-13 2012-01-19 Miller Joseph P Back Drill Verification Feature
CN201700086U (zh) * 2010-05-26 2011-01-05 柏腾科技股份有限公司 用于镀膜制程的绝缘贯孔结构
US9084353B2 (en) * 2010-06-29 2015-07-14 Fci Structured circuit board and method
JP6385075B2 (ja) * 2013-04-15 2018-09-05 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US9526178B2 (en) * 2013-08-15 2016-12-20 Huawei Technologies Co., Ltd. Printed circuit board method
CN103442528B (zh) * 2013-08-15 2016-08-10 华为技术有限公司 一种pcb板背钻方法和系统
US9331058B2 (en) * 2013-12-05 2016-05-03 Apple Inc. Package with SoC and integrated memory
US9894773B2 (en) * 2013-12-17 2018-02-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Adding test access to a back-drilled VIA
JP2015185735A (ja) * 2014-03-25 2015-10-22 日立化成株式会社 多層配線板及びその製造方法
TWM509898U (zh) 2014-12-26 2015-10-01 Giantplus Technology Co Ltd 光感測器

Also Published As

Publication number Publication date
EP3513632A1 (en) 2019-07-24
WO2018110881A1 (en) 2018-06-21
EP3513632A4 (en) 2019-09-25
US10602610B2 (en) 2020-03-24
CN109997417B (zh) 2022-04-12
US20180168035A1 (en) 2018-06-14
CN109997417A (zh) 2019-07-09

Similar Documents

Publication Publication Date Title
CN107454742B (zh) 印刷电路板以及包括该印刷电路板的电子装置
US10466822B2 (en) Electronic device including display and method for manufacturing display
US10608324B2 (en) Electronic device comprising antenna
US11145951B2 (en) Antenna device and electronic device having same
KR102348486B1 (ko) 전자 장치
US9854678B2 (en) Electronic device including cable supporting structure
US10320067B2 (en) Device and method for performing communication
EP3504867B1 (en) Electronic device including antenna
US11769946B2 (en) Electronic device comprising antenna
US10268305B2 (en) Electronic device and method of controlling the same
KR20180079978A (ko) 터치 정확도 향상을 위한 터치 센서의 배치 방법 및 상기 방법을 이용한 전자 장치
KR20170087684A (ko) 전자 장치의 키 모듈 및 그 제작방법
KR20170071348A (ko) 차폐 구조를 포함하는 전자 장치
US9858930B2 (en) Electronic device and audio converting method thereof
US10224677B2 (en) Connector device
US11128038B2 (en) Electronic device comprising antenna
KR20170096771A (ko) 안테나를 포함한 전자 장치
US20170201013A1 (en) Electronic device including metal housing antenna
US11271307B2 (en) Electronic device and method for receiving radio signal in electronic device
US20170117639A1 (en) Electronic device
US10338703B2 (en) Touch pad for electronic device
KR20180067148A (ko) 인쇄회로기판 및 인쇄회로기판이 적용된 전자 장치
KR102514383B1 (ko) 인쇄회로기판을 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal