JP2014154593A - 高周波パッケージ - Google Patents
高周波パッケージ Download PDFInfo
- Publication number
- JP2014154593A JP2014154593A JP2013020683A JP2013020683A JP2014154593A JP 2014154593 A JP2014154593 A JP 2014154593A JP 2013020683 A JP2013020683 A JP 2013020683A JP 2013020683 A JP2013020683 A JP 2013020683A JP 2014154593 A JP2014154593 A JP 2014154593A
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- connection
- dielectric layers
- connection point
- via conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】比較的簡単な配線構造により、高周波信号の良好な伝送特性を確保し得る高周波パッケージを提供する。
【解決手段】本発明の高周波パッケージ1は、積層基板に電子部品が載置され、電子部品の端子と接続点N1との間で信号を伝送する信号配線10と、接続点N2と外部接続用のパッドとの間で信号を伝送する信号配線11と、各誘電体層Lを積層方向に貫き上下の接続点N1、N2の間を電気的に接続する複数のビア導体12と、積層方向に隣接するビア導体12同士を電気的に接続する所定数の接続導体13と、各誘電体層Lに形成され、複数のビア導体12が配置される領域を取り囲むグランド導体15を備えている。複数のビア導体12は、平面視においてX方向に沿って一定間隔Pで順次ずれた位置に形成され、上下のビア導体12(1)、12(11)を除き、X方向の同一位置に配置される2個以上のビア導体12を多段接続した接続構造を有する。
【選択図】図1
【解決手段】本発明の高周波パッケージ1は、積層基板に電子部品が載置され、電子部品の端子と接続点N1との間で信号を伝送する信号配線10と、接続点N2と外部接続用のパッドとの間で信号を伝送する信号配線11と、各誘電体層Lを積層方向に貫き上下の接続点N1、N2の間を電気的に接続する複数のビア導体12と、積層方向に隣接するビア導体12同士を電気的に接続する所定数の接続導体13と、各誘電体層Lに形成され、複数のビア導体12が配置される領域を取り囲むグランド導体15を備えている。複数のビア導体12は、平面視においてX方向に沿って一定間隔Pで順次ずれた位置に形成され、上下のビア導体12(1)、12(11)を除き、X方向の同一位置に配置される2個以上のビア導体12を多段接続した接続構造を有する。
【選択図】図1
Description
本発明は、高周波信号を伝送可能な高周波パッケージに関し、特に、電子部品が載置され、伝送線路を経由して高周波信号を伝送可能に構成された高周波パッケージに関するものである。
従来から、複数の誘電体層を含む積層基板上に半導体チップ等の電子部品を載置し、電子部品と外部基板の間で伝送される信号の伝送線路を構成したパッケージが用いられている。特に、10GHz程度以上の高周波信号を伝送させる高周波パッケージを実現する場合、高周波信号の伝送特性の劣化を防止する観点から、配線構造の設計が重要になる。高周波信号の伝送に用いる信号配線は、導体パターン同士の容量結合の影響や線路のインダクタンス成分の影響をできるだけ抑制するとともに、入出力部における反射損失を抑制するようにインピーダンス整合を考慮した設計が求められる。この種の高周波パッケージにおける一般的な伝送線路としては、例えば、電子部品の端子から、上層の誘電体層に形成された信号配線と、積層方向に延びる複数のビア導体と、下層の誘電体層に形成された信号配線をそれぞれ経由して、外部端子まで電気的に接続される配線構造が知られている(例えば、特許文献1、2参照)。例えば、特許文献1には、上層及び下層の信号配線(11、21)と積層方向に貫く複数のビア導体(34)を含む配線構造が開示されている(図1、図9、図17等)。このうち、図17の複数のビア導体(34)は平面視で同一位置に配置されているのに対し、図1、図9の複数のビア導体(34)が平面視で順次ずれた位置に配置されている。このように、特許文献1の配線構造は、ビア導体(34)の位置を順次ずらすことにより、上層及び下層の信号配線(11、21)の長さを短縮し、この部分のインダクタンス成分の影響による高周波特性の劣化の防止を図っている。
例えば、特許文献1の図9に開示された配線構造によれば、積層方向の中央に近づくほど、上下に隣接するビア導体(34)の間の位置ずれ量が小さくなっていく。これにより、複数のビア導体(34)の端部同士を接続する複数の接続導体(33)の長さが積層方向で緩やかに変化し、グランド導体(35)との距離を適正に保つことで、インピーダンス整合の向上を図っている。しかしながら、上記従来の配線構造においては、複数のビア導体(34)が直線状に接続される場合に比べ、高周波信号を伝送する際、隣接するビア導体(34)を接続する各々の接続導体(33)からの反射が問題となる。しかも、複数の接続導体(33)は、複数のビア導体(34)の全ての隣接箇所に形成されるので、かかる構造により、高周波信号の多重反射による損失の増加は避けられない。また、上記従来の配線構造においては、複数のビア導体(34)が、平面視で(例えば、積層方向の上部から見たとき)不均一なピッチで配置され、複数の接続導体(33)はいずれも異なる長さを有している。そのため、伝送線路において一部の接続導体(33)の長さが長くなることによりインダクタタンス成分が増加し、そこからの部分的な反射が問題となる。この問題に対し、特許文献1の図1に開示された配線構造のように、複数のビア導体(34)を平面視で等ピッチで配置したとしても、上述の多重反射の問題は解消されない上に、上層及び下層におけるインピーダンス整合が劣化するので、高周波特性の向上は期待できない。
本発明はこれらの問題を解決するためになされたものであり、比較的簡単な配線構造により高周波信号の良好な伝送特性を実現可能な高周波パッケージを提供することを目的とする。
上記課題を解決するために、本発明の高周波パッケージは、積層された複数の誘電体層を含む積層基板に電子部品を載置した高周波パッケージであって、前記電子部品の端子と、前記複数の誘電体層のうち最上層の誘電体層に形成された第1の接続点との間で信号を伝送し、平面視において前記端子の側から前記第1の接続点まで第1の方向に延びる線路部分を含む第1の信号配線と、前記複数の誘電体層のうち最下層の誘電体層に形成された第2の接続点と、外部接続用のパッドとの間で前記信号を伝送し、平面視において前記第2の接続点から前記パッドの側まで前記第1の方向に延びる線路部分を含む第2の信号配線と、前記複数の誘電体層を積層方向に貫き、前記第1の接続点と前記第2の接続点との間を電気的に接続する複数のビア導体と、前記複数の誘電体層のうち所定数の誘電体層にそれぞれ形成され、積層方向に隣接する前記ビア導体同士を電気的に接続する所定数の接続導体と、前記複数の誘電体層の各々に形成され、平面視において前記複数のビア導体が配置される領域を取り囲むグランド導体と、を備え、前記複数のビア導体は、平面視において前記第1の方向に沿って一定間隔で順次ずれた位置に形成され、前記複数のビア導体は、前記第1の接続点で前記第1の信号配線と接続するビア導体及び前記第2の接続点で前記第2の信号配線と接続するビア導体を除いて、前記第1の方向の同一位置に配置される2個以上のビア導体を多段接続した接続構造を有することを特徴としている。
本発明の高周波パッケージによれば、電子部品の端子から第1の接続点までの第1の信号配線と、上層側の第1の接続点から下層側の第2の接続点までの複数のビア導体と、第2の接続点から外部接続用のパッドまでの第2の信号配線とを含む伝送線路を経由して高周波信号が伝送される。このうち、複数のビア導体は、グランド導体に取り囲まれた領域内で、平面視において第1の方向に沿って一定間隔で順次ずれた位置に形成され、第1の接続点の直下と第2の接続点の直上を除き、第1の方向の同一位置に配置される2個以上のビア導体を多段接続した接続構造を有する。よって、隣接するビア導体同士を接続する接続導体は、第1の方向の位置が異なるビア導体の間に形成すればよいので、その個数を減らすことができ、接続導体の多重反射による影響を抑制することができる。また、複数のビア導体が第1の方向に等ピッチで配列されるので、第1及び第2の信号配線の長さを抑制することに加え、所定数の接続導体が部分的に長くなることを防止し、インダクタンスの増加に起因するインピーダンスの不整合を防止することができる。
本発明において、複数のビア導体のうち、第1の方向における第1の位置には、第1の接続点で第1の信号配線と接続する1個のビア導体のみを配置し、第2の方向における第2の位置には、第2の接続点で第2の信号配線と接続する1個のビア導体のみを配置してもよい。このような配置により、複数のビア導体を第1の方向に等ピッチで配列したとしても、第1及び第2の信号配線の近傍を除き、それぞれのビア導体とその周囲のグランド導体との距離をある程度離すことで、高周波特性の向上が可能となる。
本発明において、所定数の接続導体の各々は、多段接続された2個以上のビア導体の上端部又は下端部にのみ配置することが望ましい。これにより、ビア導体の接続段数を増やした分だけ、接続導体の個数を減らすことができ、多重反射の抑制に有利となる。また、複数の誘電体層の積層方向の中央に近いほど、多段接続された2個以上のビア導体の接続段数を増加させることが望ましい。これにより、積層方向の中央寄りの部分で、周囲のグランド導体に近づき過ぎることを防止し、高周波特性のさらなる向上が可能となる。なお、ビア導体の接続段数は2個又は3個とし、3個のビア導体を接続した部分を中央寄りに配置することも可能である。
本発明において、高周波パッケージを伝送される信号として、例えば、周波数を25GHz以下に設定することが望ましい。本発明の配線構造により、特に10〜25GHzの周波数特性の向上が見込まれるからである(例えば、図7〜図9参照)。
また、上記課題を解決するために、本発明の高周波パッケージは、積層された複数の誘電体層を含む積層基板に電子部品を載置した高周波パッケージであって、前記電子部品の端子と、前記複数の誘電体層のうち最上層の誘電体層に形成された第1の接続点との間で信号を伝送し、平面視において前記端子の側から前記第1の接続点まで第1の方向に延びる線路部分を含む第1の信号配線と、前記複数の誘電体層のうち最下層の誘電体層に形成された第2の接続点と、外部接続用のパッドとの間で前記信号を伝送し、平面視において前記第2の接続点から前記パッドの側まで前記第1の方向に延びる線路部分を含む第2の信号配線と、前記複数の誘電体層を積層方向に貫き、前記第1の接続点と前記第2の接続点との間を電気的に接続する複数のビア導体と、前記複数の誘電体層のうち所定数の誘電体層にそれぞれ形成され、積層方向に隣接する前記ビア導体同士を電気的に接続する所定数の接続導体と、前記複数の誘電体層の各々に形成され、平面視において前記複数のビア導体が配置される領域を取り囲むグランド導体とを備え、前記所定数の接続導体の各々は、前記第1の方向に沿って同一の長さで形成され、前記所定数の接続導体は、互いに2層以上の前記誘電体層を挟んで積層方向に対向配置されていることを特徴としている。本発明の高周波パッケージにより、上述した作用効果を得ることができる。なお、本発明において、複数の誘電体層の積層方向の中央に近いほど、所定の接続導体の積層方向の互いの距離を増加させてもよい。
本発明によれば、高周波パッケージにおいて高周波信号を伝送するために、平面視において、複数のビア導体を一定間隔で順次ずらして配置し、かつ同一位置の2個以上のビア導体を多段接続した接続構造としたので、接続導体の個数を減らして多重反射の影響を抑制するとともに、接続導体が部分的に長くなる箇所のインダクタンスの影響を抑制することができる。その結果、比較的簡単な配線構造により、伝送線路の良好なインピーダンス整合を確保して、高周波信号の伝送特性の向上が可能な高周波パッケージを実現することができる。
以下、本発明の好適な実施形態について、図面を参照しながら説明する。ただし、以下に述べる実施形態は本発明を適用した形態の一例であって、本発明が本実施形態の内容により限定されることはない。
図1及び図2を参照して、本実施形態の高周波パッケージの構造の概要について説明する。図1は、本実施形態の高周波パッケージ1の部分的な領域の側面図を示し、図2は、図1に示す高周波パッケージ1を誘電体層L(1)の上方から見た平面図を示している。本実施形態の高周波パッケージ1には、図1及び図2には示されない領域(図1の右側)に半導体チップ等の電子部品(不図示)が載置され、その電子部品の複数の端子と外部回路との間の電気的接続のために本発明の配線構造が形成されている。図1及び図2では、電子部品の1個の端子から高周波パッケージ1の底面の1個の外部接続用のパッド(不図示)に至る1つの伝送線路に用いる配線構造が例示される。
図1に示す高周波パッケージ1の積層基板は、全部で13層の誘電体層Lが積層された構造を有している。このうち、上層から順に番号を付した11層の誘電体層L(1)〜L(11)は、本発明の配線構造の形成領域に含まれる複数の誘電体層に相当する。また、11層の誘電体層L(1)〜L(11)の上部に積層された2層の誘電体層L(高周波パッケージ1の左半分)は、高周波パッケージ1に載置された電子部品を取り囲む壁状に形成される。各々の誘電体層Lは、それぞれに必要な電気的特性に応じた厚さに形成され、その表面には各々に固有の導体パターンが形成されている。例えば、13層の誘電体層Lからなる積層基板は、比較的高い誘電率を有する高温焼成の多層セラミックにより形成される。
本発明に係る配線構造の形成領域のうち、上層側の誘電体層L(1)の表面には、電子部品の1個の端子から延伸される信号配線10(本発明の第1の信号配線)が形成されている。また、下層側の誘電体層L(11)の裏面には、外部接続用の1個のパッドに延伸される信号配線11(本発明の第2の信号配線)が形成されている。図1の下部には、便宜上、紙面横方向をX方向(本発明の第1の方向)と定め、複数の誘電体層Lの積層方向をZ方向と定め、X方向及びZ方向をそれぞれ矢印にて示している。同様に、図2の下部には、平面視でX方向に直交する方向(図1の紙面垂直方向)をY方向と定め、X方向及びY方向をそれぞれ矢印にて示している。よって、上下の各信号配線10、11は、いずれもX方向に延びる伝送線路である。
それぞれの誘電体層Lには、信号伝送用の複数のビア導体12が形成され、各々のビア導体12が誘電体層LをZ方向に貫いている。そして、上層の誘電体層L(1)と下層の誘電体層L(11)との間は、上層から順に番号を付した11本のビア導体12(1)〜12(11)を介して電気的に接続されている。このうち、最上層のビア導体12(1)は上端の接続点N1(本発明の第1の接続点)を介して信号配線10と電気的に接続され、最下層のビア導体12(11)は下端の接続点N2(本発明の第2の接続点)を介して信号配線11と電気的に接続されている。また、複数のビア導体12のうち、Z方向に隣接するビア導体12のそれぞれのX方向の位置が異なる箇所に、所定数(図1では、5個)の接続導体13が形成され、接続導体13を介して上下のビア導体12が電気的に接続されている。なお、Z方向に隣接するビア導体12のX方向の位置が同一である箇所には、ビア導体12の直径より若干大きい端部導体14が形成されている。
図1及び図2からわかるように、それぞれのビア導体12は、等しいピッチPでX方向に順次ずれる位置関係にある。具体的には、最上層のビア導体12(1)のX方向の基準位置X0に対し左方向にXが増加すると仮定すると、2個のビア導体12(2)、12(3)が位置X0+Pに配置され、3個のビア導体12(4)、12(5)、12(6)が位置X0+2Pに配置され、2個のビア導体12(7)、12(8)が位置X0+3Pに配置され、2個のビア導体12(9)、12(10)が位置X0+4Pに配置され、最下層のビア導体12(11)が位置X0+5Pに配置されている。よって、最上層及び最下層のビア導体12(1)、12(11)を除き、X方向の同一位置で連続する2個又は3個のビア導体12が多段接続されている。
ここで、図1の9層のビア導体12(2)〜12(10)の範囲内で多段接続されたビア導体群の接続段数は、上層から順に、2段、3段、2段、2段となっていることがわかる。誘電体層L(1)〜L(11)の範囲内で、積層方向の中央に位置するのはビア導体12(6)であり、これは3段のビア導体群に含まれる。よって、複数のビア導体12のうち、積層方向の中央に近いほど、多段接続されたビア導体群の接続段数が多くなることがわかる。なお、全てのビア導体12を含めて考えたとしても、ビア導体群の接続段数は、上層から順に、1段、2段、3段、2段、2段、1段となっており、上述の関係は満たされる。
また、図1の5個の接続導体13は、ビア導体12(1)の下端とビア導体12(2)の上端を接続する接続導体13(1)と、ビア導体12(3)の下端とビア導体12(4)の上端を接続する接続導体13(2)と、ビア導体12(6)の下端とビア導体12(7)の上端を接続する接続導体13(3)と、ビア導体12(8)の下端とビア導体12(9)の上端を接続する接続導体13(4)と、ビア導体12(10)の下端とビア導体12(11)の上端を接続する接続導体13(5)とを含む。これら5個の接続導体13は、図1に示すように、いずれもX方向に延伸され、いずれもX方向の長さが同一である。これは、複数のビア導体12がX方向に等しいピッチPで配置されているからである。各接続導体13のX方向の長さは、ピッチPと各ビア導体12の直径に依存して定まり、各接続導体13のY方向の幅は、各ビア導体12の直径より若干大きい程度である。また、多段接続されたビア導体12は、積層方向の中央に近いほど接続段数が多くなるので、所定数の接続導体13は、積層方向の中央に近いほど、積層方向の互いの距離が大きくなることがわかる。
一方、上層側の信号配線10と下層側の信号配線11に関しても、それぞれX方向に直線状に延伸されている。ただし、各信号配線10、11は全体がX方向に延伸されないとしても、部分的にX方向に延びる線路部分を含んでいればよい。例えば、上層側の信号配線10の接続点N1と電子部品の端子とのそれぞれの位置がY方向に若干ずれた配置である場合や、下層側の信号配線11の接続点N2と外部接続用のパッドのそれぞれの位置がY方向に若干ずれた配置である場合が想定される。
また、各々の誘電体層Lの周囲には、共通のグランドと電気的に接続されたグランド導体15が形成されている。図2に示すように、グランド導体15の中央には、直径Dの円形の除去領域16が設けられ、除去領域16内だけグランド導体15が除去されている。11層の誘電体層L(1)〜L(11)には、平面視で重なる配置でグランド導体15及び除去領域16が形成されている。さらに、図2に示すように、各々の誘電体層Lには、グランド導体15のうち円形の除去領域16を取り囲むように配置されたグランド用の複数(図2では、10個)のビア導体17が形成されている。図1に示すように、複数のビア導体17は、それぞれの誘電体層Lの同じ位置に配置され、それぞれZ方向に貫いて多段に接続されている。平面視において、全てのビア導体12及び接続導体13は、円形の除去領域16の範囲内に位置している。つまり、全てのビア導体12及び接続導体13は、その周囲をグランド導体15が取り囲む配置になっている。
なお、図2では、グランド導体15に配置されたグランド用のビア導体17は、いずれも円形の除去領域16の近傍に配置されているが、グランド導体15の全体にわたって多数のビア導体17を配置することで、高周波パッケージ1のグランドを強化してもよい。
図1及び図2に示す配線構造の寸法例としては、例えば、除去領域16の直径Dとして、D=1.25mmとし、グランド導体15と他の信号用の導体(信号配線10、11、ビア導体12、接続導体13、端部導体14等)とのクリアランスを0.2mm程度に設定することができる。この場合、複数のビア導体12のピッチPとしては、例えば、P=0.136mmに設定することができる。
図1及び図2に示す配線構造を用いて高周波信号を伝送する場合を考える。電子部品の端子から出力される高周波信号は、上層側の信号配線10から接続点N1を介して最上層のビア導体12(1)に達し、そこから11個のビア導体12及び5個の接続導体13を経由して伝送され、接続点N2を介して下層側の信号配線11に伝送されて外部接続用のパッドに達する。このような伝送線路に対し、例えば、特性インピーダンスが50Ωに設計される。上下の信号配線10、11のうちグランド導体15に周囲を囲まれる線路部分は、コプレーナ線路構造としてインピーダンス整合を確保しやすい。これに対し、上下の信号配線10、11のうち、除去領域16に対向する線路部分は、インダクタンス成分の影響によりインピーダンスの不整合を生じやすい。仮に、全てのビア導体12がZ方向に直線状に接続される場合は、除去領域16の直径D(図2)に対し、各信号配線10、11は長さD/2となるためインダクタンス成分の増加が問題となるが、図1に示す構造によれば、複数のビア導体12をX方向に順次ずらしているため、各信号配線10、11の長さを十分に短縮でき、インダクタンス成分の影響を抑えることができる。
また、上述の配線構造に含まれる所定数の接続導体13に着目すると、高周波信号の伝送時に、それぞれの接続導体13からの多重反射の影響によって高周波特性が劣化する問題がある。よって、接続導体13の個数をできるだけ少なくするともに、各々の接続導体13のX方向の長さをできるだけ短くできれば、良好な高周波特性を得るために有利となる。本実施形態の配線構造は、この点に関して有利な構造であるが、より詳しくは後述する。なお、X方向の位置が同じビア導体12の間の端部導体14については、主にビア導体12の工程上の要請から設けた構造であって、上述したようにビア導体12より若干大きい程度のサイズであるから、高周波特性に与える影響は小さい。
なお、図1及び図2に示す配線構造は一例であって、かかる構造に限定されることなく、本発明を適用することができる。例えば、図1では、ビア導体12(2)〜12(10)の範囲のビア導体群の接続段数が2段又は3段である場合を示しているが、多層の誘電体層Lが積層される高周波パッケージ1においては、ビア導体群の接続段数を4段以上としてもよい。また、接続導体13の個数についても5個には限られず、それぞれが2個以上のビア導体12を含むN(Nは整数)個のビア導体群に対し、N+1個の接続導体13を設ける配線構造を採用することができる。なお、図1及び図2は、N=4の場合に相当し、ビア導体12(2)〜12(10)の範囲内に存在する4個のビア導体群に対応する5個の接続導体13を設けたものである。
また、図1及び図2では、1系統の伝送線路を構成する配線構造を示したが、複数の伝送線路を構成する場合は、高周波パッケージ1内に、図1及び図2の構造を並列に複数個形成すればよい。例えば、差動伝送線路を構成する場合、図1及び図2の構造を対称的に配置し、それぞれを経由する2系統の伝送線路を構成すればよい。
次に、本実施形態の高周波パッケージ1の配線構造に関し、従来の配線構造と対比しつつ、構造上の特徴と具体的な効果について説明する。まず、従来の配線構造について、第1の比較例を図3に示し、第2の比較例を図4に示し、第3の比較例を図5に示す。図3〜図5は、図1の配線構造に関連する領域を模式的な側面図として表わしている。一方、図6は、本実施形態の配線構造を示す側面図であり、図3〜図5との対比のために同様の領域を模式的に表している。
図3の第1の比較例は、上層側の信号配線10と下層側の信号配線11との間に、複数のビア導体12がX方向の同一位置に配置されている。第1の比較例によれば、図1の接続導体13を設ける必要はないが(全て端部導体14)、前述したように、それぞれの信号配線10、11のX方向の長さが必然的に長くなる。具体的には、図2の直径Dの除去領域16と積層方向で重なるのは、信号配線10、11を併せて略Dの長さの線路部分となる。従って、上下の信号配線10、11が長くなる分だけ、その部分におけるインダクタンス成分の増加を招くことになり、高周波特性に悪影響を与える。
次に、図4の第2の比較例は、上層側の信号配線10と下層側の信号配線11との間に、複数のビア導体12がX方向に一定のピッチで順次ずれた配置となっている(例えば、特許文献1の図1参照)。第2の比較例によれば、信号配線10、11のX方向の長さを短縮することができるが、複数のビア導体12が積層方向に隣接する全ての箇所に、X方向の長さが同一の複数の接続導体13を設ける必要がある。従って、接続導体13の個数が増加するため、その多重反射の影響が増加する。また、上下の信号配線10、11に近い側のビア導体12は、その位置がX方向に大きく偏移しているため、部分的にビア導体12とグランド導体15との間の距離が近くなり過ぎてインピーダンス整合を確保しにくくなる。このように、第2の比較例においても、複数の接続導体13の多重反射やインピーダンスの不整合により高周波特性が悪影響を受ける。
次に、図5の第3の比較例は、上層側の信号配線10と下層側の信号配線11との間に、複数のビア導体12が、X方向のピッチを変えながら順次ずれた配置となるが、積層方向の中央に近いほどピッチが小さくなる(例えば、特許文献1の図9参照)。第3の比較例によれば、第2の比較例に比べ、ビア導体12とグランド導体15との間は特に積層方向の中央に近いほど距離を離すことができるが、接続導体13の個数が増加する点は第2の比較例と同様であり、多重反射の影響は残存する。また、ビア導体12のピッチの変化に連動して、積層方向の中央に近いほど接続導体13のX方向の長さが短くなるが、逆に、上層側の信号配線10の直下の接続導体13や下層側の信号配線11の直上の接続導体13はX方向の長さが長くなるため、インダクタンス成分が部分的に増加し、高周波特性に悪影響を与える。
これに対し、図6に示す本実施形態の配線構造においては、2個又は3個のビア導体12がX方向の同一位置に配置されるので、第1〜第3の比較例に比べると、接続導体13の個数が少なくて済む。例えば、11個のビア導体12に対応して、図3〜図5では10個の接続導体13が存在するが、図6では5個の接続導体13が存在するのみである。よって、複数の接続導体13による多重反射の影響を抑制することができる。また、図6に示す本実施形態の配線構造においては、複数のビア導体12がX方向に一定のピッチPで順次ずれた配置となっているので、各々の接続導体13のX方向の長さが同じであり、インダクタンス成分の部分的な増加を避けることができる。以上により、本実施形態の配線構造を採用することで、第1〜第3の比較例に比べ、総合的に高周波特性の向上を実現することができる。
次に、図7〜図9を参照して、本実施形態の配線構造の電気的特性について説明する。以下では、本実施形態との対比のため、第1の比較例(図3)及び第3の比較例(図5)の電気的特性を図7及び図8にそれぞれ示すとともに、本実施形態の配線構造の電気的特性を図9に示す。図7〜図9においては、周波数25GHz以下の範囲で、電子部品の端子から、それぞれの配線構造を経由して、外部接続用のパッドに至る伝送線路に対し、シミュレーションにより求めたSパラメータの周波数特性を示している。Sパラメータとしては、反射特性を表すS11、S22と、透過特性を表すS21が含まれる。このうち、図7〜図9では、主にSパラメータS11、S22(反射特性)の相違に基づいて比較を行う。
まず、第1の比較例の電気的特性は、図7に示すように、広い周波数範囲にわたって反射損失(S11、S22)を−10〜−30dB程度しか確保できず、高周波信号の伝送特性としては不十分であることがわかる。また、第3の比較例の電気的特性は、図8に示すように、図7と比べると、反射損失が全体的に低下している。しかしながら、図8においては、特に周波数が15GHzを超える周波数範囲で反射損失が−20dB程度しか確保できない。なお、第2の比較例(図4)の電気的特性は示されないが、第1の比較例の電気的特性(図7)より良好であるが第2の比較例の電気的特性(図8)より劣化していると推測される。
これに対し、本実施形態の配線構造によれば、図9に示すように、広い周波数範囲にわたって反射損失を抑制できることがわかる。図9において、特に10〜25GHzの範囲内の反射損失は、−20〜−30dB程度であり、図8と比べて明らかに改善されている。これは、上述したように、複数の接続導体13による多重反射の影響を抑制したことと、各信号配線10、11の近傍の接続導体13のインダクタンス成分を低下させたことの効果に基づくと考えられる。実際の高周波パッケージ1としては、特に周波数10〜25GHz程度の高周波信号を伝送させる用途が重要であり、本実施形態の配線構造を採用することにより、高周波特性の向上に大きな効果が得られる。
以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態の高周波パッケージ1に載置される電子部品としては、半導体チップを含めた多様な電子部品を用いることができる。また、本実施形態の高周波パッケージ1において、誘電体層Lの積層数や構成材料は多様な選択が可能である。その他の点についても上記実施形態により本発明の内容が限定されるものではなく、本発明の作用効果を得られる限り、上記実施形態に開示した内容には限定されることなく適宜に変更可能である。
1…高周波パッケージ
10、11…信号配線
12…ビア導体(信号伝送用)
13…接続導体
14…端部導体
15…グランド導体
16…除去領域
17…ビア導体(グランド用)
L…誘電体層
N1、N2…接続点
P…ピッチ
10、11…信号配線
12…ビア導体(信号伝送用)
13…接続導体
14…端部導体
15…グランド導体
16…除去領域
17…ビア導体(グランド用)
L…誘電体層
N1、N2…接続点
P…ピッチ
Claims (8)
- 積層された複数の誘電体層を含む積層基板に電子部品を載置した高周波パッケージであって、
前記電子部品の端子と、前記複数の誘電体層のうち最上層の誘電体層に形成された第1の接続点との間で信号を伝送し、平面視において前記端子の側から前記第1の接続点まで第1の方向に延びる線路部分を含む第1の信号配線と、
前記複数の誘電体層のうち最下層の誘電体層に形成された第2の接続点と、外部接続用のパッドとの間で前記信号を伝送し、平面視において前記第2の接続点から前記パッドの側まで前記第1の方向に延びる線路部分を含む第2の信号配線と、
前記複数の誘電体層を積層方向に貫き、前記第1の接続点と前記第2の接続点との間を電気的に接続する複数のビア導体と、
前記複数の誘電体層のうち所定数の誘電体層にそれぞれ形成され、積層方向に隣接する前記ビア導体同士を電気的に接続する所定数の接続導体と、
前記複数の誘電体層の各々に形成され、平面視において前記複数のビア導体が配置される領域を取り囲むグランド導体と、
を備え、
前記複数のビア導体は、平面視において前記第1の方向に沿って一定間隔で順次ずれた位置に形成され、
前記複数のビア導体は、前記第1の接続点で前記第1の信号配線と接続するビア導体及び前記第2の接続点で前記第2の信号配線と接続するビア導体を除いて、前記第1の方向の同一位置に配置される2個以上のビア導体を多段接続した接続構造を有する、
ことを特徴とする高周波パッケージ。 - 前記複数のビア導体のうち、前記第1の方向における第1の位置には、前記第1の接続点で前記第1の信号配線と接続する1個のビア導体のみが配置され、前記第2の方向における第2の位置には、前記第2の接続点で前記第2の信号配線と接続する1個のビア導体のみが配置されることを特徴とする請求項1に記載の高周波パッケージ。
- 前記所定数の接続導体の各々は、多段接続された前記2個以上のビア導体の上端部又は下端部にのみ配置されることを特徴とする請求項1又は2に記載の高周波パッケージ。
- 前記複数の誘電体層の積層方向の中央に近いほど、多段接続された前記2個以上のビア導体の接続段数が増加することを特徴とする請求項1又は3に記載の高周波パッケージ。
- 前記接続段数は2個又は3個であることを特徴とする請求項4に記載の高周波パッケージ。
- 前記信号の周波数は25GHz以下であることを特徴とする請求項1から5までのいずれか一項に記載の高周波パッケージ。
- 積層された複数の誘電体層を含む積層基板に電子部品を載置した高周波パッケージであって、
前記電子部品の端子と、前記複数の誘電体層のうち最上層の誘電体層に形成された第1の接続点との間で信号を伝送し、平面視において前記端子の側から前記第1の接続点まで第1の方向に延びる線路部分を含む第1の信号配線と、
前記複数の誘電体層のうち最下層の誘電体層に形成された第2の接続点と、外部接続用のパッドとの間で前記信号を伝送し、平面視において前記第2の接続点から前記パッドの側まで前記第1の方向に延びる線路部分を含む第2の信号配線と、
前記複数の誘電体層を積層方向に貫き、前記第1の接続点と前記第2の接続点との間を電気的に接続する複数のビア導体と、
前記複数の誘電体層のうち所定数の誘電体層にそれぞれ形成され、積層方向に隣接する前記ビア導体同士を電気的に接続する所定数の接続導体と、
前記複数の誘電体層の各々に形成され、平面視において前記複数のビア導体が配置される領域を取り囲むグランド導体と、
を備え、
前記所定数の接続導体の各々は、前記第1の方向に沿って同一の長さで形成され、
前記所定数の接続導体は、互いに2層以上の前記誘電体層を挟んで積層方向に対向配置されている、
ことを特徴とする高周波パッケージ。 - 前記複数の誘電体層の積層方向の中央に近いほど、前記所定の接続導体の積層方向の互いの距離が増加することを特徴とする請求項7に記載の高周波パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020683A JP2014154593A (ja) | 2013-02-05 | 2013-02-05 | 高周波パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013020683A JP2014154593A (ja) | 2013-02-05 | 2013-02-05 | 高周波パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014154593A true JP2014154593A (ja) | 2014-08-25 |
Family
ID=51576198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013020683A Pending JP2014154593A (ja) | 2013-02-05 | 2013-02-05 | 高周波パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014154593A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018026435A (ja) * | 2016-08-09 | 2018-02-15 | 株式会社村田製作所 | 部品内蔵基板 |
JP2018093011A (ja) * | 2016-12-01 | 2018-06-14 | 株式会社村田製作所 | コンデンサの実装構造 |
JP2019012977A (ja) * | 2017-07-03 | 2019-01-24 | Tdk株式会社 | 積層型電子部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JP2003023249A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 層間接続構造 |
JP2003229511A (ja) * | 2001-11-29 | 2003-08-15 | Kyocera Corp | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
JP2007329452A (ja) * | 2006-05-09 | 2007-12-20 | Canon Inc | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
JP2011211155A (ja) * | 2010-03-10 | 2011-10-20 | Panasonic Corp | 電子回路 |
US20120098615A1 (en) * | 2010-10-21 | 2012-04-26 | Nikolai Morozov | Broadband non-coplanar feedthrough |
-
2013
- 2013-02-05 JP JP2013020683A patent/JP2014154593A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116273A (ja) * | 1995-08-11 | 1997-05-02 | Shinko Electric Ind Co Ltd | 多層回路基板及びその製造方法 |
JP2003023249A (ja) * | 2001-07-05 | 2003-01-24 | Mitsubishi Electric Corp | 層間接続構造 |
JP2003229511A (ja) * | 2001-11-29 | 2003-08-15 | Kyocera Corp | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ |
JP2007329452A (ja) * | 2006-05-09 | 2007-12-20 | Canon Inc | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
JP2011211155A (ja) * | 2010-03-10 | 2011-10-20 | Panasonic Corp | 電子回路 |
US20120098615A1 (en) * | 2010-10-21 | 2012-04-26 | Nikolai Morozov | Broadband non-coplanar feedthrough |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018026435A (ja) * | 2016-08-09 | 2018-02-15 | 株式会社村田製作所 | 部品内蔵基板 |
JP2018093011A (ja) * | 2016-12-01 | 2018-06-14 | 株式会社村田製作所 | コンデンサの実装構造 |
JP2019012977A (ja) * | 2017-07-03 | 2019-01-24 | Tdk株式会社 | 積層型電子部品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
JP6013298B2 (ja) | 高周波伝送線路 | |
JP4848490B2 (ja) | 伝送線路及びこれを有する配線基板並びに半導体装置 | |
US9843085B2 (en) | Directional coupler | |
JP6385075B2 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP6447786B2 (ja) | 多層基板 | |
WO2011018938A1 (ja) | 多層プリント配線板 | |
JP6508219B2 (ja) | 配線基板およびその設計方法 | |
JP2015056719A (ja) | 多層配線基板 | |
US9565750B2 (en) | Wiring board for mounting a semiconductor element | |
JP2007096159A (ja) | 多層プリント配線板 | |
JP2014154593A (ja) | 高周波パッケージ | |
JP6013297B2 (ja) | 高周波伝送線路 | |
JP5950683B2 (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
JP2009212400A (ja) | 高周波パッケージ | |
JP6013296B2 (ja) | 高周波伝送線路 | |
US20170064814A1 (en) | Signal wiring board | |
JP6734750B2 (ja) | 高周波パッケージ | |
JP6013280B2 (ja) | 高周波伝送線路 | |
JP4964090B2 (ja) | 差動信号伝送用配線基板 | |
TWM599507U (zh) | 使用串列環形地平面結構之寬頻共模抑制濾波裝置 | |
JP6300555B2 (ja) | 多層プリント配線基板 | |
US10709014B2 (en) | Multilayer substrate | |
JP2006080239A (ja) | 積層型高周波回路基板 | |
JP2004259960A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161227 |