JP2007329452A - 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 - Google Patents

配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 Download PDF

Info

Publication number
JP2007329452A
JP2007329452A JP2007081328A JP2007081328A JP2007329452A JP 2007329452 A JP2007329452 A JP 2007329452A JP 2007081328 A JP2007081328 A JP 2007081328A JP 2007081328 A JP2007081328 A JP 2007081328A JP 2007329452 A JP2007329452 A JP 2007329452A
Authority
JP
Japan
Prior art keywords
wiring
electronic circuit
base material
conductive
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007081328A
Other languages
English (en)
Other versions
JP2007329452A5 (ja
Inventor
Atsuto Yamaguchi
敦人 山口
Yuji Tsuruoka
裕二 鶴岡
Takashi Mori
孝志 毛利
Masaaki Furukawa
雅朗 古川
Seiichi Kamiya
誠一 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007081328A priority Critical patent/JP2007329452A/ja
Publication of JP2007329452A publication Critical patent/JP2007329452A/ja
Publication of JP2007329452A5 publication Critical patent/JP2007329452A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24105Connecting bonding areas at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7615Means for depositing
    • H01L2224/76151Means for direct writing
    • H01L2224/76155Jetting means, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821Forming a build-up interconnect
    • H01L2224/82101Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】高密度実装および配線部の短距離化を実現することが可能な配線モジュールを提供する。
【解決手段】配線モジュールは、複数の電子回路部品3,7と、絶縁部2aと、該電子回路部品3,7に接続される導電部2bと、を基材1上に一体的に保持し、配線部2cは積層した前記導電部2bによって構成され、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびて、前記複数の電子回路部品3,7を電気的に接続している。
【選択図】図1

Description

本発明は、電子機器、電気機器、コンピューターおよび通信機器等に用いられる電子回路部品を実装した配線モジュールの製造方法、製造装置および配線モジュールに関する。
一般に、LSI等の半導体や各種電子回路部品等をプリント配線板に実装することによって配線モジュールは作成され、これらは、通信機器、コンピューター等の電子機器に用いられている。電子回路部品が実装されるプリント配線板としては、セラミックや、ガラス繊維などの補強材とエポキシ樹脂などの合成樹脂との複合材、ポリエステル樹脂やアラミド樹脂等の可撓性フィルムなど、種々のものが知られている。また、回路層数からみると、両面板や片面板などの同一面上の回路層が、単層のものと、複数層のものとに分けられ、それぞれ用途や要求特性に応じて使い分けられている。これらプリント配線板はいずれも導体回路を有しており、回路パターンは機器の小形化や半導体の高性能化により高密度化している。
インクジェット技術を応用し、プリント配線板の製造方法、電子回路部品を実装した配線板の形成方法などが提案されている。特許文献1では基材上に導体層を積層しプリント配線板を形成している。また、特許文献2では基材上に配置した部品に直接配線を施している。
特開平11−163499号公報 特開昭59−111385号公報
しかしながら、特許文献1および特許文献2に記載のインクジェット技術を応用した製造方法では、いずれも基材上に各種の電子回路部品を平面的に配置している。このため、適用する機器の小形化や半導体素子の高性能化および小型化に対応して、電子回路部品の高い実装密度を実現することはできない。
また特殊な場合として、小型メモリカードのように半導体チップの高密度な配置が求められる場合がある。このような場合、電子回路部品を立体的に配置する方法も提案されている。しかし、現在提案されている電子回路部品の立体的配置方法は、メモリーチップのような同一形状の電子回路部品を複数積層して実装する場合などにおいてのみ有効であり、実装コストが増大するという問題も生じている。このため、これまでの実装方法の使途は極めて限られている。
本発明は、高密度実装および配線部の短距離化を実現することが可能な配線モジュールの提供を目的とする。
上記目的を達成するため、本発明は以下の構成を有する。
すなわち、本発明の第1の形態は、複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールであって、 配線部は、積層した前記導電部によって構成され、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびて、前記複数の電子回路部品を電気的に接続することを特徴とする。
本発明の第2の形態は、接続端子を有する電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を接続端子を有する基材上に一体的に保持させてなる配線モジュールであって、前記電子回路部品の接続端子と、前記基材の接続端子とは、積層した前記導電部によって構成される配線部によって電気的に接続され、前記配線部は、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびることを特徴とする。
本発明の第3の形態は、複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールの製造装置であって、前記電子回路部品を配置する手段と、前記導電部及び前記絶縁部を有する配線パターンを積層して積層部を形成する手段と、積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる配線部を形成するよう制御する手段と、を有することを特徴とする。
本発明の第4の形態は、複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールの製造方法であって、前記電子回路部品を配置する工程と、前記導電部及び前記絶縁部を有する配線パターンを積層する際に、前記基板上に形成された導電部上に、該導電部と一部重複するように次の導電部をずらして積層することで、積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる配線部を形成する工程と、を有することを特徴とする。
本発明によれば、配線モジュールを少ない製造工程で製造可能になるため、製造に要する時間およびコストを大幅に削減することが可能になると共に、信頼性も向上する。また、配線モジュール中に3次元的に自由に電子回路部品を配置し、自由に配線を引き回すことが可能となるため、電子回路部品の実装密度および電子回路部品間の配線密度を向上させることができる。これは電子回路動作の高速化にも寄与する。
以下、本発明の実施の形態を図面を参照しつつ説明する。
(配線モジュール)
図1は、本発明の実施形態によって形成された配線モジュール10の一例を示す縦断側面図である。絶縁材からなる平板状の基材1上には、複数の配線パターン2を積層してなる積層部20が形成される。配線パターン2は、導電部2bまたは絶縁部2aの少なくとも一方からなる1つの層状のものを示す。この積層部20の内部には電子回路部品3が保持され、配線モジュール10を構成する。つまり、配線モジュール10は、基材1上の空間のうち、電子回路部品の配置領域を除いた空間を配線パターン2で充填した構成となっており、電子回路部品と積層部20が基材上に一体的に保持されている。絶縁部2aと導電部2bとは、1層の配線パターン内で、互いに相補的なパターンを形成している。また、各配線パターン2において、絶縁部2aと導電部2bの厚さはほぼ等しくなっており、各配線パターンは均一な厚みに形成されている。また、配線部は、積層した導電部2bによって構成され、電子回路部品を電気的に接続している。
電子回路部品3としての半導体集積回路は、導電部に接続される接続端子4を有している。また、基材1上には、抵抗やコンデンサなどの半導体集積回路以外の電子回路部品7を配置してもよい。基材1上に配置された少なくとも一つの電子回路部品は、複数の接続端子を有しているものが好ましい。複数の接続端子が、電子回路部品の異なる2つ以上の外面に配置されている場合には、接続端子に接続される配線部の引き回しの自由度が増すのでより望ましい。これらの電子回路部品3および7は、本実施形態の配線モジュール10内において、基材面に対して高さ方向の積層位置あるいは横方向(基材面に平行な方向)における位置に制約されることなく、自由な位置に配置されている。電子回路部品3の周囲には、配線パターン2が充填されており、この配線パターン2が電子回路部品3の位置を保持している。
このように、電子回路部品3は、周囲を十分な体積を持つ配線パターン2によって取り囲まれている。このため、配線パターン2に熱伝導性の高い材料を選択することにより、電子回路部品に生じた熱を効果的に放出することが可能となる。これは、良好な放熱性が求められる半導体集積回路3については特に有効である。
また、図1において、配線モジュール10と外部との電気的接続を行うために基材1に接続端子であるコネクタ5が固定されている。また、コネクタ5には導体の端子6が設けられている。この端子6は、基材1を貫通して基材1の上下両面から突出している。この端子6の一端部は配線部2cに接続されて基板上の電子回路部品の接続端子に接続され、他端部は外部に接続される。この際、配線部は、基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびるため、自由な引き回しが可能となる。
配線モジュール10では、半導体集積回路3をはじめとする各電子回路部品の接続端子4,6が、3次元的に傾斜した配線部2c1,2c2によって電気的に接続される。図1では、ある一つの断面における配線部2c1,2c2のみを示したが、別の断面にある各電子回路部品の接続端子も同様に3次元的に傾斜した配線部によって接続されている。
3次元的に傾斜した配線部2c1,2c2は、積層された導電部からなり、基材1に対して異なる高さ位置に配置された電子回路部品を接続している。配線部は、基材面と該基材面に垂直な方向と、にそれぞれ交わる方向に形成されている。配線部は、基材面に対して上下に隣接する層の、ほぼ同型状の導電部2bの平面パターンの位置を順次ずらして形成すればよい。つまり、基板上に形成された導電部上に、該導電部と一部重複するように次の導電部をずらして積層することで、積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる、3次元的に傾斜した配線部が形成される。もちろん、基材面に対して上下に隣接する層の各導電部2bを平面パターン上の同一位置に形成すれば、上下にほぼ垂直な配線部2c1を形成することもできる。なお、以下の説明において、配線部2c1と2c2とを特に区別する必要のない場合には、これらの配線部を示す符号を2cとする。
このように、基材面に対して、3次元的に傾斜した配線部2cを適宜組み合わせて形成することにより、各電子回路部品3,7の接続端子4およびコネクタ5の接続端子6を自由に接続することができる。このため、各接続端子間を、それらの配置に応じた最短の距離で接続することが可能になる。
3次元的に傾斜した配線部(基材面と該基材面に垂直な方向と、にそれぞれ交わる方向にのびる配線部)が、複数配線ある例を図9と図10を用いて説明を行う。図9に、基材1面に対して配線部2c及び電子回路部品を投影した配線モジュールの投影図を示す。投影図において、複数の配線部2cが互いに交差ように見えるが、配線部2c1は、配線部2c2の上側を通過している。従って、配線部2c1と2c1とは、垂直方向において離れて配置されおり、接触していない為、互いに電気的に絶縁された状態である。
図10には、別の実施形態として、基板側面(基板1面に垂直な面)に対して配線部2c及び電子回路部品を投影した側面方向の投影図を示す。側面方向の投影図において、複数の配線部2cが互いに交差するように見えるが、配線部2c2は、図面において配線部2c1より手前側に配置されている。従って、配線部2c1と2c2とは基板に対して平行な方向に離間しており、互いに電気的に絶縁された状態となっている。
また、図9と図10を組み合わせた実施形態として、基板面への配線投影図と、基板側面への配線投影図とにおいて、複数の配線部がそれぞれ交差するが、実際には配線部が離れており、電気的に絶縁されているような形態もあげられる。
また、本実施形態における配線を曲線的あるいは基材面に対して、3次元的に傾斜し形成する場合、積層構造は5層以上、より望ましくは10層以上であることが好ましい。この際、1層あたりの配線パターンの厚さは1μm以上4μm以下の値が好ましい。この様な積層構造を持つことにより、配線がより細くなめらかな形状で形成され、配線を最短距離で、かつより多くの配線を高密度に電子回路部品間にレイアウトが可能となる。
また、本実施形態における配線パターン2は、半導体集積回路3をはじめとする各電子回路部品より薄い層厚を有し、複数の配線パターンで各電子回路部品3および7の厚さ分の空間を充填する構成となっている。このため、厚さの異なる各電子回路部品を埋設する場合にも、層厚を変えずに、層数を変えることによって、様々な厚さの電子回路部品を配線モジュール内に埋め込むことが可能となる。なお、半導体集積回路3は、接続端子4の周辺以外は配線パターン2の絶縁部2aで周囲を覆われ、不要な短絡が生じないように絶縁されている。
さらに、本実施形態における配線モジュールは、上記のように配線部を自由に引き回すことができ、基板に対して平面や垂直な形状のみならず、3次元的に傾斜した形状も作成できることから、ここに実装される電子回路部品の配置姿勢が、接続端子4の配置位置によって制約されることもない。例えば、他の集積回路などとの接続をとる上で、集積回路の下面から接続端子4を設定する方が都合が良い場合には、これに接続される他の半導体集積回路3の向きを上下に裏返し、各半導体回路3の接続端子4を互いに対向させるよう配置することもできる。これによれば、両集積回路3の各接続端子間の配線を単純化および短縮化することができる。
さらに、本実施態によれば、適用する電子回路部品の設計、製造段階においてその接続端子の配置に自由度を与えることができる。すなわち、従来の半導体集積回路3ではワイヤーボンディングなどによるリードの取り出しのために、接続端子4の配置には制約が生じている。しかし、本実施形態に使用する半導体集積回路3は、接続端子4の配置に制約されることなく、集積度を優先して設計または製造することができる。つまり、接続端子4は半導体集積回路の外部に面する位置であれば、半導体集積回路3の上面、下面、外周部および中央部など、自由に配置することができ、その個数も自由に設定することができる。例えば、図1の3a1に示す半導体集積回路には、その外面の中の上面と下面とにそれぞれ2個の接続端子4が配置されており、このような半導体集積回路にも適正に配線を施すことが可能になる。
また、上述の実施例においては、電子回路部品が複数ある例を示したが、本実施形態のポイントは、配線部が、基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびることを特徴とする為、電子回路部品は少なくとも1つであればよい。つまり、基材の接続端子(5,6)と、基材上の積層部内に配置された電子回路部品の接続端子と、を電気的に接続する際にも本実施形態は適用される。
(配線モジュールの製造装置およびこれを用いた製造方法)
図2は、本発明の実施形態における配線モジュールの製造装置の概略構成を示す斜視図である。図2において、キャリッジ109は、基材1を搭載したステージ(基材移動手段)103の上をCR(キャリッジ)リニアモータ(キャリッジ移動手段)101によってステージ103の移動方向(Y方向)と直交する方向(X方向)に往復移動可能になっている。すなわち、このLF(ラインフィード)リニアモータ102と、CR(キャリッジ)モータ101とにより、液体吐出ヘッド11と基材1とを相対的に移動させる移動手段が構成されている。キャリッジ109には導電パターン用溶液および絶縁パターン用溶液を基材1上に吐出するための2つの液体吐出ヘッド11(図3参照)が搭載されている。さらに、キャリッジ109には、それぞれの液体吐出ヘッドに導電パターン用溶液および絶縁パターン用溶液を供給するための2つのタンク(不図示)が搭載されている。なお、この液体吐出ヘッド11と前記の移動手段とにより、導電部および絶縁部を有する後述の積層部を積層して形成する手段を構成している。
また、ステージ103の移動手段であるLF(ラインフィード)リニアモータ102は定盤108に高い剛性を保って固定されている。このため、基材1を載せるステージ103の表面は、ステージが移動しても、常に定盤面に対して高精度に平行を維持しつつ移動させることができる。また、CRリニアモータ101は、定盤108の上に立設されたベース104および105を介して高い剛性をもって保持されている。このCRリニアモータ101により、キャリッジ109は定盤面、すなわちステージ103の表面と平行な状態を維持しつつ移動する。CRリニアモータ101およびLFリニアモータ102にはそれぞれリニアエンコーダ111、112および原点センサ106、107が内蔵されている。各原点センサ106、107の出力信号およびリニアエンコーダ111,112の出力信号は、各リニアモータ移動時のサーボ制御入力として利用される。また、リニアエンコーダ111の出力信号は、導電パターン用溶液と絶縁パターン用溶液の吐出タイミングの制御にも利用される。両リニアエンコーダ111、112の分解能は0.5μmと高精度であるため、数10μm幅の回路パターンを形成するには充分である。
また、本実施形態における装置には、装置の動作を制御する制御装置としてのコンピューター120が接続されている。このコンピューター120から送られた回路パターンの描画データと、リニアエンコーダ111および112の検出信号などに基づいて、各モータ101,102および液体吐出ヘッドが制御され、例えば、以下のような動作を行う。
まず、コンピューター120から本装置100に描画データが送信されると、LFリニアモータ102の駆動により、基材1を保持したステージ103が所定の描画開始位置へと移動する。この後、CRリニアモータ101の駆動によりキャリッジ109が基材1上を走査し始めると共に、各液体吐出ヘッドから導電パターン用溶液と絶縁パターン用溶液とが吐出されて行く。キャリッジ109が1回の走査を終えた時点で、基材1上には、液体吐出ヘッドに設けられているノズルの配列幅分のパターンが描画される。その後、CRリニアモータ101の駆動によって、ステージと共に基材1がノズルの配列幅分だけ移動し、再びCRリニアモータ101によってキャリッジを移動させつつ液体吐出ヘッドから各溶液を吐出させて描画を行う。この描画動作と基材1の移動とを繰り返して行うことにより、基材1の上面には、導電パターンと絶縁パターンとからなる1層の配線パターンが形成される。但し、基材1上に直接電子回路部品3が載置されている場合には、その電子回路部品3を除いた部分に導電パターン(導電部)と絶縁パターン(絶縁部)が形成される。
その後、上記のような配線パターンの形成動作を繰り返すことにより、複数の配線パターンが積層され、基材1上には積層回数に応じた厚さの積層部が形成される。この積層工程によって形成された積層部20の厚さが電子回路部品を載置すべき厚さに達した場合には、一旦、積層動作を停止させ、図外の部品配置装置によって電子回路部品を最上位の積層部に載置する。この後、再び、電子回路部品を除いた空間に対して配線パターンの形成動作を繰り返して行く。
以上の動作により、基材1上には、図1に示すように複数の電子回路部品3と、それらを接続した配線部2cおよび絶縁部2aからなる積層部20が形成される。
なお、本実施形態では、基材1を支持しているステージ103には、加熱ヒータ(不図示)を埋め込んであるため、この加熱ヒータの熱によって、描画された回路パターンの定着を促進させることが可能になっている。
また、使用する導電パターン用溶液(導電性溶液)としては、導電性の面からAl、Ag、SnO2などの金属コロイドを含むものが一般的である。金属コロイドの粒子直径は回路パターンの均一性や安定性等の観点から、数10〜数100nmの範囲のものが好適に用いられる。絶縁パターン用溶液としては、シリカ、アルミナ、炭酸カルシウム、炭酸マグネシウムなどの絶縁性微粒子を含むものが好適に用いられるが、最終的に絶縁性を発現するものであれば特に限定されるものではない。前述の材料は、いずれも熱伝導性が高い材料のため、電子回路部品に生じた熱を効果的に放出することが可能となる。
一方、基材1としては、一般にアルミナ、シリカ、窒化アルミニウム、チタン酸バリウム、ジルコニアなどを焼結したセラミックス、ポリオレフィンや無機フィラを主材料にした樹脂フィルムやガラス繊維強化プラスチックなどがあげられる。しかし、本実施形態においては、前述のようなヒータによる加熱定着工程、あるいは後述のような焼成工程を行うため、基材1には耐熱性のある材料を用いることが望ましい。
上記のように、本装置100上では回路パターンを描画し、すみやかに定着することが可能であるため、定着した回路パターンの上に、連続して回路パターンを積層して多層回路基材形態の配線モジュールを形成することができる。但し、本装置100によって描画された回路パターンには、各溶液中に含まれる溶剤が残存しており、導電性を発現させるための金属コロイドがそのままの状態で存在する。そのため、電気的な絶縁性および導電性に関して、配線モジュールの性能をさらに向上させるためには、本装置100で形成した積層部20中の溶剤を完全に除去し、かつ金属コロイドを焼結して導電性を発現させることが望ましい。従って、本装置で形成された配線モジュールは、別途設けられたベーク装置でベーク処理を行うことが望ましい。もちろん、パターンを1層形成する毎に、べーク処理を行っても良い。
以上説明したように、本実施形態における配線モジュールの製造方法によれば、以下のような優れた効果を実現することが可能である。
まず、本発明によれば、配線モジュールを少ない製造工程で短時間かつ安価に製造することが可能になる。すなわち、従来のプリント配線板を用いた配線モジュールのように、回路パターン形成工程が複雑であり、工程数が多く、長時間を要するなどの諸問題を解決することができる。また、半導電部品のワイヤーボンディング・封止、プリント基材への半田付け実装などの、多くの工程を削減することができ、信頼性の向上・コストの削減を図ることも可能になる。
さらに、本発明によれば、電子回路部品を立体的に配置することが可能となるため、空間的制約を解消することが可能となり、空間の使用効率を向上させることができる。このため、電子回路部品の高密度実装および配線部の短距離化を実現することが可能になる。また、最短の配線長を実現できるため、電子回路の動作速度を向上させることも可能になる。
(第1の実施例)
次に、上述の実施形態に従い、実際に配線モジュールを製造する際の工程を図3ないし図6を参照しつつ、より具体的に説明する。
ここでは、図2で説明した配線モジュール製造装置100を用いて、基材1上に配線パターン2を形成することにより、図1に示す配線モジュールを製造する場合を例に採り説明する。
ここで、基材1としては、絶縁性を有しかつ耐熱性に優れたアルミナを主成分とする、厚さ2mmのセラミックスプレートを用いた。この基材1には、完成した配線モジュールと外部との電気的接続を行うためのコネクタ5が、予め基材1に固定されている。
図3は、基材1上に第1層目の配線パターン2を形成している状態を表わす図である。
図中、11はキャリッジ109に搭載された液体吐出ヘッドである。この液体吐出ヘッド11には、絶縁パターン用溶液(絶縁性溶液)を吐出するノズル(第1の吐出部)12と、導電パターン用溶液を吐出するノズル(第2の吐出部)13とが、それぞれ紙面と直交する方向へと複数配列されている。図3に示すように、液体吐出ヘッド11が図中矢印方向へと走査するに伴い、ノズル12,13からは各溶液の液滴12a,13aが吐出され、基材1上には導電部2bと、絶縁部2aとが共に形成されて行く。
ここで使用する導電パターン用溶液は、導電体として銅粉を使用し、バインダとして熱硬化タイプのエポキシ樹脂を使用した。また、絶縁パターン用溶液としては、エポキシ樹脂系のソルダーレジストを用いた。
ここで、上記の配線モジュールの製造装置100により、絶縁部2aと導電部2bは隣接する相補的なパターンとして基材1上に形成した。なお、使用される溶液が溶剤タイプや熱硬化タイプの場合は、基材1上に描画された溶液を加熱炉(図示せず)へと連続的に通すことにより溶剤乾燥やバインダ硬化を行う。また、即乾性の溶液を用いる場合は、液体吐出ヘッド11の各ノズル12,13によって連続的にパターン形成を行う。また、配線パターン2は25μmほどのほぼ均一な厚さになるようにした。導電パターンの平面的パターン幅は150μmとした。
図4は1層目の配線パターン2を形成し、その配線パターン2が仮硬化した状態で電子回路部品7を実装する過程を示す。図中、14は電子回路部品を配置する手段である、部品配置装置としてのロボットハンドで、基材1上に形成された積層部2の中の最上位の配線パターン2の所定の位置に、電子回路部品7を配置して行く。
次に、図5に示すように、図2の配線モジュール製造装置20を用いて、電子回路部品7の配置領域を除く空間に順次配線パターン2を形成することにより、電子回路部品7の周囲を充填していく。電子回路部品7の周囲を充填した後は、半導体集積回路3aをロボットハンド14によって配置し、再び電子回路部品としての半導体集積回路3の周囲に配線パターン2を積層して行く。以下、同様に、配線パターン2の形成、電子回路部品の配置を順次繰り返し、最終的に図6に示ような積層部20が形成される。図示のように、電子回路部品3、7、5の各接続端子4,6は、3次元的に傾斜した配線部2bによって接続される。最後に、100〜150℃の加熱炉中で、ベーク処理を行い、溶剤の乾燥、バインダの硬化、導電性の発現などを行うことにより、所望の電気回路特性を有する配線モジュール10が得られる。
(第2の実施例)
次に本発明の第2の実施例を図7および図8を参照しつつ説明する。
この第2の実施例では、最終的に配線モジュールを構成する基材1とは別の、柔軟性を有する仮基材15上に配線パターンを形成し、その配線パターンを基材1上に転写することによって配線モジュールを製造する。
図7は、層形成工程によって、仮基材15上に配線パターン2を形成した状態を示している。この仮基材15としては、柔軟性を有すると共に、耐熱性に優れた厚さ100μmのポリイミドフィルムを用いた。仮基材15上への配線パターン2の形成は、第1の実施例と同様に図2で説明した配線モジュール製造装置100により行う。なお、図7では仮基材15上に一層の配線パターン2が形成された状態を示しているが、仮基材15上に形成する配線パターン2は、複数層であっても良い。但し、いずれの場合にも電子回路部品の配置位置を除いた空間に配線パターン2を形成することは、上記第1の実施例と同様である。
図8は転写工程を示す図である。仮基材15上に形成した配線パターン2を加熱炉を用いて仮乾燥した後、基材1上に圧接させ、仮基材15のみを剥離させる。これにより、配線パターン2を基材1上に転写される。なお、この仮基材15による転写工程を実施する転写手段としては、印刷装置などに使用される周知の転写装置を用いる。この転写工程と、層形成工程とを繰り返すことにより、基材1上に転写された積層部20には、予め設定した電子回路部品3を配置するための空間(配置領域)が形成されて行く。そして、この配置領域が電子回路部品を完全に収容し得る高さに達した時点で、ロボットハンドが電子回路部品を配置領域内に配置する。
このように、仮基材15上への配線パターン2の形成、基材1上への配線パターン2の転写、積層部20に形成された配置領域内への電子部品の配置、という工程を繰り返す。この際、電子回路部品を配置した後に配線パターンを形成して、電子回路部品の接続端子と配線部を電気的に接続してもいいし、配線パターンを形成した後に電子回路部品を配置して、電子回路部品の接続端子と配線部を電気的に接続してもいい。これは、電子回路部品の接続端子と配線部との位置関係によって接続しやすい方を選択すればよい。これにより、第1の実施例と同様に基材1上に導電体配線層2を順次形成することができる。また、この第2の実施例では、転写工程において仮基材15に形成された配線パターンを、基材1上に積層されている配線パターン2上に圧接するため、その圧接力によって仮基材1に形成された配線パターンの厚さがより均一化されるという効果も得られる。
上記のようにして全ての積層工程が終了した後、最後に100〜150℃の加熱炉中でベーク処理を行う。これにより、溶剤の乾燥、バインダの硬化および導電性の発現を行われ、以上により、所望の回路機能を有する立体的な配線モジュールを得ることができる。
(その他の実施例)
なお、上記説明では、LF(ラインフィード)リニアモータ102およびCR(キャリッジ)リニアモータ101の駆動力によって基材と液体吐出ヘッドとを互いに直交する方向へと移動させるようにした。しかし、本発明はこれに限定されるものではなく、液体吐出ヘッドを固定し、基材をX方向およびこれと交差するY方向へと移動させるX−Yステージを用いても良い。さらには、基材を固定し、液体吐出ヘッドを交差する2方向へと移動可能に構成することも可能である。
本実施形態の配線モジュール10の縦断側面図である。 本実施形態の配線モジュールの製造装置の概略図である。 第1の実施例における配線モジュールの製造工程を示す縦断側面図であり、基材上に第1層目の配線パターンを形成している状態を示している。 第1の実施例における配線モジュールの製造工程を示す縦断側面図であり、電子回路部品を実装する過程を示している。 第1の実施例における配線モジュールの工程を示す縦断側面図であり、電子回路部品を除く空間に順次配線パターンを形成している状態を示している。 第1の実施例における配線モジュールの工程を示す縦断側面図であり、積層部が完成した状態を示している。 第2の実施例における配線モジュールの工程を示す縦断側面図であり、仮基材上に配線パターンを形成した状態を示している。 第2の実施例における配線モジュールの工程を示す縦断側面図であり、仮基材上に形成された配線パターンを基材上に転写する状態を示している。 実施形態における配線モジュールの電子回路部品および配線部の配置を示す平面図である。 実施形態における配線モジュールの電子回路部品および配線部の配置を示す側面図である。
符号の説明
1 基材
2 配線パターン
2a 絶縁部
2b 導電部
2c 配線部
2c1,2c2 配線部
3 電子回路部品(半導体集積回路)
4 接続端子
7 電子回路部品
10 配線モジュール
11 液体吐出ヘッド
12 ノズル
100 配線モジュールの製造装置
101 CRリニアモータ
102 LFリニアモータ
103 ステージ
106,107 原点センサ
108 定盤
109 キャリッジ
111,112 リニアエンコーダ

Claims (12)

  1. 複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールであって、
    配線部は、積層した前記導電部によって構成され、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびて、前記複数の電子回路部品を電気的に接続することを特徴とする配線モジュール。
  2. 前記複数の電子回路部品は、前記導電部及び前記絶縁部を積層した積層部内の前記基材に対して異なる高さの位置に配置されていることを特徴とする請求項1に記載の配線モジュール。
  3. 前記配線部は、ほぼ同型状の導電部が積層された形状を有し、前記積層部に形成された導電部上に、該導電部と一部重複するように次の導電部がずらして積層されていることを特徴とする請求項1または2に記載の配線モジュール。
  4. 前記複数の電子回路部品のうち、少なくとも一つの電子回路部品は、前記導電部に接続される複数の接続端子を有し、該複数の接続端子は、前記電子回路部品の異なる2つ以上の外面に配置されていることを特徴とする請求項1乃至3のいずれかに記載の配線モジュール。
  5. 複数の前記配線部は電気的に絶縁されるようお互いに距離を置き、かつ、
    前記基材面に対して前記複数の配線部を投影した投影図において、前記複数の配線部が互いに交差するよう配置されていることを特徴とする請求項1乃至4のいずれかに記載の配線モジュール。
  6. 複数の前記配線部は電気的に絶縁されるようお互いに距離を置き、かつ、
    前記基材面に垂直な面に対して前記複数の配線部を投影した投影図において、前記複数の配線部が互いに交差するよう配置されていることを特徴とする請求項1乃至5のいずれかに記載の配線モジュール。
  7. 接続端子を有する電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を接続端子を有する基材上に一体的に保持させてなる配線モジュールであって、
    前記電子回路部品の接続端子と、前記基材の接続端子とは、積層した前記導電部によって構成される配線部によって電気的に接続され、
    前記配線部は、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびることを特徴とする配線モジュール。
  8. 複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールの製造装置であって、
    前記電子回路部品を配置する手段と、
    前記導電部及び前記絶縁部を有する配線パターンを積層して積層部を形成する手段と、
    積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる配線部を形成するよう制御する手段と、
    を有することを特徴とする配線モジュールの製造装置。
  9. 前記積層部を形成する手段は、
    前記絶縁部を形成する絶縁性溶液を吐出する第1の吐出部と、前記導電部を形成する導電性溶液を吐出する第2の吐出部と、を備える液体吐出ヘッドと、
    前記液体吐出ヘッドと前記基材とを相対的に移動させる移動手段と、
    を備えることを特徴とする請求項8に記載の配線モジュールの製造装置。
  10. 複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールの製造方法であって、
    前記電子回路部品を配置する工程と、
    前記導電部及び前記絶縁部を有する配線パターンを積層する際に、前記基板上に形成された導電部上に、該導電部と一部重複するように次の導電部をずらして積層することで、積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる配線部を形成する工程と、を有することを特徴とする配線モジュールの製造方法。
  11. 前記電子回路部品を配置した後に、前記配線パターンを形成することで、前記電子回路部品の接続端子に、前記配線部を電気的に接続することを特徴とする請求項10に記載の配線モジュールの製造方法。
  12. 前記配線パターンを形成した後に、前記電子回路部品を配置することで、前記電子回路部品の接続端子に、前記配線部を電気的に接続することを特徴とする請求項10に記載の配線モジュールの製造方法。
JP2007081328A 2006-05-09 2007-03-27 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 Pending JP2007329452A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007081328A JP2007329452A (ja) 2006-05-09 2007-03-27 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006130793 2006-05-09
JP2007081328A JP2007329452A (ja) 2006-05-09 2007-03-27 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2007329452A true JP2007329452A (ja) 2007-12-20
JP2007329452A5 JP2007329452A5 (ja) 2010-05-13

Family

ID=38929692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081328A Pending JP2007329452A (ja) 2006-05-09 2007-03-27 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2007329452A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056522A (ja) * 2008-08-28 2010-03-11 Samsung Electro-Mechanics Co Ltd インクジェットプリンタ及びこれを用いた印刷方法
US8585842B2 (en) 2008-03-28 2013-11-19 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic substrate and composite sheet
JP2014150107A (ja) * 2013-01-31 2014-08-21 Kyocera Corp 電子素子搭載用基板および電子装置
JP2014154593A (ja) * 2013-02-05 2014-08-25 Ngk Spark Plug Co Ltd 高周波パッケージ
WO2015041189A1 (ja) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 多層配線基板の製造方法及びこれに用いる三次元造形装置
JP2015135933A (ja) * 2014-01-16 2015-07-27 株式会社ワールドメタル 多層配線板とその製造方法
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
WO2019073926A1 (ja) * 2017-10-11 2019-04-18 東レ株式会社 感光性導電ペーストおよび導電パターン形成用フィルム
WO2019171531A1 (ja) * 2018-03-08 2019-09-12 株式会社Fuji 情報処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114496A (ja) * 1981-12-28 1983-07-07 富士通株式会社 多層セラミツク回路基板の製造方法
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004165399A (ja) * 2002-11-13 2004-06-10 Seiko Epson Corp パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板
JP2004273679A (ja) * 2003-03-07 2004-09-30 Ricoh Co Ltd 半導体装置の製造装置及び半導体装置の製造方法
JP2004319927A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd パターニング装置及び膜のパターニング方法
JP2004356321A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005317837A (ja) * 2004-04-30 2005-11-10 Calsonic Kansei Corp プリント配線の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114496A (ja) * 1981-12-28 1983-07-07 富士通株式会社 多層セラミツク回路基板の製造方法
JPH11163499A (ja) * 1997-11-28 1999-06-18 Nitto Boseki Co Ltd プリント配線板の製造方法及びこの製造方法によるプリント配線板
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004165399A (ja) * 2002-11-13 2004-06-10 Seiko Epson Corp パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板
JP2004273679A (ja) * 2003-03-07 2004-09-30 Ricoh Co Ltd 半導体装置の製造装置及び半導体装置の製造方法
JP2004319927A (ja) * 2003-04-21 2004-11-11 Shinko Electric Ind Co Ltd パターニング装置及び膜のパターニング方法
JP2004356321A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器
JP2005317837A (ja) * 2004-04-30 2005-11-10 Calsonic Kansei Corp プリント配線の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8585842B2 (en) 2008-03-28 2013-11-19 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic substrate and composite sheet
JP2010056522A (ja) * 2008-08-28 2010-03-11 Samsung Electro-Mechanics Co Ltd インクジェットプリンタ及びこれを用いた印刷方法
JP2014150107A (ja) * 2013-01-31 2014-08-21 Kyocera Corp 電子素子搭載用基板および電子装置
JP2014154593A (ja) * 2013-02-05 2014-08-25 Ngk Spark Plug Co Ltd 高周波パッケージ
WO2015041189A1 (ja) * 2013-09-17 2015-03-26 東レエンジニアリング株式会社 多層配線基板の製造方法及びこれに用いる三次元造形装置
JP2015135933A (ja) * 2014-01-16 2015-07-27 株式会社ワールドメタル 多層配線板とその製造方法
JP2015159240A (ja) * 2014-02-25 2015-09-03 矢崎総業株式会社 フレキシブルフラット回路体
WO2019073926A1 (ja) * 2017-10-11 2019-04-18 東レ株式会社 感光性導電ペーストおよび導電パターン形成用フィルム
JPWO2019073926A1 (ja) * 2017-10-11 2019-12-19 東レ株式会社 感光性導電ペーストおよび導電パターン形成用フィルム
CN111149056A (zh) * 2017-10-11 2020-05-12 东丽株式会社 感光性导电糊剂及导电图案形成用膜
WO2019171531A1 (ja) * 2018-03-08 2019-09-12 株式会社Fuji 情報処理装置
JPWO2019171531A1 (ja) * 2018-03-08 2020-10-22 株式会社Fuji 情報処理装置

Similar Documents

Publication Publication Date Title
JP2007329452A (ja) 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法
US7952888B2 (en) Wiring module
US8315060B2 (en) Electronic component module and method of manufacturing the electronic component module
CN103633052B (zh) 具有三维喷墨印刷轨迹线的电子组件
KR20090130727A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5321592B2 (ja) 電子部品モジュールの製造方法
US10070517B2 (en) Three-dimensional circuit structure
CN102316676A (zh) 电子组件模块及其制造方法
US20030215565A1 (en) Method and apparatus for the formation of laminated circuit having passive components therein
TWI511177B (zh) 噴墨列印之打線接合、密封劑及屏蔽
US20120032335A1 (en) Electronic component and method for manufacturing the same
WO2009119745A1 (ja) 配線基板、半導体パッケージおよび配線基板の製造方法
CN109691242B (zh) 电子装置及其制造方法
JP7362280B2 (ja) パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器
TW201644341A (zh) 電路結構體以及製造方法
JP2007036204A (ja) 多層回路パターンの形成方法および形成装置
US7829135B2 (en) Method and apparatus for forming multi-layered circuit pattern
US20100001295A1 (en) Embedded package structure module with high-density electrical connections and method for making the same
JP4613846B2 (ja) 立体回路基板およびその製造方法
JP2008258376A (ja) 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール
JP2006173519A (ja) 電子回路部材とその製造装置および製造方法
JP6658935B2 (ja) 回路構造体
TWI628988B (zh) Electronic device and method of manufacturing same
KR200415210Y1 (ko) 리지드 플렉시블 인쇄회로기판
JP2010228249A (ja) 半導体装置の実装構造及び半導体装置の実装方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100329

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130430