JP2007329452A - 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 - Google Patents
配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 Download PDFInfo
- Publication number
- JP2007329452A JP2007329452A JP2007081328A JP2007081328A JP2007329452A JP 2007329452 A JP2007329452 A JP 2007329452A JP 2007081328 A JP2007081328 A JP 2007081328A JP 2007081328 A JP2007081328 A JP 2007081328A JP 2007329452 A JP2007329452 A JP 2007329452A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic circuit
- base material
- conductive
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24105—Connecting bonding areas at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】配線モジュールは、複数の電子回路部品3,7と、絶縁部2aと、該電子回路部品3,7に接続される導電部2bと、を基材1上に一体的に保持し、配線部2cは積層した前記導電部2bによって構成され、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびて、前記複数の電子回路部品3,7を電気的に接続している。
【選択図】図1
Description
(配線モジュール)
図1は、本発明の実施形態によって形成された配線モジュール10の一例を示す縦断側面図である。絶縁材からなる平板状の基材1上には、複数の配線パターン2を積層してなる積層部20が形成される。配線パターン2は、導電部2bまたは絶縁部2aの少なくとも一方からなる1つの層状のものを示す。この積層部20の内部には電子回路部品3が保持され、配線モジュール10を構成する。つまり、配線モジュール10は、基材1上の空間のうち、電子回路部品の配置領域を除いた空間を配線パターン2で充填した構成となっており、電子回路部品と積層部20が基材上に一体的に保持されている。絶縁部2aと導電部2bとは、1層の配線パターン内で、互いに相補的なパターンを形成している。また、各配線パターン2において、絶縁部2aと導電部2bの厚さはほぼ等しくなっており、各配線パターンは均一な厚みに形成されている。また、配線部は、積層した導電部2bによって構成され、電子回路部品を電気的に接続している。
また、図9と図10を組み合わせた実施形態として、基板面への配線投影図と、基板側面への配線投影図とにおいて、複数の配線部がそれぞれ交差するが、実際には配線部が離れており、電気的に絶縁されているような形態もあげられる。
図2は、本発明の実施形態における配線モジュールの製造装置の概略構成を示す斜視図である。図2において、キャリッジ109は、基材1を搭載したステージ(基材移動手段)103の上をCR(キャリッジ)リニアモータ(キャリッジ移動手段)101によってステージ103の移動方向(Y方向)と直交する方向(X方向)に往復移動可能になっている。すなわち、このLF(ラインフィード)リニアモータ102と、CR(キャリッジ)モータ101とにより、液体吐出ヘッド11と基材1とを相対的に移動させる移動手段が構成されている。キャリッジ109には導電パターン用溶液および絶縁パターン用溶液を基材1上に吐出するための2つの液体吐出ヘッド11(図3参照)が搭載されている。さらに、キャリッジ109には、それぞれの液体吐出ヘッドに導電パターン用溶液および絶縁パターン用溶液を供給するための2つのタンク(不図示)が搭載されている。なお、この液体吐出ヘッド11と前記の移動手段とにより、導電部および絶縁部を有する後述の積層部を積層して形成する手段を構成している。
なお、本実施形態では、基材1を支持しているステージ103には、加熱ヒータ(不図示)を埋め込んであるため、この加熱ヒータの熱によって、描画された回路パターンの定着を促進させることが可能になっている。
次に、上述の実施形態に従い、実際に配線モジュールを製造する際の工程を図3ないし図6を参照しつつ、より具体的に説明する。
ここで、基材1としては、絶縁性を有しかつ耐熱性に優れたアルミナを主成分とする、厚さ2mmのセラミックスプレートを用いた。この基材1には、完成した配線モジュールと外部との電気的接続を行うためのコネクタ5が、予め基材1に固定されている。
次に、図5に示すように、図2の配線モジュール製造装置20を用いて、電子回路部品7の配置領域を除く空間に順次配線パターン2を形成することにより、電子回路部品7の周囲を充填していく。電子回路部品7の周囲を充填した後は、半導体集積回路3aをロボットハンド14によって配置し、再び電子回路部品としての半導体集積回路3の周囲に配線パターン2を積層して行く。以下、同様に、配線パターン2の形成、電子回路部品の配置を順次繰り返し、最終的に図6に示ような積層部20が形成される。図示のように、電子回路部品3、7、5の各接続端子4,6は、3次元的に傾斜した配線部2bによって接続される。最後に、100〜150℃の加熱炉中で、ベーク処理を行い、溶剤の乾燥、バインダの硬化、導電性の発現などを行うことにより、所望の電気回路特性を有する配線モジュール10が得られる。
次に本発明の第2の実施例を図7および図8を参照しつつ説明する。
この第2の実施例では、最終的に配線モジュールを構成する基材1とは別の、柔軟性を有する仮基材15上に配線パターンを形成し、その配線パターンを基材1上に転写することによって配線モジュールを製造する。
なお、上記説明では、LF(ラインフィード)リニアモータ102およびCR(キャリッジ)リニアモータ101の駆動力によって基材と液体吐出ヘッドとを互いに直交する方向へと移動させるようにした。しかし、本発明はこれに限定されるものではなく、液体吐出ヘッドを固定し、基材をX方向およびこれと交差するY方向へと移動させるX−Yステージを用いても良い。さらには、基材を固定し、液体吐出ヘッドを交差する2方向へと移動可能に構成することも可能である。
2 配線パターン
2a 絶縁部
2b 導電部
2c 配線部
2c1,2c2 配線部
3 電子回路部品(半導体集積回路)
4 接続端子
7 電子回路部品
10 配線モジュール
11 液体吐出ヘッド
12 ノズル
100 配線モジュールの製造装置
101 CRリニアモータ
102 LFリニアモータ
103 ステージ
106,107 原点センサ
108 定盤
109 キャリッジ
111,112 リニアエンコーダ
Claims (12)
- 複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールであって、
配線部は、積層した前記導電部によって構成され、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびて、前記複数の電子回路部品を電気的に接続することを特徴とする配線モジュール。 - 前記複数の電子回路部品は、前記導電部及び前記絶縁部を積層した積層部内の前記基材に対して異なる高さの位置に配置されていることを特徴とする請求項1に記載の配線モジュール。
- 前記配線部は、ほぼ同型状の導電部が積層された形状を有し、前記積層部に形成された導電部上に、該導電部と一部重複するように次の導電部がずらして積層されていることを特徴とする請求項1または2に記載の配線モジュール。
- 前記複数の電子回路部品のうち、少なくとも一つの電子回路部品は、前記導電部に接続される複数の接続端子を有し、該複数の接続端子は、前記電子回路部品の異なる2つ以上の外面に配置されていることを特徴とする請求項1乃至3のいずれかに記載の配線モジュール。
- 複数の前記配線部は電気的に絶縁されるようお互いに距離を置き、かつ、
前記基材面に対して前記複数の配線部を投影した投影図において、前記複数の配線部が互いに交差するよう配置されていることを特徴とする請求項1乃至4のいずれかに記載の配線モジュール。 - 複数の前記配線部は電気的に絶縁されるようお互いに距離を置き、かつ、
前記基材面に垂直な面に対して前記複数の配線部を投影した投影図において、前記複数の配線部が互いに交差するよう配置されていることを特徴とする請求項1乃至5のいずれかに記載の配線モジュール。 - 接続端子を有する電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を接続端子を有する基材上に一体的に保持させてなる配線モジュールであって、
前記電子回路部品の接続端子と、前記基材の接続端子とは、積層した前記導電部によって構成される配線部によって電気的に接続され、
前記配線部は、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびることを特徴とする配線モジュール。 - 複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールの製造装置であって、
前記電子回路部品を配置する手段と、
前記導電部及び前記絶縁部を有する配線パターンを積層して積層部を形成する手段と、
積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる配線部を形成するよう制御する手段と、
を有することを特徴とする配線モジュールの製造装置。 - 前記積層部を形成する手段は、
前記絶縁部を形成する絶縁性溶液を吐出する第1の吐出部と、前記導電部を形成する導電性溶液を吐出する第2の吐出部と、を備える液体吐出ヘッドと、
前記液体吐出ヘッドと前記基材とを相対的に移動させる移動手段と、
を備えることを特徴とする請求項8に記載の配線モジュールの製造装置。 - 複数の電子回路部品と、絶縁部と、該電子回路部品に接続される導電部と、を基材上に一体的に保持させてなる配線モジュールの製造方法であって、
前記電子回路部品を配置する工程と、
前記導電部及び前記絶縁部を有する配線パターンを積層する際に、前記基板上に形成された導電部上に、該導電部と一部重複するように次の導電部をずらして積層することで、積層された前記導電部が、前記基材面と該基材面に垂直な方向とにそれぞれ交わる方向にのびる配線部を形成する工程と、を有することを特徴とする配線モジュールの製造方法。 - 前記電子回路部品を配置した後に、前記配線パターンを形成することで、前記電子回路部品の接続端子に、前記配線部を電気的に接続することを特徴とする請求項10に記載の配線モジュールの製造方法。
- 前記配線パターンを形成した後に、前記電子回路部品を配置することで、前記電子回路部品の接続端子に、前記配線部を電気的に接続することを特徴とする請求項10に記載の配線モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007081328A JP2007329452A (ja) | 2006-05-09 | 2007-03-27 | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006130793 | 2006-05-09 | ||
JP2007081328A JP2007329452A (ja) | 2006-05-09 | 2007-03-27 | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329452A true JP2007329452A (ja) | 2007-12-20 |
JP2007329452A5 JP2007329452A5 (ja) | 2010-05-13 |
Family
ID=38929692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007081328A Pending JP2007329452A (ja) | 2006-05-09 | 2007-03-27 | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007329452A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010056522A (ja) * | 2008-08-28 | 2010-03-11 | Samsung Electro-Mechanics Co Ltd | インクジェットプリンタ及びこれを用いた印刷方法 |
US8585842B2 (en) | 2008-03-28 | 2013-11-19 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer ceramic substrate and composite sheet |
JP2014150107A (ja) * | 2013-01-31 | 2014-08-21 | Kyocera Corp | 電子素子搭載用基板および電子装置 |
JP2014154593A (ja) * | 2013-02-05 | 2014-08-25 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
WO2015041189A1 (ja) * | 2013-09-17 | 2015-03-26 | 東レエンジニアリング株式会社 | 多層配線基板の製造方法及びこれに用いる三次元造形装置 |
JP2015135933A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | 多層配線板とその製造方法 |
JP2015159240A (ja) * | 2014-02-25 | 2015-09-03 | 矢崎総業株式会社 | フレキシブルフラット回路体 |
WO2019073926A1 (ja) * | 2017-10-11 | 2019-04-18 | 東レ株式会社 | 感光性導電ペーストおよび導電パターン形成用フィルム |
WO2019171531A1 (ja) * | 2018-03-08 | 2019-09-12 | 株式会社Fuji | 情報処理装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114496A (ja) * | 1981-12-28 | 1983-07-07 | 富士通株式会社 | 多層セラミツク回路基板の製造方法 |
JPH11163499A (ja) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | プリント配線板の製造方法及びこの製造方法によるプリント配線板 |
JP2001332866A (ja) * | 2000-05-24 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
JP2003086949A (ja) * | 2001-06-13 | 2003-03-20 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
JP2004165399A (ja) * | 2002-11-13 | 2004-06-10 | Seiko Epson Corp | パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板 |
JP2004273679A (ja) * | 2003-03-07 | 2004-09-30 | Ricoh Co Ltd | 半導体装置の製造装置及び半導体装置の製造方法 |
JP2004319927A (ja) * | 2003-04-21 | 2004-11-11 | Shinko Electric Ind Co Ltd | パターニング装置及び膜のパターニング方法 |
JP2004356321A (ja) * | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 |
JP2005317837A (ja) * | 2004-04-30 | 2005-11-10 | Calsonic Kansei Corp | プリント配線の製造方法 |
-
2007
- 2007-03-27 JP JP2007081328A patent/JP2007329452A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58114496A (ja) * | 1981-12-28 | 1983-07-07 | 富士通株式会社 | 多層セラミツク回路基板の製造方法 |
JPH11163499A (ja) * | 1997-11-28 | 1999-06-18 | Nitto Boseki Co Ltd | プリント配線板の製造方法及びこの製造方法によるプリント配線板 |
JP2001332866A (ja) * | 2000-05-24 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
JP2003086949A (ja) * | 2001-06-13 | 2003-03-20 | Denso Corp | プリント基板の製造方法およびその製造方法によって形成されるプリント基板 |
JP2004165399A (ja) * | 2002-11-13 | 2004-06-10 | Seiko Epson Corp | パターン形成方法および装置並びにその方法により製造した電子デバイスおよび実装基板 |
JP2004273679A (ja) * | 2003-03-07 | 2004-09-30 | Ricoh Co Ltd | 半導体装置の製造装置及び半導体装置の製造方法 |
JP2004319927A (ja) * | 2003-04-21 | 2004-11-11 | Shinko Electric Ind Co Ltd | パターニング装置及び膜のパターニング方法 |
JP2004356321A (ja) * | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 |
JP2005317837A (ja) * | 2004-04-30 | 2005-11-10 | Calsonic Kansei Corp | プリント配線の製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8585842B2 (en) | 2008-03-28 | 2013-11-19 | Murata Manufacturing Co., Ltd. | Method for manufacturing multilayer ceramic substrate and composite sheet |
JP2010056522A (ja) * | 2008-08-28 | 2010-03-11 | Samsung Electro-Mechanics Co Ltd | インクジェットプリンタ及びこれを用いた印刷方法 |
JP2014150107A (ja) * | 2013-01-31 | 2014-08-21 | Kyocera Corp | 電子素子搭載用基板および電子装置 |
JP2014154593A (ja) * | 2013-02-05 | 2014-08-25 | Ngk Spark Plug Co Ltd | 高周波パッケージ |
WO2015041189A1 (ja) * | 2013-09-17 | 2015-03-26 | 東レエンジニアリング株式会社 | 多層配線基板の製造方法及びこれに用いる三次元造形装置 |
JP2015135933A (ja) * | 2014-01-16 | 2015-07-27 | 株式会社ワールドメタル | 多層配線板とその製造方法 |
JP2015159240A (ja) * | 2014-02-25 | 2015-09-03 | 矢崎総業株式会社 | フレキシブルフラット回路体 |
WO2019073926A1 (ja) * | 2017-10-11 | 2019-04-18 | 東レ株式会社 | 感光性導電ペーストおよび導電パターン形成用フィルム |
JPWO2019073926A1 (ja) * | 2017-10-11 | 2019-12-19 | 東レ株式会社 | 感光性導電ペーストおよび導電パターン形成用フィルム |
CN111149056A (zh) * | 2017-10-11 | 2020-05-12 | 东丽株式会社 | 感光性导电糊剂及导电图案形成用膜 |
WO2019171531A1 (ja) * | 2018-03-08 | 2019-09-12 | 株式会社Fuji | 情報処理装置 |
JPWO2019171531A1 (ja) * | 2018-03-08 | 2020-10-22 | 株式会社Fuji | 情報処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007329452A (ja) | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 | |
US7952888B2 (en) | Wiring module | |
US8315060B2 (en) | Electronic component module and method of manufacturing the electronic component module | |
CN103633052B (zh) | 具有三维喷墨印刷轨迹线的电子组件 | |
KR20090130727A (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
JP5321592B2 (ja) | 電子部品モジュールの製造方法 | |
US10070517B2 (en) | Three-dimensional circuit structure | |
CN102316676A (zh) | 电子组件模块及其制造方法 | |
US20030215565A1 (en) | Method and apparatus for the formation of laminated circuit having passive components therein | |
TWI511177B (zh) | 噴墨列印之打線接合、密封劑及屏蔽 | |
US20120032335A1 (en) | Electronic component and method for manufacturing the same | |
WO2009119745A1 (ja) | 配線基板、半導体パッケージおよび配線基板の製造方法 | |
CN109691242B (zh) | 电子装置及其制造方法 | |
JP7362280B2 (ja) | パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器 | |
TW201644341A (zh) | 電路結構體以及製造方法 | |
JP2007036204A (ja) | 多層回路パターンの形成方法および形成装置 | |
US7829135B2 (en) | Method and apparatus for forming multi-layered circuit pattern | |
US20100001295A1 (en) | Embedded package structure module with high-density electrical connections and method for making the same | |
JP4613846B2 (ja) | 立体回路基板およびその製造方法 | |
JP2008258376A (ja) | 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール | |
JP2006173519A (ja) | 電子回路部材とその製造装置および製造方法 | |
JP6658935B2 (ja) | 回路構造体 | |
TWI628988B (zh) | Electronic device and method of manufacturing same | |
KR200415210Y1 (ko) | 리지드 플렉시블 인쇄회로기판 | |
JP2010228249A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100329 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130430 |