JPS58114496A - 多層セラミツク回路基板の製造方法 - Google Patents
多層セラミツク回路基板の製造方法Info
- Publication number
- JPS58114496A JPS58114496A JP20974481A JP20974481A JPS58114496A JP S58114496 A JPS58114496 A JP S58114496A JP 20974481 A JP20974481 A JP 20974481A JP 20974481 A JP20974481 A JP 20974481A JP S58114496 A JPS58114496 A JP S58114496A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- multilayer ceramic
- ceramic circuit
- goal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）＠明の技術分野
本発明は半導体素子（Ｉ Ｃ、ＬＳＩ等＞１搭載する多
層回路基板、より詳しく述べるならば、導体が−ル充項
方式を利用した多層セラミ、り回路基板の製造方法に関
するものである。
層回路基板、より詳しく述べるならば、導体が−ル充項
方式を利用した多層セラミ、り回路基板の製造方法に関
するものである。
（２）技術の背景
Ｉ Ｃ、Ｌ８Ｉの高性能・高集積化がますます進んでお
り、これらＩ Ｃ、ＬＳＩを搭載する友めの多層セラミ
、り回路基板についてもコン・ｆクト化、娼信幀性、歩
留り、コストが課題となっている（例えば５戸板用、平
尾、高見：ＬＳＩ用セラミ、り・臂ッケーノ、電子材料
、ｖｏｊ、１６，４２ （１９７７）、ｐｐ、７５〜８
０参照）。
り、これらＩ Ｃ、ＬＳＩを搭載する友めの多層セラミ
、り回路基板についてもコン・ｆクト化、娼信幀性、歩
留り、コストが課題となっている（例えば５戸板用、平
尾、高見：ＬＳＩ用セラミ、り・臂ッケーノ、電子材料
、ｖｏｊ、１６，４２ （１９７７）、ｐｐ、７５〜８
０参照）。
（３）従来技術と問題点
従来の多層セラミ、り回路基板は、一般的に次のよらに
して製造されていた。まず、セラミックの未焼成７−ト
であるグリーンシートを製作し、このグリーン７−トに
金型・ノ４ンチを用いてバイアホール（スルーホール）
を形成すると同時に所定形状に打抜き、導体ペーストを
印刷し同時にバイアホールを導体ペーストで充填し、印
刷が終った各層を加熱圧着によってラミネートし、そし
て、焼成して多層回路基板が得られる。このようにして
製造した多層セラミック回路基板１ （８１１図）にお
いて、離れているセラミック層２に形成された信号層３
（導電層）を接続する九めの層間接続４１４は各バイア
ホール内に充填された導体の集合体であって、第１図に
示すように層平面に対して垂直である０層間接続線が垂
直な直線状であるために２層以上の導電層を結ぶ距離が
最短である場合もあるが、多くは最短コースにあるので
はなく迂回コースとなり、配線長ざとしてみたときにそ
れなりの長さを有している。この配線長さは多層回路基
板のインピーダンスおよび伝送遅れに影響しているわけ
であり、回路基板のインピーダンスおよび伝送遅れを改
善するのに従来のものでは配−・譬ターンをうまく作っ
たとしても限界がめり九。
して製造されていた。まず、セラミックの未焼成７−ト
であるグリーンシートを製作し、このグリーン７−トに
金型・ノ４ンチを用いてバイアホール（スルーホール）
を形成すると同時に所定形状に打抜き、導体ペーストを
印刷し同時にバイアホールを導体ペーストで充填し、印
刷が終った各層を加熱圧着によってラミネートし、そし
て、焼成して多層回路基板が得られる。このようにして
製造した多層セラミック回路基板１ （８１１図）にお
いて、離れているセラミック層２に形成された信号層３
（導電層）を接続する九めの層間接続４１４は各バイア
ホール内に充填された導体の集合体であって、第１図に
示すように層平面に対して垂直である０層間接続線が垂
直な直線状であるために２層以上の導電層を結ぶ距離が
最短である場合もあるが、多くは最短コースにあるので
はなく迂回コースとなり、配線長ざとしてみたときにそ
れなりの長さを有している。この配線長さは多層回路基
板のインピーダンスおよび伝送遅れに影響しているわけ
であり、回路基板のインピーダンスおよび伝送遅れを改
善するのに従来のものでは配−・譬ターンをうまく作っ
たとしても限界がめり九。
（４）発明の目的
本発明の目的は、従来よ−りもインピーダンスおよび伝
送遅れの小さい特性を有する多層セラミ。
送遅れの小さい特性を有する多層セラミ。
り回路基板を製造する方法ｔ−提供することである。
本発明の他の目的は、多層セフイック回路基板において
異なるセラミ、り層にある導電層の接続を斜め方向に最
短距離で行うようにして配線長さを短かくすることであ
る。
異なるセラミ、り層にある導電層の接続を斜め方向に最
短距離で行うようにして配線長さを短かくすることであ
る。
（５） 発明の構成
これらの目的は、異なるセラミック層間の導電層を接続
する層間接続線の距離が最短となるように充填位置を徐
々にずらして各セラミックスグリーンシート内に導体ボ
ールを充填し、導体ざ一部によってこの層間接続線の一
部を形成することをｈｅとする多層セラミ、り回路基板
の製造方法によって達成される０本発明によって従来は
垂直な層間ｗ！絖４！ｉ！′ｔ−斜めにすることができ
、その結果として配線長さの短縮が可能となる。
する層間接続線の距離が最短となるように充填位置を徐
々にずらして各セラミックスグリーンシート内に導体ボ
ールを充填し、導体ざ一部によってこの層間接続線の一
部を形成することをｈｅとする多層セラミ、り回路基板
の製造方法によって達成される０本発明によって従来は
垂直な層間ｗ！絖４！ｉ！′ｔ−斜めにすることができ
、その結果として配線長さの短縮が可能となる。
なお、導体が一部充填法とは、本出鵬人が特願昭５４−
１１９００１号および特願昭５５−８１２２３号にて提
案し友方法であって、グリーンシートに金属（金、銀、
銅、タングステンなど）ゴールを埋め込んで従来のバイ
アホールに導体を充填したと同じ状態にする層間接続ｌ
１ｉｉ！を形成する方法である。
１１９００１号および特願昭５５−８１２２３号にて提
案し友方法であって、グリーンシートに金属（金、銀、
銅、タングステンなど）ゴールを埋め込んで従来のバイ
アホールに導体を充填したと同じ状態にする層間接続ｌ
１ｉｉ！を形成する方法である。
層間接続線が斜めになるときには、隣接するセラミック
層の導体ボールが相互に確実に接続するために、導体ゴ
ールをグリーンシートに壌込んだ秋に、この導体ボール
上にそれよりも少し大きい導体ペーストのバットを所定
の導体ｆ−と同時に形成することが望ましい。
層の導体ボールが相互に確実に接続するために、導体ゴ
ールをグリーンシートに壌込んだ秋に、この導体ボール
上にそれよりも少し大きい導体ペーストのバットを所定
の導体ｆ−と同時に形成することが望ましい。
（６）発明の実施例
踊付の図面を参照しながら本発明の好ましい実７１’１
ｌｌ一様例を説明する。
ｌｌ一様例を説明する。
セラミックのグリーンシート１１ （１！２図）を受ｒ
）金型２の上に載せ、さらに導体が−ル配列用メタルマ
スク１３を載せて、導体メール１４を第２図のようにメ
タルマスク１３の透孔内に配置する。そして、上方から
押し金型５を下げて導体ゴール４をグリーンシート１１
内に埋込む（８１３図）。
）金型２の上に載せ、さらに導体が−ル配列用メタルマ
スク１３を載せて、導体メール１４を第２図のようにメ
タルマスク１３の透孔内に配置する。そして、上方から
押し金型５を下げて導体ゴール４をグリーンシート１１
内に埋込む（８１３図）。
それから、導体ペーストのパッド１６を印刷法によって
所定の４１１を層（図示せず）と同時に形成する。この
ノ母ヅド１６Ｆｉ導体ボール４よりも大きくかつａｌｌ
接する導体ｌ−ルの方に少し兼〈伸びている。
所定の４１１を層（図示せず）と同時に形成する。この
ノ母ヅド１６Ｆｉ導体ボール４よりも大きくかつａｌｌ
接する導体ｌ−ルの方に少し兼〈伸びている。
グリーン７−トは、例えば第１表に示す組成のガラス−
セラミックからドクターグレード法によって成形される
ものである。
セラミックからドクターグレード法によって成形される
ものである。
ａｌｌ 表 グリーンシートの組成
また、導体ボールは金、銀、銅あるいはタングステンな
どの導電性金属で作られる小球である。そ１して、導体
ペーストは市販品である。
どの導電性金属で作られる小球である。そ１して、導体
ペーストは市販品である。
上述した工程で別のセラミダクス層ｖｃ４体メールを埋
込んで多数のセラミ、り層を用意するわけでるるか、谷
セラミ、り層において層間接続−の一部となる導体メー
ルをそれぞれの所定位置にす２る友めには各セラミック
層ごとに透孔位置の異なるメタルマスクを使用すれば容
易にできる。層間接続線″ｋｆｊｐ＋め方向に形成する
ためには、ａＩ４図に示したように導体メタル１４およ
びパッド１６をずらした多数のグリーン７−）１１を用
意してラミネートする。そして、所定温度にて焼成すれ
ば斜めのｊ−間接に！線を有する多層セライック回路基
板が得られる。
込んで多数のセラミ、り層を用意するわけでるるか、谷
セラミ、り層において層間接続−の一部となる導体メー
ルをそれぞれの所定位置にす２る友めには各セラミック
層ごとに透孔位置の異なるメタルマスクを使用すれば容
易にできる。層間接続線″ｋｆｊｐ＋め方向に形成する
ためには、ａＩ４図に示したように導体メタル１４およ
びパッド１６をずらした多数のグリーン７−）１１を用
意してラミネートする。そして、所定温度にて焼成すれ
ば斜めのｊ−間接に！線を有する多層セライック回路基
板が得られる。
（７）発明の効果
斜めの層間接続４！によって従来の場合よりも短い距離
で層間接続できるので配線長さを短くすることになる。
で層間接続できるので配線長さを短くすることになる。
したがって、従来の製造方法で作らｎた多層セラミック
回路基板よりもインピーダンスが低くかつ伝送遅れの小
δい多層セライック回路基板が本発明によって得られる
。また、このような回路基板は高速コンピュータ用回路
基板としても有益である。
回路基板よりもインピーダンスが低くかつ伝送遅れの小
δい多層セライック回路基板が本発明によって得られる
。また、このような回路基板は高速コンピュータ用回路
基板としても有益である。
第１図は、従来方法に従って製造された多層セラミック
回路基板の概略Ｔ＃面図であり、′ｓ２図は、導体ゴー
ル充項法を＃を明する概略断面図であり、 第３図は、導体ボールおよびパッドを有するグリーンシ
ートの断面図であり、 第４図は、本発明に従って製造する多層セラミック回路
基板の部分断面図である。 １１・・・グリーンシート、１３・・・メタルマスク、
１４・・・導体ボール、１５・・・押し金型、１６・・
・パ。 ド。 特許出願人 富士通株式会社 特許出纏代理人 弁理士 實 木 朗 弁理士 西 舘 和 之 弁理士 内 １）卒 男 弁理士 山 口 昭 之
回路基板の概略Ｔ＃面図であり、′ｓ２図は、導体ゴー
ル充項法を＃を明する概略断面図であり、 第３図は、導体ボールおよびパッドを有するグリーンシ
ートの断面図であり、 第４図は、本発明に従って製造する多層セラミック回路
基板の部分断面図である。 １１・・・グリーンシート、１３・・・メタルマスク、
１４・・・導体ボール、１５・・・押し金型、１６・・
・パ。 ド。 特許出願人 富士通株式会社 特許出纏代理人 弁理士 實 木 朗 弁理士 西 舘 和 之 弁理士 内 １）卒 男 弁理士 山 口 昭 之
Claims (1)
- 【特許請求の範囲】 １、配線層の形成された複数のグリーンシートを槓ｊｆ
ｌ ｔ、た後に焼成して成る多ノーセラミ、り回路基板
の製造方法において、異なるセラミック層間の導電ノー
を接続する層間接続線の距離が蝋燭となるように充填位
置を徐々にずらして各セラミ、クグリーン／−ト内に導
体ボールを充填し、該導体ボールにより該層間接続線の
−ｓ’を形成することを特徴とする多層セラミック回路
基板の製造方法。 ２、前記層間接続−の一部を導体ゴールで形成した恢に
・該導体ゴール部分の上にそれよりも少し大きい導体ペ
ーストのパッドを所定の導体層と同時に形成することを
特徴とする特許請求の範囲域１項記載の多層セラミ、り
回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20974481A JPH0646674B2 (ja) | 1981-12-28 | 1981-12-28 | 多層セラミツク回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20974481A JPH0646674B2 (ja) | 1981-12-28 | 1981-12-28 | 多層セラミツク回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114496A true JPS58114496A (ja) | 1983-07-07 |
| JPH0646674B2 JPH0646674B2 (ja) | 1994-06-15 |
Family
ID=16577913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20974481A Expired - Lifetime JPH0646674B2 (ja) | 1981-12-28 | 1981-12-28 | 多層セラミツク回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646674B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329452A (ja) * | 2006-05-09 | 2007-12-20 | Canon Inc | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
| US10827614B2 (en) | 2018-09-19 | 2020-11-03 | Kabushiki Kaisha Toshiba | Printed circuit board |
-
1981
- 1981-12-28 JP JP20974481A patent/JPH0646674B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329452A (ja) * | 2006-05-09 | 2007-12-20 | Canon Inc | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
| US10827614B2 (en) | 2018-09-19 | 2020-11-03 | Kabushiki Kaisha Toshiba | Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0646674B2 (ja) | 1994-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1176641A2 (en) | Front-and-back electrically conductive substrate and method for manufacturing same | |
| EP1250033A2 (en) | Printed circuit board and electronic component | |
| EP1672970A3 (en) | Multi-layer printed circuit board and method of manufacturing multi-layered printed circuit board | |
| JP3214470B2 (ja) | マルチチップモジュール及びその製造方法 | |
| EP1760778A3 (en) | Multilayer circuit board | |
| TW200820410A (en) | Semiconductor packaging structure | |
| TW587322B (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| TW200834764A (en) | Coreless packing substrate and method for making the same | |
| EP1478215A3 (en) | Package modification for channel-routed circuit boards | |
| JP2002527915A (ja) | 高密度相互接続プリント配線基板の応力を低減する方法としての堆積された薄膜ビルトアップ層の寸法 | |
| JPS58114496A (ja) | 多層セラミツク回路基板の製造方法 | |
| JPH1174645A (ja) | 多層セラミック基板の製造方法 | |
| TWI293015B (en) | Multilayered printed wiring board and method for manufacturing the multilayered printed wiring board | |
| US6653168B2 (en) | LSI package and internal connecting method used therefor | |
| JP4868196B2 (ja) | セラミック多層基板の製造方法 | |
| JPH025027B2 (ja) | ||
| JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| KR100827310B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| JPS6066497A (ja) | 多層プリント配線板 | |
| JPS63172490A (ja) | 多層配線基板 | |
| KR20090061504A (ko) | 양면 비대칭형 ｆｃｂ 기판 및 그 제조방법 | |
| TWI231552B (en) | Method for forming circuits patterns of interlayer for semiconductor package substrate | |
| JPS5816596A (ja) | 高密度多層配線基板 | |
| JPH1154646A (ja) | 半導体素子用パッケージおよびその製造方法 |