JPH0646674B2 - 多層セラミツク回路基板の製造方法 - Google Patents
多層セラミツク回路基板の製造方法Info
- Publication number
- JPH0646674B2 JPH0646674B2 JP20974481A JP20974481A JPH0646674B2 JP H0646674 B2 JPH0646674 B2 JP H0646674B2 JP 20974481 A JP20974481 A JP 20974481A JP 20974481 A JP20974481 A JP 20974481A JP H0646674 B2 JPH0646674 B2 JP H0646674B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- conductor
- ceramic circuit
- multilayer ceramic
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】 (1) 発明の技術分野 本発明は半導体素子（ＩＣ，LSI等）を搭載する多層回
路基板、より詳しく述べるならば、導体ボール充填方式
を利用した多層セラミック回路基板の製造方法に関する
ものである。
路基板、より詳しく述べるならば、導体ボール充填方式
を利用した多層セラミック回路基板の製造方法に関する
ものである。
(2) 技術の背景 ＩＣ，LSIの高性能・高集積化がますます進んでおり、
これらＩＣ，LSIを搭載するための多層セラミック回路
基板についてもコンパクト化、高信頼性、歩留り、コス
トが課題となっている（例えば、戸根川、平尾、高見：
LSI用セラミックパッケージ、電子材料、vol.16,No.2
（１９７７）、pp.75〜80参照）。
これらＩＣ，LSIを搭載するための多層セラミック回路
基板についてもコンパクト化、高信頼性、歩留り、コス
トが課題となっている（例えば、戸根川、平尾、高見：
LSI用セラミックパッケージ、電子材料、vol.16,No.2
（１９７７）、pp.75〜80参照）。
(3) 従来技術と問題点 従来の多層セラミック回路基板は、一般的に次のように
して製造されていた。まず、セラミックの未焼成シート
であるグリーンシートを製作し、このグリーンシートに
金型・パンチを用いてバイアホール（スルーホール）を
形成すると同時に所定形状に打抜き、導体ペーストを印
刷し同時にバイアホールを導体ペーストで充填し、印刷
が終った各層を加熱圧着によってラミネートし、そし
て、焼成して多層回路基板が得られる。このようにして
製造した多層セラミック回路基板１（第１図）におい
て、離れているセラミック層２に形成された信号層３
（導電層）を接続するための層間接続線４は各バイアホ
ール内に充填された導体の集合体であって、第１図に示
すように層平面に対して垂直である。層間接続線が垂直
な直線状であるために２層以上の導電層を結ぶ距離が最
短である場合もあるが、多くは最短コースにあるのでは
なく迂回コースとなり、配線長さとしてみたときにそれ
なりの長さを有している。この配線長さは多層回路基板
のインピーダンスおよび伝送遅れに影響しているわけで
あり、回路基板のインピーダンスおよび伝送遅れを改善
するのに従来のものでは配線パターンをうまく作ったと
しても限界があった。
して製造されていた。まず、セラミックの未焼成シート
であるグリーンシートを製作し、このグリーンシートに
金型・パンチを用いてバイアホール（スルーホール）を
形成すると同時に所定形状に打抜き、導体ペーストを印
刷し同時にバイアホールを導体ペーストで充填し、印刷
が終った各層を加熱圧着によってラミネートし、そし
て、焼成して多層回路基板が得られる。このようにして
製造した多層セラミック回路基板１（第１図）におい
て、離れているセラミック層２に形成された信号層３
（導電層）を接続するための層間接続線４は各バイアホ
ール内に充填された導体の集合体であって、第１図に示
すように層平面に対して垂直である。層間接続線が垂直
な直線状であるために２層以上の導電層を結ぶ距離が最
短である場合もあるが、多くは最短コースにあるのでは
なく迂回コースとなり、配線長さとしてみたときにそれ
なりの長さを有している。この配線長さは多層回路基板
のインピーダンスおよび伝送遅れに影響しているわけで
あり、回路基板のインピーダンスおよび伝送遅れを改善
するのに従来のものでは配線パターンをうまく作ったと
しても限界があった。
(4) 発明の目的 本発明の目的は、従来よりもインピーダンスおよび伝送
遅れの小さい特性を有する多層セラミック回路基板を製
造する方法を提供することである。
遅れの小さい特性を有する多層セラミック回路基板を製
造する方法を提供することである。
本発明の他の目的は、多層セラミック回路基板において
異なるセラミック層にある導電層の接続を斜め方向に最
短距離で行うようにして配線長さを短かくすることであ
る。
異なるセラミック層にある導電層の接続を斜め方向に最
短距離で行うようにして配線長さを短かくすることであ
る。
(5) 発明の構成 これらの目的は、異なるセラミック層間の導電層を接続
する層間接続線の距離が最短となるように充填位置を徐
々にずらして各セラミックスグリーンシート内に導体ボ
ールを充填し、導体ボールによってこの層間接続線の一
部を形成することを特徴とする多層セラミック回路基板
の製造方法によって達成される。本発明によって従来は
垂直な層間接続線を斜めにすることができ、その結果と
して配線長さの短縮が可能となる。
する層間接続線の距離が最短となるように充填位置を徐
々にずらして各セラミックスグリーンシート内に導体ボ
ールを充填し、導体ボールによってこの層間接続線の一
部を形成することを特徴とする多層セラミック回路基板
の製造方法によって達成される。本発明によって従来は
垂直な層間接続線を斜めにすることができ、その結果と
して配線長さの短縮が可能となる。
なお、導体ボール充填法とは、本出願人が特願昭54-119
001号（特開昭５６−４３７９６号公報参照）および特
願昭55-81223号（特開昭５７−７１９８号公報参照）に
て提案した方法であって、グリーンシートに金属（金、
銀、銅、タングステンなど）ボールを埋め込んで従来の
バイアホールに導体を充填したと同じ状態にする層間接
続線を形成する方法である。
001号（特開昭５６−４３７９６号公報参照）および特
願昭55-81223号（特開昭５７−７１９８号公報参照）に
て提案した方法であって、グリーンシートに金属（金、
銀、銅、タングステンなど）ボールを埋め込んで従来の
バイアホールに導体を充填したと同じ状態にする層間接
続線を形成する方法である。
層間接続線が斜めになるときは、隣接するセラミック層
の導体ボールが相互に確実に接続するために、導体ボー
ルをグリーンシートに埋込んだ後に、この導体ボール上
にそれよりも少し大きい導体ペーストのパットを所定の
導体層と同時に形成することが望ましい。
の導体ボールが相互に確実に接続するために、導体ボー
ルをグリーンシートに埋込んだ後に、この導体ボール上
にそれよりも少し大きい導体ペーストのパットを所定の
導体層と同時に形成することが望ましい。
(6) 発明の実施例 添付の図面を参照しながら本発明の好ましい実施態様例
を説明する。
を説明する。
セラミックのグリーンシート１１（第２図）を受け金型
２の上に載せ、さらに導体ボール配列用メタルマスク１
３を載せて、導体ボール１４を第２図のようにメタルマ
スク１３の透孔内に配置する。そして、上方から押し金
型５を下げて導体ボール４をグリーンシート１１内に埋
込む（第３図）。それから、導体ペーストのパッド１６
を印刷法によって所定の銅電層（図示せず）と同時に形
成する。このパッド１６は導体ボール４よりも大きくか
つ隣接する導体ボールの方に少し長く伸びている。
２の上に載せ、さらに導体ボール配列用メタルマスク１
３を載せて、導体ボール１４を第２図のようにメタルマ
スク１３の透孔内に配置する。そして、上方から押し金
型５を下げて導体ボール４をグリーンシート１１内に埋
込む（第３図）。それから、導体ペーストのパッド１６
を印刷法によって所定の銅電層（図示せず）と同時に形
成する。このパッド１６は導体ボール４よりも大きくか
つ隣接する導体ボールの方に少し長く伸びている。
グリーンシートは、例えば第１表に示す組成のガラス−
セラミックからドクターブレード法によって成形される
ものである。
セラミックからドクターブレード法によって成形される
ものである。
また、導体ボールは金、銀、銅あるいはタングステンな
どの導電性金属で作られる小球である。そして、導体ペ
ーストは市販品である。
どの導電性金属で作られる小球である。そして、導体ペ
ーストは市販品である。
上述した工程で別のセラミックス層に導体ボールを埋込
んで多数のセラミック層を用意するわけであるが、各セ
ラミック層において層間接続線の一部となる導体ボール
をそれぞれの所定位置にするためには各セラミック層ご
とに透孔位置の異なるメタルマスクを使用すれば容易に
できる。層間接続線を斜め方向に形成するためには、第
４図に示したように導体ボール１４およびパッド１６を
ずらした多数のグリーンシート１１を用意してラミネー
トする。そして、所定温度にて焼成すれば斜めの層間接
続線を有する多層セラミック回路基板が得られる。
んで多数のセラミック層を用意するわけであるが、各セ
ラミック層において層間接続線の一部となる導体ボール
をそれぞれの所定位置にするためには各セラミック層ご
とに透孔位置の異なるメタルマスクを使用すれば容易に
できる。層間接続線を斜め方向に形成するためには、第
４図に示したように導体ボール１４およびパッド１６を
ずらした多数のグリーンシート１１を用意してラミネー
トする。そして、所定温度にて焼成すれば斜めの層間接
続線を有する多層セラミック回路基板が得られる。
(7) 発明の効果 斜めの層間接続線によって従来の場合よりも短い距離で
層間接続できるので配線長さを短くすることになる。し
たがって、従来の製造方法で作られた多層セラミック回
路基板よりもインピーダンスが低くかつ伝送遅れの小さ
い多層セラミック回路基板が本発明によって得られる。
また、このような回路基板は高速コンピュータ用回路基
板としても有益である。
層間接続できるので配線長さを短くすることになる。し
たがって、従来の製造方法で作られた多層セラミック回
路基板よりもインピーダンスが低くかつ伝送遅れの小さ
い多層セラミック回路基板が本発明によって得られる。
また、このような回路基板は高速コンピュータ用回路基
板としても有益である。
第１図は、従来方法に従って製造された多層セラミック
回路基板の概略断面図であり、 第２図は、導体ボール充填法を説明する概略断面図であ
り、 第３図は、導体ボールおよびパッドを有するグリーンシ
ートの断面図であり、 第４図は、本発明に従って製造する多層セラミック回路
基板の部分断面図である。 １１……グリーンシート、１３……メタルマスク、１４
……導体ボール、１５……押し金型、１６……パッド。
回路基板の概略断面図であり、 第２図は、導体ボール充填法を説明する概略断面図であ
り、 第３図は、導体ボールおよびパッドを有するグリーンシ
ートの断面図であり、 第４図は、本発明に従って製造する多層セラミック回路
基板の部分断面図である。 １１……グリーンシート、１３……メタルマスク、１４
……導体ボール、１５……押し金型、１６……パッド。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−43796（ＪＰ，Ａ) 特開 昭56−43797（ＪＰ，Ａ) 特開 昭56−54094（ＪＰ，Ａ) 特開 昭56−56697（ＪＰ，Ａ)
Claims (2)
- 【請求項１】配線層の形成された複数のグリーンシート
を積層した後に焼成して成る多層セラミック回路基板の
製造方法において、異なるセラミック層間の導電層を接
続する層間接続線の距離が最短となるように充填位置を
徐々にずらして各セラミックグリーンシート内に導体ボ
ールを充填し、該導体ボールにより該層間接続線の一部
を形成することを特徴とする多層セラミック回路基板の
製造方法。 - 【請求項２】前記層間接続線の一部を導体ボールで形成
した後に、該導体ボール部分の上にそれよりも少し大き
い導体ペーストのパッドを所定の導体層と同時に形成す
ることを特徴とする特許請求の範囲第１項記載の多層セ
ラミック回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20974481A JPH0646674B2 (ja) | 1981-12-28 | 1981-12-28 | 多層セラミツク回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20974481A JPH0646674B2 (ja) | 1981-12-28 | 1981-12-28 | 多層セラミツク回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58114496A JPS58114496A (ja) | 1983-07-07 |
| JPH0646674B2 true JPH0646674B2 (ja) | 1994-06-15 |
Family
ID=16577913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20974481A Expired - Lifetime JPH0646674B2 (ja) | 1981-12-28 | 1981-12-28 | 多層セラミツク回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646674B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10827614B2 (en) | 2018-09-19 | 2020-11-03 | Kabushiki Kaisha Toshiba | Printed circuit board |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007329452A (ja) * | 2006-05-09 | 2007-12-20 | Canon Inc | 配線モジュール、配線モジュールの製造装置および配線モジュールの製造方法 |
-
1981
- 1981-12-28 JP JP20974481A patent/JPH0646674B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10827614B2 (en) | 2018-09-19 | 2020-11-03 | Kabushiki Kaisha Toshiba | Printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58114496A (ja) | 1983-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100277400B1 (ko) | 기판 및 세라믹패키지 | |
| JP2966972B2 (ja) | 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器 | |
| JP2996510B2 (ja) | 電子回路基板 | |
| US5768108A (en) | Multi-layer wiring structure | |
| EP0043029B1 (en) | Sintered multi-layer ceramic substrate and method of making same | |
| US5396034A (en) | Thin film ceramic multilayer wiring hybrid board | |
| JP3988227B2 (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JPH1065034A (ja) | 電子部品用配線基板及び電子部品パッケージ | |
| KR0157060B1 (ko) | 실장기판 | |
| JPH0653349A (ja) | マルチチップモジュール基板の配線構造 | |
| JPH0646674B2 (ja) | 多層セラミツク回路基板の製造方法 | |
| US6653168B2 (en) | LSI package and internal connecting method used therefor | |
| JPH10242335A (ja) | 半導体装置 | |
| JP4535801B2 (ja) | セラミック配線基板 | |
| JPH025027B2 (ja) | ||
| JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
| US20010000156A1 (en) | Package board structure and manufacturing method thereof | |
| JP3188911B2 (ja) | 多層セラミック基板及びその作製方法、並びに半導体パッケージ | |
| JPH11163192A (ja) | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 | |
| JP2564297B2 (ja) | 回路基板 | |
| KR100318317B1 (ko) | 베어 칩 실장 인쇄회로기판 | |
| JP3015504B2 (ja) | 半導体装置 | |
| JP2635681B2 (ja) | 金属コア・プリント配線板 |