JPH11163192A - セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 - Google Patents
セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置Info
- Publication number
- JPH11163192A JPH11163192A JP9323077A JP32307797A JPH11163192A JP H11163192 A JPH11163192 A JP H11163192A JP 9323077 A JP9323077 A JP 9323077A JP 32307797 A JP32307797 A JP 32307797A JP H11163192 A JPH11163192 A JP H11163192A
- Authority
- JP
- Japan
- Prior art keywords
- coaxial signal
- green sheet
- wiring board
- coaxial
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 高周波信号伝送特性に優れた同軸配線構造
で、かつ高密度配線及び微細配線が可能なセラミック多
層基板を提供すること。 【解決手段】 穴加工をしたグリーンシートに、導体層
と絶縁体層をスクリーン印刷法で順次印刷することで、
貫通孔部分とグリーンシート表面の信号配線を同軸信号
配線とする。
で、かつ高密度配線及び微細配線が可能なセラミック多
層基板を提供すること。 【解決手段】 穴加工をしたグリーンシートに、導体層
と絶縁体層をスクリーン印刷法で順次印刷することで、
貫通孔部分とグリーンシート表面の信号配線を同軸信号
配線とする。
Description
【０００１】
【発明の属する技術分野】本発明は、セラミック多層同
軸信号配線基板及びその製造方法に係り、特に、高周波
で動作する半導体素子を搭載するのに適した、多層同軸
構造の信号配線を作製する技術に関する。
軸信号配線基板及びその製造方法に係り、特に、高周波
で動作する半導体素子を搭載するのに適した、多層同軸
構造の信号配線を作製する技術に関する。
【０００２】
【従来の技術】セラミックを用いた厚膜多層配線基板
は、小型化が可能で信頼性が高いという理由から、半導
体チップや小型電子部品を搭載するための基板として用
いられ、電子計算機、通信機器、家電品等に組み込まれ
て使用されている。
は、小型化が可能で信頼性が高いという理由から、半導
体チップや小型電子部品を搭載するための基板として用
いられ、電子計算機、通信機器、家電品等に組み込まれ
て使用されている。
【０００３】厚膜多層配線基板のなかでも、グリーンシ
ートを用いる湿式厚膜多層配線基板は、配線の高密度化
に有利であり、高速での信号処理が必要な電子計算機等
に用いられる。この湿式厚膜多層配線基板は、以下のよ
うな製造方法により作製される。
ートを用いる湿式厚膜多層配線基板は、配線の高密度化
に有利であり、高速での信号処理が必要な電子計算機等
に用いられる。この湿式厚膜多層配線基板は、以下のよ
うな製造方法により作製される。
【０００４】まず、セラミック原料粉末を有機樹脂で結
合したセラミック生シート（以下、グリーンシートと呼
ぶ）を作製し、続いて、このグリーンシートに超硬ポン
チ等で貫通孔（ビアホール）を開けた後、導体ペースト
を用いてグリーンシート表面に配線パターンを作製する
とともに、貫通孔にも導体ペーストを充填する。次に、
このように配線パターンを形成したグリーンシートを所
定枚数積み重ね、加熱圧着した後に焼成して、セラミッ
ク多層配線基板が作製される。
合したセラミック生シート（以下、グリーンシートと呼
ぶ）を作製し、続いて、このグリーンシートに超硬ポン
チ等で貫通孔（ビアホール）を開けた後、導体ペースト
を用いてグリーンシート表面に配線パターンを作製する
とともに、貫通孔にも導体ペーストを充填する。次に、
このように配線パターンを形成したグリーンシートを所
定枚数積み重ね、加熱圧着した後に焼成して、セラミッ
ク多層配線基板が作製される。
【０００５】さらに近年では、電気抵抗が低い銅を導体
材料として、誘電率の低いガラスセラミックとを組み合
せたガラス／銅多層配線基板と、この基板表裏面に薄膜
信号層を形成して半導体素子を搭載することにより、高
速信号伝送を実現している。
材料として、誘電率の低いガラスセラミックとを組み合
せたガラス／銅多層配線基板と、この基板表裏面に薄膜
信号層を形成して半導体素子を搭載することにより、高
速信号伝送を実現している。
【０００６】しかし、近年のますますの情報処理装置の
高性能化に伴い、半導体素子の高周波化が進み、これら
の半導体素子を搭載するセラミック配線基板にも、優れ
た高周波特性の要求が高まってきた。
高性能化に伴い、半導体素子の高周波化が進み、これら
の半導体素子を搭載するセラミック配線基板にも、優れ
た高周波特性の要求が高まってきた。
【０００７】
【発明が解決しようとする課題】上記したような要求に
応えるため、セラミック配線基板としては、信号線路の
周囲にグランドと電気的につながる導体を充填したビア
ホールを信号線路と平行となるように形成し、信号線路
の周りをビアホールで取り囲む構造とすることで、擬似
同軸構造とする方法が開発された。
応えるため、セラミック配線基板としては、信号線路の
周囲にグランドと電気的につながる導体を充填したビア
ホールを信号線路と平行となるように形成し、信号線路
の周りをビアホールで取り囲む構造とすることで、擬似
同軸構造とする方法が開発された。
【０００８】しかしながら、このような擬似同軸構造信
号線路では、超高周波の電気信号を流した場合に、ビア
ホール間の隙間から外部に漏洩するため、超高周波の電
気信号が上記擬似同軸信号線路を効率良く伝わらない。
号線路では、超高周波の電気信号を流した場合に、ビア
ホール間の隙間から外部に漏洩するため、超高周波の電
気信号が上記擬似同軸信号線路を効率良く伝わらない。
【０００９】このような観点から、特許第２６１３５７
６号公報にあるように、重なり合う複数枚のグリーンシ
ートに長穴状の孔を形成し、孔の壁面にメタライズ層続
いて内側に誘電体と配線を形成する、セラミック同軸配
線基板の製造方法が述べられている。
６号公報にあるように、重なり合う複数枚のグリーンシ
ートに長穴状の孔を形成し、孔の壁面にメタライズ層続
いて内側に誘電体と配線を形成する、セラミック同軸配
線基板の製造方法が述べられている。
【００１０】しかしながら、上記した先願公報による方
法では、複数枚のグリーンシートで１本の同軸配線を形
成すること、及び同軸信号配線形成のためにグリーンシ
ートへ貫通長穴加工をすること、同軸信号配線を形成し
てから上下の接続をとるために穴加工した後穴部分に同
軸配線を形成すること等から、従来のグリーンシート積
層法によるセラミック多層配線基板と同等の配線密度や
微細配線に対応することが困難である。
法では、複数枚のグリーンシートで１本の同軸配線を形
成すること、及び同軸信号配線形成のためにグリーンシ
ートへ貫通長穴加工をすること、同軸信号配線を形成し
てから上下の接続をとるために穴加工した後穴部分に同
軸配線を形成すること等から、従来のグリーンシート積
層法によるセラミック多層配線基板と同等の配線密度や
微細配線に対応することが困難である。
【００１１】本発明は上記の点に鑑みなされたもので、
その目的とするところは、従来のグリーンシート法セラ
ミック多層配線基板と同等の配線密度及び微細配線の、
高周波特性に優れたセラミック多層同軸配線基板を提供
することにある。
その目的とするところは、従来のグリーンシート法セラ
ミック多層配線基板と同等の配線密度及び微細配線の、
高周波特性に優れたセラミック多層同軸配線基板を提供
することにある。
【００１２】
【課題を解決するための手段】上記した目的を達成する
ため、本発明においては、同軸信号配線を、各々のグリ
ーンシートに導体層と絶縁体層をスクリーン印刷法で、
順次印刷することで形成するようにされる。すなわち、
各々のグリーンシートに導体層と絶縁体層をスクリーン
印刷法で順次印刷して、グリーンシート貫通孔部分とグ
リーンシート表面の信号配線を同軸信号配線とすること
によって、従来のグリーンシート法セラミック多層配線
基板と同様のプロセスでセラミック同軸信号多層配線基
板が作製できるため、従来のグリーンシート法セラミッ
ク多層配線基板と同等の配線密度及び配線微細化が達成
できる。
ため、本発明においては、同軸信号配線を、各々のグリ
ーンシートに導体層と絶縁体層をスクリーン印刷法で、
順次印刷することで形成するようにされる。すなわち、
各々のグリーンシートに導体層と絶縁体層をスクリーン
印刷法で順次印刷して、グリーンシート貫通孔部分とグ
リーンシート表面の信号配線を同軸信号配線とすること
によって、従来のグリーンシート法セラミック多層配線
基板と同様のプロセスでセラミック同軸信号多層配線基
板が作製できるため、従来のグリーンシート法セラミッ
ク多層配線基板と同等の配線密度及び配線微細化が達成
できる。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。図１は、本発明の一実施形態に係
るセラミック同軸信号多層配線基板の製造方法を示す説
明図であり、図１の（ａ）〜（ｉ）において、左側は斜
視図を、右側は斜視図におけるＡ−Ａ’線断面及びＢ−
Ｂ’線断面を、それぞれ示している。また、図１におい
て、１はグリーンシート、２は貫通孔（ビアホール）、
３は導体層（導体）、４は絶縁体層である。
面を用いて説明する。図１は、本発明の一実施形態に係
るセラミック同軸信号多層配線基板の製造方法を示す説
明図であり、図１の（ａ）〜（ｉ）において、左側は斜
視図を、右側は斜視図におけるＡ−Ａ’線断面及びＢ−
Ｂ’線断面を、それぞれ示している。また、図１におい
て、１はグリーンシート、２は貫通孔（ビアホール）、
３は導体層（導体）、４は絶縁体層である。
【００１４】まず、図１の（ａ）に示すように、グリー
ンシート１に、超硬ポンチ等で貫通孔（ビアホール）２
を形成する。
ンシート１に、超硬ポンチ等で貫通孔（ビアホール）２
を形成する。
【００１５】次に、図１の（ｂ）に示すように、穴加工
をしたグリーンシート１の貫通孔２部分の壁面に、導体
ペースト（例えば、Ｃｕペースト）を塗布し、同軸信号
ビアホールの外皮（外皮導体）に相当する導体層３を形
成する。塗布の方法は、通常のスクリーン印刷法にてグ
リーンシートの貫通孔部分に導体ペーストを充填するの
と同様に、導体ペーストの粘度を調整し、グリーンシー
ト１の貫通孔２と、スクリーンマスクのペースト通過用
の孔とを位置合わせする。然る後、グリーンシート１を
置くステージ側から、真空ポンプでグリーンシート１を
ステージへ固定すると同時に、貫通孔２部分を吸引しな
がらスクリーン印刷することによって、通常のグリーン
シートの貫通孔部分の導体ペーストの完全充填と異な
り、導体ペーストの貫通孔壁面のみへの塗布ができる。
なお、壁面塗布は印刷ダレが発生し易いが、グリーンシ
ートを複数枚積み重ねた表裏面に、ダミーグリーンシー
トを積み重ねて固定し、壁面塗布した後、表裏のダミー
グリーンシートを取り除けば印刷ダレを防ぐことができ
る。
をしたグリーンシート１の貫通孔２部分の壁面に、導体
ペースト（例えば、Ｃｕペースト）を塗布し、同軸信号
ビアホールの外皮（外皮導体）に相当する導体層３を形
成する。塗布の方法は、通常のスクリーン印刷法にてグ
リーンシートの貫通孔部分に導体ペーストを充填するの
と同様に、導体ペーストの粘度を調整し、グリーンシー
ト１の貫通孔２と、スクリーンマスクのペースト通過用
の孔とを位置合わせする。然る後、グリーンシート１を
置くステージ側から、真空ポンプでグリーンシート１を
ステージへ固定すると同時に、貫通孔２部分を吸引しな
がらスクリーン印刷することによって、通常のグリーン
シートの貫通孔部分の導体ペーストの完全充填と異な
り、導体ペーストの貫通孔壁面のみへの塗布ができる。
なお、壁面塗布は印刷ダレが発生し易いが、グリーンシ
ートを複数枚積み重ねた表裏面に、ダミーグリーンシー
トを積み重ねて固定し、壁面塗布した後、表裏のダミー
グリーンシートを取り除けば印刷ダレを防ぐことができ
る。
【００１６】次に、図１の（ｃ）に示すように、平面方
向の同軸信号配線の外皮（外皮導体）に相当する導体層
３を、導体ペーストを用いて通常のスクリーン印刷法
で、貫通孔２の周囲部分とグリーンシート１表面の信号
配線形成予定領域に形成する。
向の同軸信号配線の外皮（外皮導体）に相当する導体層
３を、導体ペーストを用いて通常のスクリーン印刷法
で、貫通孔２の周囲部分とグリーンシート１表面の信号
配線形成予定領域に形成する。
【００１７】次に、図１の（ｄ）に示すように、同軸信
号ビアホールの芯線と外皮の中間体に相当する部分を、
貫通孔２の壁面に絶縁体ペーストを用いて形成する。す
なわち、貫通孔２の壁面に形成した導体層３の上に、絶
縁体ペーストを壁面塗布し、上記中間体に相当する絶縁
体層４を形成する。塗布の方法は、前述の導体ペースト
の壁面塗布と同様に、絶縁体ペーストの粘度を調整し、
導体ペーストを壁面塗布したグリーンシート１の貫通孔
２と、スクリーンマスクのペースト通過用の孔とを位置
合わせして、グリーンシート１を置くステージ側から、
真空ポンプでグリーンシート１をステージへ固定すると
同時に、貫通孔２部分を吸引しながら絶縁体ペーストを
スクリーン印刷することによって、貫通孔２部分に絶縁
体ペーストを壁面塗布することができる。
号ビアホールの芯線と外皮の中間体に相当する部分を、
貫通孔２の壁面に絶縁体ペーストを用いて形成する。す
なわち、貫通孔２の壁面に形成した導体層３の上に、絶
縁体ペーストを壁面塗布し、上記中間体に相当する絶縁
体層４を形成する。塗布の方法は、前述の導体ペースト
の壁面塗布と同様に、絶縁体ペーストの粘度を調整し、
導体ペーストを壁面塗布したグリーンシート１の貫通孔
２と、スクリーンマスクのペースト通過用の孔とを位置
合わせして、グリーンシート１を置くステージ側から、
真空ポンプでグリーンシート１をステージへ固定すると
同時に、貫通孔２部分を吸引しながら絶縁体ペーストを
スクリーン印刷することによって、貫通孔２部分に絶縁
体ペーストを壁面塗布することができる。
【００１８】次に、図１の（ｅ）に示すように、グリー
ンシート１表面の同軸信号配線を形成する予定領域に、
絶縁体ペーストをスクリーン印刷して、平面方向の同軸
信号配線の中間体に相当する絶縁体層４を形成する。こ
の図１の（ｅ）の工程における、中間体に相当する絶縁
体ペーストによる印刷パターンは、外皮となる導体ペー
ストによる印刷パターンの内側となるようにされる。
ンシート１表面の同軸信号配線を形成する予定領域に、
絶縁体ペーストをスクリーン印刷して、平面方向の同軸
信号配線の中間体に相当する絶縁体層４を形成する。こ
の図１の（ｅ）の工程における、中間体に相当する絶縁
体ペーストによる印刷パターンは、外皮となる導体ペー
ストによる印刷パターンの内側となるようにされる。
【００１９】次に、図１の（ｆ）に示すように、同軸信
号ビアホールの芯線に相当する導体部分を、貫通孔２内
に導体ペーストを用いて形成する。すなわち、外皮とな
る導体層３及び中間体となる絶縁体層４を形成した貫通
孔２内（貫通孔２の中心部分）に、通常のスクリーン印
刷法で導体ペーストを充填し、芯線に相当する導体３を
形成する。充填の方法は、前述と同様の方法で、導体ペ
ーストの粘度を調整し、グリーンシート１の貫通孔２
と、スクリーンマスクのペースト通過用の孔とを位置合
わせして、グリーンシート１を置くステージ側から真空
ポンプでグリーンシート１をステージへ固定すると同時
に、貫通孔２部分を吸引しながら導体ペーストをスクリ
ーン印刷することによって、貫通孔２の中心部分に導体
ペーストを充填することができる。
号ビアホールの芯線に相当する導体部分を、貫通孔２内
に導体ペーストを用いて形成する。すなわち、外皮とな
る導体層３及び中間体となる絶縁体層４を形成した貫通
孔２内（貫通孔２の中心部分）に、通常のスクリーン印
刷法で導体ペーストを充填し、芯線に相当する導体３を
形成する。充填の方法は、前述と同様の方法で、導体ペ
ーストの粘度を調整し、グリーンシート１の貫通孔２
と、スクリーンマスクのペースト通過用の孔とを位置合
わせして、グリーンシート１を置くステージ側から真空
ポンプでグリーンシート１をステージへ固定すると同時
に、貫通孔２部分を吸引しながら導体ペーストをスクリ
ーン印刷することによって、貫通孔２の中心部分に導体
ペーストを充填することができる。
【００２０】次に、図１の（ｇ）に示すように、グリー
ンシート１表面の同軸信号配線を形成する予定領域に、
導体ペーストをスクリーン印刷して、平面方向の同軸信
号配線の芯線に相当する導体層３を形成する。この図１
の（ｇ）の工程における、同軸信号配線の芯線に相当す
る導体ペーストによる印刷パターンは、中間体に相当す
る絶縁体ペーストによる印刷パターンの内側となるよう
にされる。
ンシート１表面の同軸信号配線を形成する予定領域に、
導体ペーストをスクリーン印刷して、平面方向の同軸信
号配線の芯線に相当する導体層３を形成する。この図１
の（ｇ）の工程における、同軸信号配線の芯線に相当す
る導体ペーストによる印刷パターンは、中間体に相当す
る絶縁体ペーストによる印刷パターンの内側となるよう
にされる。
【００２１】次に、図１の（ｈ）に示すように、平面方
向の同軸信号配線の芯線と外皮の中間体に相当する部分
を、図１の（ｇ）の工程で形成した導体層３の上に、絶
縁体ペーストを用いて形成する。スクリーン印刷による
塗布方法は前述と同様であるが、積層するグリーンシー
トの同軸信号ビアホールで接続をする同軸信号配線の芯
線部分を除いた、他の芯線部分を包み込むように、中間
体に相当する絶縁体層４を、絶縁体ペーストをスクリー
ン印刷することによって形成する。
向の同軸信号配線の芯線と外皮の中間体に相当する部分
を、図１の（ｇ）の工程で形成した導体層３の上に、絶
縁体ペーストを用いて形成する。スクリーン印刷による
塗布方法は前述と同様であるが、積層するグリーンシー
トの同軸信号ビアホールで接続をする同軸信号配線の芯
線部分を除いた、他の芯線部分を包み込むように、中間
体に相当する絶縁体層４を、絶縁体ペーストをスクリー
ン印刷することによって形成する。
【００２２】最後に、平面方向の同軸信号配線の外皮に
相当する導体部分を、図１の（ｈ）の工程で形成した絶
縁体層４の上に、導体ペーストを用いて形成する。すな
わち、導体ペーストを用いて通常のスクリーン印刷法
で、積層するグリーンシートの上下の同軸信号配線を同
軸信号ビアホールで接続をする部分を除いた、中間体に
相当する絶縁体層４の上に、この絶縁体層４を包み込む
と同時に、下部の外皮に相当する導体層３と接続するよ
うに、スクリーン印刷することによって、芯線と中間絶
縁体を取り囲む、外皮相当の導体層（導体パターン）３
を形成する。
相当する導体部分を、図１の（ｈ）の工程で形成した絶
縁体層４の上に、導体ペーストを用いて形成する。すな
わち、導体ペーストを用いて通常のスクリーン印刷法
で、積層するグリーンシートの上下の同軸信号配線を同
軸信号ビアホールで接続をする部分を除いた、中間体に
相当する絶縁体層４の上に、この絶縁体層４を包み込む
と同時に、下部の外皮に相当する導体層３と接続するよ
うに、スクリーン印刷することによって、芯線と中間絶
縁体を取り囲む、外皮相当の導体層（導体パターン）３
を形成する。
【００２３】ここで、各グリーンシートに形成された同
軸信号配線は、積層する上下のグリーンシートの同軸信
号ビアホールで接続する部分は、図１の（ｈ）の同軸信
号ビアホール断面と同様となり、一方、接続部以外は導
体層３の外皮で覆われた構造となる。そして、積層する
上下のグリーンシートの同軸信号ビアホール同士で接続
する部分では、外皮に相当する導体層３同士と、芯線に
相当する導体層３同士とが、それぞれ接続・一体化され
ることになる。
軸信号配線は、積層する上下のグリーンシートの同軸信
号ビアホールで接続する部分は、図１の（ｈ）の同軸信
号ビアホール断面と同様となり、一方、接続部以外は導
体層３の外皮で覆われた構造となる。そして、積層する
上下のグリーンシートの同軸信号ビアホール同士で接続
する部分では、外皮に相当する導体層３同士と、芯線に
相当する導体層３同士とが、それぞれ接続・一体化され
ることになる。
【００２４】以上述べたように、導体ペーストと絶縁体
ペーストを交互にスクリーン印刷することによって、各
グリーンシートに、同軸配線構造のビアホール（同軸信
号ビアホール）及びこれに接続された平面方向の同軸信
号配線（面内同軸信号配線）を形成でき、これら同軸信
号配線を形成したグリーンシートを積層圧着して、焼結
することによって、通常のセラミック多層配線基板と同
様のプロセスで、セラミック多層同軸配線基板を作製で
きる。
ペーストを交互にスクリーン印刷することによって、各
グリーンシートに、同軸配線構造のビアホール（同軸信
号ビアホール）及びこれに接続された平面方向の同軸信
号配線（面内同軸信号配線）を形成でき、これら同軸信
号配線を形成したグリーンシートを積層圧着して、焼結
することによって、通常のセラミック多層配線基板と同
様のプロセスで、セラミック多層同軸配線基板を作製で
きる。
【００２５】なお、同軸信号配線を印刷形成する際に、
適宜印刷したペースト中の溶剤を乾燥させるために乾燥
炉で蒸発させる乾燥工程や、印刷品質確保のためにパタ
ーン印刷したグリーンシートの表面を平坦にする平坦化
プレス工程等を取り入れてもよい。
適宜印刷したペースト中の溶剤を乾燥させるために乾燥
炉で蒸発させる乾燥工程や、印刷品質確保のためにパタ
ーン印刷したグリーンシートの表面を平坦にする平坦化
プレス工程等を取り入れてもよい。
【００２６】＜試作例１＞本発明による、Ｃｕ導体を用
いたガラスセラミック多層同軸信号配線基板の試作例
を、以下に説明する。
いたガラスセラミック多層同軸信号配線基板の試作例
を、以下に説明する。
【００２７】Ｃｕと１０００℃以下の温度で同時焼結可
能となるセラミック組成として、ホウケイ酸ガラスと、
フィラーとしてのムライ粉末と、グリーンシート成形用
バインダと、溶剤とを加え合わせて、ボールミルを用い
て混合を行い、セラミック粉末が均一に分散したスラリ
ーを作製した。続いて、このスラリーを、減圧下でスラ
リー中の気泡を取り除くとともに、溶剤を蒸発させて粘
度を調節した後、ドクターブレイド型キャスティング装
置を用いて、キャリアフィルム上に塗布して乾燥させ
て、グリーンシートを作製した。
能となるセラミック組成として、ホウケイ酸ガラスと、
フィラーとしてのムライ粉末と、グリーンシート成形用
バインダと、溶剤とを加え合わせて、ボールミルを用い
て混合を行い、セラミック粉末が均一に分散したスラリ
ーを作製した。続いて、このスラリーを、減圧下でスラ
リー中の気泡を取り除くとともに、溶剤を蒸発させて粘
度を調節した後、ドクターブレイド型キャスティング装
置を用いて、キャリアフィルム上に塗布して乾燥させ
て、グリーンシートを作製した。
【００２８】このようにして作製したグリーンシートを
支持枠に固定し、複数の超硬製パンチピンが独立駆動可
能なＮＣ制御された穴開け装置を用いて、上記支持枠に
固定したグリーンシートに貫通孔を加工した。
支持枠に固定し、複数の超硬製パンチピンが独立駆動可
能なＮＣ制御された穴開け装置を用いて、上記支持枠に
固定したグリーンシートに貫通孔を加工した。
【００２９】次に、上記貫通孔加工をしたグリーンシー
トに、同軸信号配線を以下の手順で形成した。
トに、同軸信号配線を以下の手順で形成した。
【００３０】始めに、同軸信号配線の外皮に相当する部
分を、Ｃｕ粉末とビヒクルを混合したＣｕペーストを印
刷することによって形成した。貫通孔の壁面への外皮の
形成は、Ｃｕペーストの塗布で行われ、塗布の方法は、
Ｃｕペーストを粘度調整して、グリーンシートの貫通孔
とスクリーンマスクのペースト通過用の孔とを位置合わ
せし、グリーンシートを置くステージ側から真空ポンプ
で吸引しながら、スクリーン印刷することによって、貫
通孔の壁面に塗布した。また、グリーンシート表面の同
軸信号配線部分の外皮に相当する部分は、貫通孔周囲と
グリーンシート表面に、Ｃｕペーストをスクリーン印刷
することによって形成した。
分を、Ｃｕ粉末とビヒクルを混合したＣｕペーストを印
刷することによって形成した。貫通孔の壁面への外皮の
形成は、Ｃｕペーストの塗布で行われ、塗布の方法は、
Ｃｕペーストを粘度調整して、グリーンシートの貫通孔
とスクリーンマスクのペースト通過用の孔とを位置合わ
せし、グリーンシートを置くステージ側から真空ポンプ
で吸引しながら、スクリーン印刷することによって、貫
通孔の壁面に塗布した。また、グリーンシート表面の同
軸信号配線部分の外皮に相当する部分は、貫通孔周囲と
グリーンシート表面に、Ｃｕペーストをスクリーン印刷
することによって形成した。
【００３１】引き続き、同軸信号配線の芯線と外皮の中
間体に相当する部分を、グリーンシートと同じ組成のセ
ラミック粉末とビヒクルを混合した絶縁体ペーストを、
スクリーン印刷することによって形成した。貫通孔の壁
面への中間体の形成は、絶縁体ペーストの塗布で行わ
れ、塗布の方法は、グリーンシートの貫通孔とスクリー
ンマスクのペースト通過用の孔とを位置合わせし、グリ
ーンシートを置くステージ側から真空ポンプで吸引しな
がら、絶縁体ペーストをスクリーン印刷することによっ
て、Ｃｕペーストを壁面塗布した貫通孔の壁面に塗布し
た。また、グリーンシート表面の同軸信号配線の中間体
に相当する部分は、グリーンシート表面に形成したＣｕ
ペーストの外皮の内側領域と貫通孔絶縁体ペーストにつ
ながる部分とに、絶縁体ペーストをスクリーン印刷する
ことによって形成した。
間体に相当する部分を、グリーンシートと同じ組成のセ
ラミック粉末とビヒクルを混合した絶縁体ペーストを、
スクリーン印刷することによって形成した。貫通孔の壁
面への中間体の形成は、絶縁体ペーストの塗布で行わ
れ、塗布の方法は、グリーンシートの貫通孔とスクリー
ンマスクのペースト通過用の孔とを位置合わせし、グリ
ーンシートを置くステージ側から真空ポンプで吸引しな
がら、絶縁体ペーストをスクリーン印刷することによっ
て、Ｃｕペーストを壁面塗布した貫通孔の壁面に塗布し
た。また、グリーンシート表面の同軸信号配線の中間体
に相当する部分は、グリーンシート表面に形成したＣｕ
ペーストの外皮の内側領域と貫通孔絶縁体ペーストにつ
ながる部分とに、絶縁体ペーストをスクリーン印刷する
ことによって形成した。
【００３２】このように、絶縁体ペーストを印刷したグ
リーンシートを乾燥させて、ペースト中の溶剤を蒸発さ
せた後、プレスすることによって表面を平坦化し、後工
程の印刷品質を確保するようにした。
リーンシートを乾燥させて、ペースト中の溶剤を蒸発さ
せた後、プレスすることによって表面を平坦化し、後工
程の印刷品質を確保するようにした。
【００３３】続いて、同軸信号配線の芯線に相当する部
分を、Ｃｕペーストをスクリーン印刷することによって
形成した。貫通孔部分へのＣｕペーストの充填は、グリ
ーンシートの貫通孔とスクリーンマスクのペースト通過
用の孔とを位置合わせし、グリーンシートを置くステー
ジ側から真空ポンプで吸引しながら、Ｃｕペーストをス
クリーン印刷することによって、Ｃｕペーストを貫通孔
の空洞部分に充填した。グリーンシート表面への芯線相
当の信号配線は、Ｃｕペーストを、中間体相当絶縁ペー
スト印刷部分の内側領域に貫通孔の芯線部分と接続する
ように、スクリーン印刷することで形成した。
分を、Ｃｕペーストをスクリーン印刷することによって
形成した。貫通孔部分へのＣｕペーストの充填は、グリ
ーンシートの貫通孔とスクリーンマスクのペースト通過
用の孔とを位置合わせし、グリーンシートを置くステー
ジ側から真空ポンプで吸引しながら、Ｃｕペーストをス
クリーン印刷することによって、Ｃｕペーストを貫通孔
の空洞部分に充填した。グリーンシート表面への芯線相
当の信号配線は、Ｃｕペーストを、中間体相当絶縁ペー
スト印刷部分の内側領域に貫通孔の芯線部分と接続する
ように、スクリーン印刷することで形成した。
【００３４】続いて、再び同軸信号配線の芯線と外皮の
中間体に相当する部分を、絶縁体ペーストをスクリーン
印刷することによって形成した。形成する方法は、積層
するグリーンシートの上下の同軸信号配線を同軸信号ビ
アホールで接続をする部分を除いた、芯線相当部分を包
み込むように、この芯線相当部分の上に絶縁体ペースト
をスクリーン印刷することによって形成した。
中間体に相当する部分を、絶縁体ペーストをスクリーン
印刷することによって形成した。形成する方法は、積層
するグリーンシートの上下の同軸信号配線を同軸信号ビ
アホールで接続をする部分を除いた、芯線相当部分を包
み込むように、この芯線相当部分の上に絶縁体ペースト
をスクリーン印刷することによって形成した。
【００３５】ここで再び、絶縁体ペーストを印刷したグ
リーンシートを乾燥させて、ペースト中の溶剤を蒸発さ
せた後、プレスすることによって表面を平坦化し、後に
続く印刷品質を確保するようにした。
リーンシートを乾燥させて、ペースト中の溶剤を蒸発さ
せた後、プレスすることによって表面を平坦化し、後に
続く印刷品質を確保するようにした。
【００３６】次に、再度同軸信号配線の外皮に相当する
導体部分を、Ｃｕペーストを用いて、積層するグリーン
シートの上下の同軸信号配線を同軸信号ビアホールで接
続をする部分の芯線及び中間絶縁体部を除いた、中間体
に相当する絶縁体ペーストの上に、この絶縁体ペースト
を包み込むようと同時に、下部の外皮に相当する導体部
分と接続するように、スクリーン印刷で形成した。
導体部分を、Ｃｕペーストを用いて、積層するグリーン
シートの上下の同軸信号配線を同軸信号ビアホールで接
続をする部分の芯線及び中間絶縁体部を除いた、中間体
に相当する絶縁体ペーストの上に、この絶縁体ペースト
を包み込むようと同時に、下部の外皮に相当する導体部
分と接続するように、スクリーン印刷で形成した。
【００３７】このように所定の配線パターンを形成した
グリーンシートを、接続する貫通孔部分の位置を合わせ
て積み重ね、温度と圧力をかけて、グリーンシート中の
バインダで各シートを接着し、一体化した。そして、一
体化後、外形を切断し、電気炉にて焼成し、厚膜多層配
線基板を作製した。焼成時の雰囲気としては、グリーン
シート中のバインダ除去と銅の酸化抑制のために、脱バ
インダ時は窒素と水蒸気の混合ガスで、また焼結は窒素
雰囲気で行った。
グリーンシートを、接続する貫通孔部分の位置を合わせ
て積み重ね、温度と圧力をかけて、グリーンシート中の
バインダで各シートを接着し、一体化した。そして、一
体化後、外形を切断し、電気炉にて焼成し、厚膜多層配
線基板を作製した。焼成時の雰囲気としては、グリーン
シート中のバインダ除去と銅の酸化抑制のために、脱バ
インダ時は窒素と水蒸気の混合ガスで、また焼結は窒素
雰囲気で行った。
【００３８】そして、図２に示すように、上述のごとく
作製したセラミック多層同軸信号配線基板６の下面に、
同軸構造のＩ／Ｏピン８をはんだ接続した後、基板上面
にＬＳＩチップ５を搭載してはんだ接続するとともに、
冷却部品を搭載して、セラミック多層同軸信号配線基板
のマルチチップモジュールを作製した（なお、図２にお
いて、７は同軸信号配線である）。このマルチチップモ
ジュールに、１０ＧＨｚ〜５００ＧＨｚの高周波電気信
号を流し、外部への漏洩を測定した。その結果、漏洩は
全く認められなかった。
作製したセラミック多層同軸信号配線基板６の下面に、
同軸構造のＩ／Ｏピン８をはんだ接続した後、基板上面
にＬＳＩチップ５を搭載してはんだ接続するとともに、
冷却部品を搭載して、セラミック多層同軸信号配線基板
のマルチチップモジュールを作製した（なお、図２にお
いて、７は同軸信号配線である）。このマルチチップモ
ジュールに、１０ＧＨｚ〜５００ＧＨｚの高周波電気信
号を流し、外部への漏洩を測定した。その結果、漏洩は
全く認められなかった。
【００３９】＜比較例１＞試作例１と異なるのは、信号
配線パターンが同軸構造ではなく、従来と同様の芯線に
相当する部分のみである点で、その他は試作例１と同様
である。このようにして作製したセラミック多層配線基
板の下面に、Ｉ／Ｏピンをはんだ接続した後、基板上面
にＬＳＩチップを搭載してはんだ接続するとともに、却
部品を搭載して、セラミック多層配線基板のマルチチッ
プモジュールを作製した。このマルチチップモジュール
に、１０ＧＨｚ〜５００ＧＨｚの高周波電気信号を流し
外部への漏洩を測定した。その結果、ビアホールで信号
線路の周囲に擬似外皮を形成した擬似同軸構造としたの
にもかかわらず、２０ＧＨｚ以上で漏洩が認めらた。
配線パターンが同軸構造ではなく、従来と同様の芯線に
相当する部分のみである点で、その他は試作例１と同様
である。このようにして作製したセラミック多層配線基
板の下面に、Ｉ／Ｏピンをはんだ接続した後、基板上面
にＬＳＩチップを搭載してはんだ接続するとともに、却
部品を搭載して、セラミック多層配線基板のマルチチッ
プモジュールを作製した。このマルチチップモジュール
に、１０ＧＨｚ〜５００ＧＨｚの高周波電気信号を流し
外部への漏洩を測定した。その結果、ビアホールで信号
線路の周囲に擬似外皮を形成した擬似同軸構造としたの
にもかかわらず、２０ＧＨｚ以上で漏洩が認めらた。
【００４０】ここで、試作例１と比較例１の高周波電気
信号を流した時の漏洩測定の比較結果から、本発明によ
るセラミック多層同軸信号配線基板においては、２０Ｇ
Ｈｚ以上の高周波信号を流しても漏洩がなく、電気信号
を効率良く伝送できることがわかる。なお、試作例１で
は、セラミック材料としてガラス材料を、また導体材料
としてＣｕの場合について述べたが、信号配線の同軸構
造化による漏洩防止は、セラミック及び導体の材料組成
に限定されるものではなく、例えばセラミック組成とし
てはアルミナ、ムライトや一般的に絶縁体に使われる材
料であれば良く、また導体材料としても、Ｗ，Ｍｏ，Ａ
ｇ，Ｐｄ，Ｐｔ，Ａｕ，Ｎｉ等の一般的に導体材料とし
て用いられる材料であれば良いことは明かである。
信号を流した時の漏洩測定の比較結果から、本発明によ
るセラミック多層同軸信号配線基板においては、２０Ｇ
Ｈｚ以上の高周波信号を流しても漏洩がなく、電気信号
を効率良く伝送できることがわかる。なお、試作例１で
は、セラミック材料としてガラス材料を、また導体材料
としてＣｕの場合について述べたが、信号配線の同軸構
造化による漏洩防止は、セラミック及び導体の材料組成
に限定されるものではなく、例えばセラミック組成とし
てはアルミナ、ムライトや一般的に絶縁体に使われる材
料であれば良く、また導体材料としても、Ｗ，Ｍｏ，Ａ
ｇ，Ｐｄ，Ｐｔ，Ａｕ，Ｎｉ等の一般的に導体材料とし
て用いられる材料であれば良いことは明かである。
【００４１】
【発明の効果】以上述べたように、本発明によれば、導
体層と絶縁体層をスクリーン印刷法で順次印刷して信号
配線を同軸信号配線とすることによって、従来のグリー
ンシート法セラミック多層配線基板と同様のプロセス
で、セラミック多層同軸信号配線基板が作製できるた
め、従来のグリーンシート法セラミック多層配線基板と
同等の配線密度及び微細配線の、高周波特性に優れたセ
ラミック多層同軸信号配線基板が得られる。
体層と絶縁体層をスクリーン印刷法で順次印刷して信号
配線を同軸信号配線とすることによって、従来のグリー
ンシート法セラミック多層配線基板と同様のプロセス
で、セラミック多層同軸信号配線基板が作製できるた
め、従来のグリーンシート法セラミック多層配線基板と
同等の配線密度及び微細配線の、高周波特性に優れたセ
ラミック多層同軸信号配線基板が得られる。
【図１】本発明の一実施形態に係るセラミック多層同軸
信号配線基板の製造方法を示す説明図である。
信号配線基板の製造方法を示す説明図である。
【図２】本発明の一実施形態に係るセラミック多層同軸
信号配線基板を用いたマルチチップモジュールを示す説
明図である。
信号配線基板を用いたマルチチップモジュールを示す説
明図である。
１ グリーンシート ２ 貫通孔（ビアホール） ３ 導体層（導体） ４ 絶縁体層 ５ ＬＳＩチップ ６ セラミック多層同軸信号配線基板 ７ 同軸信号配線 ８ 同軸Ｉ／Ｏピン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田上 文一 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (5)
- 【請求項１】 穴加工した後、導体材料で配線パターン
を形成したグリーンシートを積み重ねて焼成してなるセ
ラミック配線基板において、 各々のグリーンシートに、同軸信号ビアホール及びこれ
に接続された平面方向の同軸信号配線を形成することを
特徴とするセラミック多層同軸信号配線基板。 - 【請求項２】 請求項１記載において、 前記同軸信号ビアホール及び前記同軸信号配線の形成
を、導体材料と絶縁材料を印刷することにより行うこと
を特徴とするセラミック多層同軸信号配線基板。 - 【請求項３】 請求項１または２記載において、 前記セラミック多層同軸信号配線基板には、半導体チッ
プが搭載されて接続可能とされるとともに、入出力ピン
が接続可能とされたことを特徴とするセラミック多層同
軸信号配線基板。 - 【請求項４】 穴加工した後、導体材料で配線パターン
を形成したグリーンシートを積み重ねて焼成するセラミ
ック配線基板の製造方法において、 穴加工したグリーンシートに、導体材料と絶縁材料を順
次印刷することにより、同軸信号ビアホール及びこれに
接続された平面方向の同軸信号配線を形成するようにし
たことを特徴とするセラミック多層同軸信号配線基板の
製造方法。 - 【請求項５】 各々のグリーンシートに、同軸信号ビア
ホール及びこれに接続された平面方向の同軸信号配線を
印刷形成した後、これらを積層して焼成したセラミック
多層同軸配線基板を用い、このセラミック多層同軸配線
基板に、半導体を搭載するとともに、入出力ピンを接続
をしたことを特徴する電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9323077A JPH11163192A (ja) | 1997-11-25 | 1997-11-25 | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9323077A JPH11163192A (ja) | 1997-11-25 | 1997-11-25 | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163192A true JPH11163192A (ja) | 1999-06-18 |
Family
ID=18150838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9323077A Pending JPH11163192A (ja) | 1997-11-25 | 1997-11-25 | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163192A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400551B1 (ko) * | 2001-07-27 | 2003-10-08 | 엘지전자 주식회사 | 휴대용 단말기의 아이콘 표시 방법 |
| JP2006024654A (ja) * | 2004-07-06 | 2006-01-26 | Tokyo Electron Ltd | インターポーザ |
| US7866038B2 (en) | 2004-07-06 | 2011-01-11 | Tokyo Electron Limited | Through substrate, interposer and manufacturing method of through substrate |
| US10088642B2 (en) | 2016-11-09 | 2018-10-02 | International Business Machines Corporation | Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture |
| US11457526B2 (en) | 2020-02-03 | 2022-09-27 | Kabushiki Kaisha Toshiba | Wiring substrate and current measuring device |
-
1997
- 1997-11-25 JP JP9323077A patent/JPH11163192A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400551B1 (ko) * | 2001-07-27 | 2003-10-08 | 엘지전자 주식회사 | 휴대용 단말기의 아이콘 표시 방법 |
| JP2006024654A (ja) * | 2004-07-06 | 2006-01-26 | Tokyo Electron Ltd | インターポーザ |
| US7866038B2 (en) | 2004-07-06 | 2011-01-11 | Tokyo Electron Limited | Through substrate, interposer and manufacturing method of through substrate |
| US10088642B2 (en) | 2016-11-09 | 2018-10-02 | International Business Machines Corporation | Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture |
| US10613283B2 (en) | 2016-11-09 | 2020-04-07 | International Business Machines Corporation | Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture |
| US11016255B2 (en) | 2016-11-09 | 2021-05-25 | International Business Machines Corporation | Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture |
| US11092763B2 (en) | 2016-11-09 | 2021-08-17 | International Business Machines Corporation | Coaxial wire and optical fiber trace via hybrid structures and methods to manufacture |
| US11457526B2 (en) | 2020-02-03 | 2022-09-27 | Kabushiki Kaisha Toshiba | Wiring substrate and current measuring device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3283007B2 (ja) | 多層セラミック・キャパシタおよびこの多層セラミック・キャパシタの金属バイアを製造する方法 | |
| KR100277400B1 (ko) | 기판 및 세라믹패키지 | |
| JP2003031719A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| JPH11163192A (ja) | セラミック多層同軸信号配線基板及びセラミック多層同軸信号配線基板の製造方法及び電子回路装置 | |
| JPH1093240A (ja) | 多層配線板および多層配線板の製造方法 | |
| JP2001156211A (ja) | コンデンサ内蔵型配線基板 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JP3563580B2 (ja) | 高周波複合回路基板およびその製造方法 | |
| KR100476027B1 (ko) | 내장형 캐패시터를 갖는 세라믹 적층 소자의 제조방법 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP2871613B2 (ja) | マルチチップモジュール用基板及びその製造方法 | |
| JPS6370442A (ja) | 多層配線基板 | |
| JPH10135637A (ja) | セラミック多層配線基板 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JP2002299781A (ja) | 回路基板 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| KR20010056582A (ko) | 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 | |
| JP2001267467A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JPH09148489A (ja) | セラミックス回路基板 | |
| JPS6293961A (ja) | 多層配線回路板 |