KR20010056582A - 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 - Google Patents
안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 Download PDFInfo
- Publication number
- KR20010056582A KR20010056582A KR1019990058098A KR19990058098A KR20010056582A KR 20010056582 A KR20010056582 A KR 20010056582A KR 1019990058098 A KR1019990058098 A KR 1019990058098A KR 19990058098 A KR19990058098 A KR 19990058098A KR 20010056582 A KR20010056582 A KR 20010056582A
- Authority
- KR
- South Korea
- Prior art keywords
- antenna
- metallic
- via hole
- metal
- metal base
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판에 관한 것이다. 본 발명에 따른 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작 방법은, 다수의 저온 동시 소성 세라믹 그린 테이프 및 금속 베이스를 개별적으로 준비하는 단계; 상기 금속 베이스에 비아홀을 형성하는 단계; 상기 금속 베이스의 일측에 안테나 페이스트를 스크린 프린팅한 후 소성시켜 안테나를 형성하는 단계; 상기 비아홀 부위가 포함되도록 그린 테이프와는 평행한 방향으로 비아홀과는 수직된 방향으로 스크린 프린팅하여 패드를 형성하는 단계; 상기 금속 베이스의 타측에 다수의 회로가 인쇄된 그린테이프를 적층시킨 후 소성시키는 단계; 상기 금속 베이스의 비아홀에 솔더바를 넣고 열처리하여 안테나 부분과 반대면의 회로를 연결시키는 단계; 및 상기 솔더바 위에 에폭시를 프린팅하는 안테나의 표면을 보호하는 단계로 이루어진다.
Description
본 발명은 금속상 저온 동시 소성 세라믹(low temperature cofired ceramic on metal: LTCC-M) 기판에 관한 것으로, 특히, LTCC-M 기판에 안테나를 내장시킬수 있는 안테나가 내장된 LTCC-M 기판을 제작방법에 관한 것이다.
세라믹 기판의 재료로는 알루미나(Al2O3), 베릴리아(BeO), 포스트라이트(forsterite), 스티어타이트(steatite), 및 뮬라이트(mullite)등이 알려져 있으며, 이들 종래의 세라믹 재료 중에서 특히 알루미나의 경우에는 기계적 특성이 우수하고 열전도도 및 접착성이 양호할 뿐만 아니라 인체에 해롭지 않다는 특성을 지님에 따라 여타의 재료들에 비하여 널리 사용되고 있다. 그런데 최근에 이르러 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화, 및 고신뢰성화가 필수적으로 요구되고 있으며, 이에 따라 종래의 알루미나 기판 재료에 비해 더욱 고 기능화된 세라믹 기판을 필요로 하고 있다. 이와 같이 종래의 알루미나를 능가하는 고 기능화된 세라믹 기판 재료로 사용되기 위해서는 특히 저온 소결성이 요구되고 있다. 세라믹 기판에 저온 소결성이 요구되는 이유로는 알루미나와 같이 소결 온도(1500∼1600℃)가 높은 경우 제조 단가의 상승이 불가피하며 배선 재료와 함께 동시 소성할 때 도체 재료로 융점이 높은 W 및 Mo 등을 사용해야 하기 때문이다. 그리고 이같은 고융점 금속은 저항이 높기 때문에 배선 저항이 높아져 전기 신호의 전송 손실을 고려할 때 배선 패턴의 미세화에 한계가 있어 결국 집적회로의 고밀도화를 이룰 수 없게 된다. 따라서 세라믹 기판에서 배선이 고밀도화와 반도체의 고속화를 달성하기 위하여는 배선 재료에 저항이 낮은 금속을 사용하여야 한다. 이와 같은 측면에서 저항이 낮으므로 가격도 싼 구리를 들수 있는데 구리는 용융온도가 1050℃이기 때문에 구리를 배선 재료로 사용하기 위해서는 1000℃ 이하의 저온에서 기판 재료를소결할 수 있어야 한다. 현재 이와 같은 종래 세라믹 기판 재료의 문제점을 해결하기 위하여 소결 온도가 낮은 유리와 기계적 특성이 우수한 알루미나를 혼합하여 저온 동시 소성 세라믹 기판에 대한 개발이 진행되고 있다.
이하, 종래의 LTCC-M 기판을 제작하는 공정을 첨부 도면을 참조하여 설명한다.
금속판을 원하는 치수로 절삭하여 금속을 준비하고, 상기 금속의 표면에 도금용 금속 Ni을 도금하여 금속 도금층을 형성한 후 상기 금속 도금층을 산화하여 금속 산화물 NiO을 형성한다. 그 후, 상기 금속 산화물의 표면의 일부를 유약으로 인쇄하여 글레이즈층(1')을 형성하여 금속 베이스(1)를 완성한다.
한편, ZnO-Mg0-B2O3-SiO2-Al2O3으로 이루어진 결정화 유리 150g, Al2O3-PbO-SiO2-ZnO로 이루어진 비정질 유리 18.7g, 충전제로서 포스트라이트 19.5g 및 코디어라이트(cordierite) 2.9g, 착색제 Cr2O30.5g를 예비 혼합한다. 분산제 및 용제로 구성된 분산 용액 39.1g; 결합제, 가소제, 용제로 구성된 수지 용액 32.7g를 상기 예비 혼합된 원료와 함께 1 ℓ의 알루미나 단지(도시안됨)에 넣고 85rpm에서 2시간 밀링한다. 이때 밀링 매체로서 지르코니아 볼 150㎖를 사용한다.
밀링이 끝난 후, 인출된 슬러리 내의 기포를 제거하기 위해 탈포를 실시한다. 슬러리 표면에 스킨이 생기는 것을 방지하기 위해 교반기(도시안됨)를 고속으로 회전시키면서 진공에서 2-3분 유지한다. 캐스터(Caster)에 필름 및 블레이드(blade)를 세팅한 후 필름을 이송시키면서 슬러리를 투입하여 도 1에 도시된 바와 같은 그린 테이프(3)를 준비한다.
상기와 같이 준비된 그린 테이프에 회로가 인쇄되는 과정을 설명한다.
최종 모듈 내부에 다층 회로를 구성하려면 층간 회로를 연결할 수 있는 구멍이 필요한데, 이를 비어-홀(via-hole)이라 한다. 건조된 그린 테이프를 필름에서 분리한 후, 원하는 치수로 절단하고, 펀처(puncher)를 이용하여 원하는 위치에 비어-홀(5)을 형성한다. 그 후 인쇄기를 이용하여 도전체 페이스트(7)를 비어-홀(5)에 채운다. 다층 회로를 구성하기 위하여 그린 테이프에 회로패턴을 인쇄하는 공정이 필요하다. 각 층에 알맞는 회로를 스크린으로 만든 후 인쇄기를 이용하여 페이스트를 인쇄, 회로패턴을 형성시킨다. 이때 원하는 수 만큼의 다수의 회로 패턴을 갖는 그린 테이프가 준비될 수 있다.
상기 다수의 회로가 인쇄된 그린 테이프를 건조시킨 후, 각각의 층을 이루는 그린 테이프(3)를 적층하여, 적층체, 즉 하나의 성형체로 만든다. 4" size의 경우 10∼15 톤의 압력으로 85-100℃에서 4-5분 가압하여 그린 적층체를 만든다.
상기 그린 적층체를 상기 준비된 금속 베이스(1) 위에 놓고 다시 가압하여 소성하고, 금속 베이스(1) 위에 세라믹 그린 적층체가 부착된 그린 압착체를 성형하여 다수의 모듈이 형성되어 있는 LTCC-M 기판(9)이 완성된다. 소성후 상부 도체 및 오버글레이즈를 인쇄하는 등의 작업이 추가되며, 그밖에 표면 실장 부품(8)의 접합, 베어(bare) IC 또는 플립-칩의 결합, 모듈 치수 절삭등의 공정을 거쳐 LTCC-M 모듈이 완성된다.
종래의 LTCC-M 기판의 제작 공정에 있어서, 일반적인 단말기의 경우 안테나부분과 수신부분은 서로 분리되어 제작되므로, 제조공정이 복잡한 문제점이 있었다.
이에 본 발명은 이와같은 문제점을 해결하기 위한 것으로, 안테나의 기능과 수신모듈을 하나로 제작함으로서, 전체 단말기의 크기를 크게 줄일 수 있는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 다수의 저온 동시 소성 세라믹 그린 테이프및 금속 베이스를 개별적으로 준비하는 단계; 상기 금속 베이스에 홀을 형성하는 단계; 상기 금속 베이스의 일측에 안테나 페이스트를 스크린 프린팅한 후 소성시켜 안테나를 형성하는 단계; 상기 비아홀 부위를 포함할 수 있도록 그린 테이프와는 평행한 방향으로 비아홀과는 수직된 방향으로 스크린 프린팅하여 패드를 형성하는 단계; 상기 금속 베이스의 타측에 다수의 회로가 인쇄된 그린테이프를 적층시킨 후 소성시키는 단계; 금속 베이스의 홀에 솔더 바를 넣고 열처리하여 안테나 부분과 반대면의 회로를 연결시키는 단계; 및 상기 솔더 바 위에 에폭시를 프린팅하는 안테나의 표면을 보호하는 단계로 이루어지는 것을 특징으로 한다.
도 1은 종래의 금속상 저온 동시 소성 세라믹(low temperature cofired ceramic on metal: LTCC-M) 기판의 제조과정을 설명하기 위한 도면.
도 2는 본 발명에 따른 안테나가 내장된 LTCC-M 기판을 제작하는 공정을 설명하기 위한 도면.
도 3은 본 발명이 적용되는 안테나의 형태를 보인 도.
도 4는 본 발명이 적용되는 LTCC-M 기판을 보인 도.
도 5는 본 발명이 적용되는 LTCC-M 기판의 절삭상태를 보인 도.
〈도면의 주요 부분에 대한 부호의 설명〉
15 : 비아홀 17 : 안테나
19 : 패드 21 : 솔더바
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 LTCC-M 기판을 제작하는 공정을 첨부된 도 2 내지 도 5를 참조하여 설명한다.
먼저, 도 2 및 도 3을 참조하여 안테나가 금속 기판의 뒷부분에 설치되는 과정을 설명한다.
본 발명의 바람직한 실시예에 따른 금속 베이스(11) 및 다수의 비어홀, 도전체 페이스트로 회로가 인쇄된 그린 테이프(13)를 각각 준비한다.
즉, 금속판을 원하는 치수로 절삭하여 금속을 준비한다. 상기 금속 재료의 예에는 Cu, Ni, Al, 스테인레스 강, 저탄소강, 인바아(Invar), 및 코바아(Kovar)가 있다. 그 후, 상기 금속의 표면에 도금용 금속을 도금하여 금속 도금층을 형성한다. 상기 금속 도금층의 재료의 예에는 Cu, Ni, 및 Cu/Ni가 있다. 그 후, 상기 금속 도금층을 산화하여 금속 산화물을 형성한다. 상기 금속 산화물은 NiO 및 CuO을 포함한다. 그 후, 상기 금속 산화물의 표면에 결합제 및 용제로 구성된 글레이즈층(11')를 도포한 후, 용제를 건조시켜, 도 2에 도시된 바와 같이, 금속 베이스(11)를 준비한다. 그리고, 준비된 금속 베이스(11)의 소정위치에 비아 홀(15)을 가공한다.
상기 금속 베이스(11)에 도 3에 도시된 안테나(17)에 해당하는 모양을 사용주파수와 금속 베이스(11)의 유전율을 고려하여 길이와 모양을 결정하고, 이 주어진 형상을 Ag/Pd 또는 Ag 페이스트를 사용하여 스크린 프린팅한다.
즉, 안테나(17)의 크기는 다음식(1)으로 결정된다.
λ=....(1)
여기서, λ는 전파의 파장, C 는 광속, f는 사용 주파수, 및 K는 기판의 유전률이다. 위의 식(1)에 따라 λ/2, λ/4 에 따라 길이가 결정된다.
그 후 패드(19)를 비아홀(15) 부위를 포함할 수 있도록 사각형 또는 원형을 작성하여 도 3에 도시된 바와 같이 스크린 프린팅한다.
그리고, 패드(19)가 형성된 안테나(17)는 비산화성 분위기에서 800도씨 이상의 온도에서 벨트로 또는 박스로 소성하여 형성하고, 안테나(17)가 형성된 기판을 800도씨 이상의 대기 분위기중에서 벨트로 또는 박스로 상에서 산화시킨다.
한편, 안테나(17)의 다른 면을 글레이즈로 스크린 프린팅하고, 이때 반대편의 안테나와 연결시 금속 베이스(11)와 통전되는 것을 방지하기 위하여 클레이즈가 비아홀(15) 부분의 벽을 젖시고, 그로 인해 비아홀(15)의 벽면은 절연된다.
그 후 안테나(17)와 연결되어진 부분은 비어홀이 형성되고, 비어충전이 준비된 상태의 그린 테이프(13)를 뒤집어서 비어홀(15)과 접히는 부분에 Ag/Pd를 스크린 프린팅을 한다.
그리고, 금속 베이스(11), 다수의 회로 패턴을 갖는 그린 테이프(13)를 적층시킨 후 동시 소성한다. 이와같은 동시 소성, 프스트 프린팅, 및 포스트 소성이 완성되면, 도 2에 도시된 바와 같이, 막혀있지 않은 비어홀(15)에 솔더바(21)를 넣고 열처리한 후 패드(19)을 젖도록 하여 안테나 부분과 반대면의 회로를 서로 연결시킨다. 그 후 그밖에 표면 실장 부품의 접합, 베어 IC 또는 플립-칩의 결합, 모듈 치수 절삭등의 공정을 거쳐 안테나가 내장된 LTCC-M 모듈이 완성된다.
도 4 및 도5를 참조하여 안테나가 모듈의 측면에 설치되는 과정을 설명하고, 여기서, 안테나가 금속 기판의 뒷부분에 설치되는 과정과 동일한 과정의 설명은 생략한다.
여기서, 안테나의 파장의 길이에 따라 민달(meander) 타입 또는 루프(loop) 타입으로 결정되고, 비아홀이 연결되는 방향으로 비아홀(15)의 크기가 정하여지면, 그 비아홀(15)에 해당되는 부분에 비아 펀칭(via-punching) 또는 비아 충전(via fill)작업을 실행하여 비어홀(15)을 형성한다. 이 때 비아홀(15)의 지름은 100㎛이상이여야 한다.
또한, 상기 패드(19)는 그린 테이프와 평행한 방향으로 비아홀(15)과는 수직된 방향으로 원하는 길이 만큼 스크린 프린팅으로 형성되는데, 이 패드(19)는 두 개의 모듈에 걸치게 디자인된다. 즉, 기판의 절삭 후에는 두 개의 모듈로 나뉘어지므로, 절삭되는 부분을 고려하여 패드(19)를 형성한다. 또한 패드(19)의 크기는 기판의 동시 소성후 절삭되어질 때의 절삭 바퀴의 두께 및 패드로 사용되어진 부분의 면적을 고려하여 절삭방향에 평행한 부분으로 폭을 설정하고, 길이는 주어진 계산에 의한 안테나의 모양을 고려하여 설정한다. 즉, 도 4에 도시된 바와 같이, 모듈 단위로 기판을 절삭하면, 상기 비어홀(15)과 패드(19)가 도 5에 도시된 바와 같이 외부에 노출되어 안테나(17)의 형상을 가진다.
상기한 바와 같이, 본 발명에 의하면, 안테나를 금속베이스의 반대편 또는 측면에 프린팅하고, 안테나가 프린팅된 면과 반대면에 안테나와 연결될 금속과 마주보는 면에 연결 패드를 형성하여 소성함으로서, 단말기의 크기를 최소로 줄일 수 있다.
본 발명에 의하면, 안테나와 RF 수신모듈이 하나로 형성됨으로서, 안테나가 차지하는 면적만큼의 공간을 제적할 수 있으므로, 여러 형태의 단말기의 부피를 줄일 수 있고, 안테나와의 연결부위에서 발생되는 지속적인 사용에서 올수 있는 신뢰성의 저하를 감소시킬 수 있다.
Claims (6)
- (a) 다수의 저온 동시 소성 세라믹 그린 테이프, 금속 베이스, 및 유약 테이프를 개별적으로 준비하는 단계;(b) 상기 금속 베이스에 비아홀을 형성하는 단계;(c) 상기 금속 베이스의 일측에 안테나 페이스트를 스크린 프린팅한 후 소성시켜 안테나를 형성하는 단계;(d) 상기 비아홀 부위를 포함할 수 있도록 그린 테이프와는 평행한 방향으로 비아홀과는 수직된 방향으로 스크린 프린팅하여 패드를 형성하는 단계;(e) 상기 금속 베이스의 타측에 다수의 회로가 인쇄된 그린테이프를 적층시킨 후 소성시키는 단계;(f) 금속 베이스의 홀에 솔더 바를 넣고 열처리하여 안테나 부분과 반대면의 회로를 연결시키는 단계; 및(g) 상기 솔더 바 위에 에폭시를 프린팅하여 안테나의 표면을 보호하는 단계를 포함하는 것을 특징으로 하는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작 방법.
- 제1항에 있어서, 상기 안테나의 형태는 평면 형태이며 원형 또는 고리 또는 민덜타입 으로 이루어지는 것을 특징으로 하는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작방법.
- 제1항에 있어서, 모듈의 절삭시 외부로 노출되는 모듈 측면에 따라 패드가 형성되어 지는 것을 특징을 하는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작방법.
- 제1항에 있어서, 상기 안테나가 주어진 주파수의 길이에 맞추게 위하여 측면에서 볼 때 민덜 형태가 되도록 상기 비어홀의 위치를 결정하는 것을 특징으로 하는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작방법.
- 제4항에 있어서, 상기 비어홀이 외부로 노출되도록 모듈 에지에 형성하고, 절삭 후 측면을 문질러서 외부로 노출시키는 것을 특징으로 하는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작 방법.
- 제1항에 있어서, 상기 비어홀의 지름이 100 ㎛ 이상인 것을 특징으로 하는 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의 제작방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058098A KR100663177B1 (ko) | 1999-12-16 | 1999-12-16 | 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990058098A KR100663177B1 (ko) | 1999-12-16 | 1999-12-16 | 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010056582A true KR20010056582A (ko) | 2001-07-04 |
KR100663177B1 KR100663177B1 (ko) | 2007-01-02 |
Family
ID=19626202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990058098A KR100663177B1 (ko) | 1999-12-16 | 1999-12-16 | 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100663177B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714310B1 (ko) * | 2006-02-23 | 2007-05-02 | 삼성전자주식회사 | 변압기 또는 안테나를 구비하는 반도체 패키지들 |
CN109548271A (zh) * | 2018-11-14 | 2019-03-29 | 江门崇达电路技术有限公司 | 一种用于信号发生器的印制电路板的制作方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100841236B1 (ko) | 2007-01-30 | 2008-06-25 | (주)삼우이피씨 | 엘티씨씨를 이용한 에스엠디형 칩 안테나 제조방법 |
-
1999
- 1999-12-16 KR KR1019990058098A patent/KR100663177B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100714310B1 (ko) * | 2006-02-23 | 2007-05-02 | 삼성전자주식회사 | 변압기 또는 안테나를 구비하는 반도체 패키지들 |
CN109548271A (zh) * | 2018-11-14 | 2019-03-29 | 江门崇达电路技术有限公司 | 一种用于信号发生器的印制电路板的制作方法 |
CN109548271B (zh) * | 2018-11-14 | 2021-04-02 | 江门崇达电路技术有限公司 | 一种用于信号发生器的印制电路板的制作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100663177B1 (ko) | 2007-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Barlow III et al. | Ceramic interconnect technology handbook | |
US6739047B2 (en) | Method of making ceramic multilayer circuit boards mounted in a patterned metal support substrate | |
JP3793560B2 (ja) | 低温焼成磁器およびその製造方法 | |
JP2006140537A (ja) | 配線基板およびその製造方法 | |
US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
KR100447032B1 (ko) | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 | |
US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
KR100663177B1 (ko) | 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법 | |
JP3774336B2 (ja) | 高周波用配線基板およびその製造方法 | |
JP4535576B2 (ja) | 多層配線基板の製造方法 | |
US20090117290A1 (en) | Method of manufacturing non-shrinkage ceramic substrate | |
JP3559407B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
JP4071908B2 (ja) | 多層配線基板およびその製造方法 | |
KR100604366B1 (ko) | 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법 | |
KR100364926B1 (ko) | 측면 실장이 가능한 저온 동시 소성 세라믹 모듈 및 그 제조 방법 | |
JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
JPH11186727A (ja) | 配線基板およびその製造方法 | |
JP2005015284A (ja) | 低温焼成磁器およびその製造方法、並びに配線基板 | |
KR100310909B1 (ko) | 금속상저온동시소성세라믹기판의제작공정 | |
JP2001068852A (ja) | 多層配線基板およびその製造方法 | |
Chai et al. | New generation silver conductor system for LTCC applications | |
JP3426920B2 (ja) | 配線基板 | |
KR100310910B1 (ko) | 금속상저온동시소성세라믹기판용유리-세라믹그린테이프조성물 | |
JP2002252461A (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |