KR100310909B1 - 금속상저온동시소성세라믹기판의제작공정 - Google Patents

금속상저온동시소성세라믹기판의제작공정 Download PDF

Info

Publication number
KR100310909B1
KR100310909B1 KR1019980061755A KR19980061755A KR100310909B1 KR 100310909 B1 KR100310909 B1 KR 100310909B1 KR 1019980061755 A KR1019980061755 A KR 1019980061755A KR 19980061755 A KR19980061755 A KR 19980061755A KR 100310909 B1 KR100310909 B1 KR 100310909B1
Authority
KR
South Korea
Prior art keywords
metal
tape
low temperature
glaze
green
Prior art date
Application number
KR1019980061755A
Other languages
English (en)
Other versions
KR20000045204A (ko
Inventor
박성대
문제도
강현규
박윤휘
Original Assignee
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사단법인 고등기술연구원 연구조합 filed Critical 사단법인 고등기술연구원 연구조합
Priority to KR1019980061755A priority Critical patent/KR100310909B1/ko
Publication of KR20000045204A publication Critical patent/KR20000045204A/ko
Application granted granted Critical
Publication of KR100310909B1 publication Critical patent/KR100310909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/12—Silica-free oxide glass compositions
    • C03C3/125—Silica-free oxide glass compositions containing aluminium as glass former
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 금속상 저온 동시 소성 세라믹 기판을 제작하는 공정에 관한 것으로, 유약층 두께의 편차를 최소화하고 금속 준비 공정을 간소화할 수 있는 금속상 저온 동시소성 세라믹 기판의 제작 공정을 제공하는데 그 목적이 있다. 본 발명에 따른 금속상 저온 동시 소성 세라믹 기판의 제작 방법은 금속, 다수의 저온 동시 소성 세라믹 그린 테이프 및 유약 테이프를 개별적으로 준비하는 단계; 금속의 표면에 도금용 금속을 도금하여 금속 도금층을 형성하는 단계; 금속 도금층을 산화하여 금속 산화물을 형성하는 단계; 금속 산화물의 표면에 접착제를 도포하여 금속 베이스를 완성하는 단계; 다수의 저온 동시 소성 세라믹 그린 테이프 및 유약 테이프를 적층하여 그린 적층체를 성형하는 단계; 금속 베이스에 그린 적층체를 압착하여 압착체를 성형하는 단계; 및 압착체를 동시 소성하여 금속상 저온 동시 소성 세라믹 기판을 제작하는 단계를 포함한다. 본 발명에 의하면, 금속상 저온 동시 소성세라믹 기판 내부 유약층의 두께의 편차를 최소화하고 금속 베이스를 준비하는 공정을 간소화할 수 있다.

Description

금속상 저온 동시 소성 세라믹 기판의 제작 공정
본 발명은 금속상 저온 동시 소성 세라믹(low temperature cofired ceramic on metal: LTCC-M) 기판에 관한 것으로, 특히, LTCC-M 기판을 제작하는 방법에 관한 것이다.
세라믹 기판의 재료로는 알루미나(Al2O3), 베릴리아(BeO), 포스트라이트(forsterite), 스티어타이트(steatite), 및 뮬라이트(mullite)등이 알려져 있으며, 이들 종래의 세라믹 재료 중에서 특히 알루미나의 경우에는 기계적 특성이 우수하고 열전도도 및 접착성이 양호할 뿐만 아니라 인체에 해롭지 않다는 특성을 지님에 따라 여타의 재료들에 비하여 널리 사용되고 있다. 그런데 최근에 이르러 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화, 및 고신뢰성화가 필수적으로 요구되고 있으며, 이에 따라 종래의 알루미나 기판 재료에 비해 더욱 고 기능화된 세라믹 기판을 필요로 하고 있다. 이와 같이 종래의 알루미나를 능가하는 고 기능화된 세라믹 기판 재료로 사용되기 위해서는 특히 저온 소결성이 요구되고 있다. 세라믹 기판에 저온 소결성이 요구되는 이유로는 알루미나와 같이 소결 온도(1500∼1600℃)가 높은 경우 제조단가의 상승이 불가피하며 배선 재료와 함께 동시 소성할 때 도체 재료로 융점이 높은 W 및 Mo 등을 사용해야 하기 때문이다. 그리고 이같은 고융점 금속은 저항이높기 때문에 배선 저항이 높아져 전기 신호의 전송 손실을 고려할 때 배선 패턴의 미세화에 한계가 있어 결국 집적회로의 고밀도화를 이를 수 없게 된다. 따라서 세라믹 기판에서 배선이 고밀도화와 반도체의 고속화를 달성하기 위하여는 배선 재료에 저항이 낮은 금속을 사용하여야 한다. 이와 같은 측면에서 저항이 낮으므로 가격도 싼 구리를 들수 있는데 구리는 용융온도가 1050℃이기 때문에 구리를 배선 재료로 사용하기 위해서는 1000℃ 이하의 저온에서 기판 재료를 소결할 수 있어야 한다. 현재 이와 같은 종래 세라믹 기판 재료의 문제점을 해결하기 위하여 소결 온도가 낮은 유리와 기계적 특성이 우수한 알루미나를 혼합하여 저온 동시 소성 세라믹 기판에 대한 개발이 진행되고 있다.
이하, 종래의 LTCC-M 기판을 제작하는 공정을 첨부 도면을 참조하여 설명한다.
먼저, 종래의 LTCC-M 기판용 금속 베이스를 준비하는 과정을 도 1을 참조하여 설명한다. 도 1에는 종래의 LTCC-M 기판용 금속 베이스를 준비하는 과정이 설명되어 있다.
금속판을 원하는 치수로 절삭하여 도 1(a)에 도시된 바와 같이 금속(102)을 준비한다. 그 후, 상기 금속(102)의 표면에 도금용 금속 Ni을 도금하여 도 1(b)에 도시된 바와 길이 금속 도금층(104)을 형성한다. 그후 상기 금속 도금층(104)을 산화하여 도 1(c)에 도시된 바와 같이 금속 산화물 NiO(106)을 형성한다. 그 후, 상기 금속 산화물(106)의 표면의 일부를 도 1(d) 및 도 1(e)에 도시된 바와같이 유약으로 인쇄하여 접합층(108)을 형성한다. 상기 금속 산화물(106)의 표면에 인쇄된 상기 접합층(108)을 도 1(f) 및 도 1(g)에 도시된 바와 같이 소성하여 소성유약층(110)을 형성한다. 그 후, 상기 금속 산화물(106)의 표면에 형성된 소성 유약층(110)에 도 1(h) 및 도 1(i)에 도시된 바와 같이 결합제 및 용제로 구성된 접착제(112)를 도포하고 금속 베이스(100)를 완성한다.
이하, 종래의 LTCC-M 기판용 그린 테이프를 준비하는 과정을 도 2(a)을 참조하여 설명한다. 도 2(a)에는 종래의 LTCC-M 기판용 그린 테이프로서 필름 위에 세라믹 그린 테이프가 성형되어 있는 모습을 나타낸다.
ZnO-MgO-B2O3-SiO2-Al2O3으로 이루어진 결정화 유리 150g, Al2O3-PbO-SiO2-ZnO로 이루어진 비정질 유리 18.7g, 충전제로서 포스트라이트 19.5g 및 코디어라이트(cordierite) 2.9g, 착색제 Cr2O3 0.5g를 예비 혼합한다. 분산제 및 용제로 구성된 분산 용액 39.1g; 결합제, 가소제, 용제로 구성된 수지 용액 32.7g를 상기 예비 혼합된 원료와 함께 1 ℓ의 알루미나 단지(도시안됨)에 넣고 85rpm에서 2시간 밀링한다. 이때 밀링 매체로서 지르코니아 볼 150㎖를 사용한다.
밀링이 끝난 후, 인출된 슬러리 내의 기포를 제거하기 위해 탈포를 실시한다. 슬러리 표면에 스킨이 생기는 것을 방지하기 위해 교반기(도시안됨)를 고속으로 회전시키면서 진공에서 2-3분 유지한다. 캐스터(Caster)에 필름 및 블레이드(blade)를 세팅한 후 필름을 이송시키면서 슬러리를 투입하여 도 2(a)에 도시된 바와 같은 그린 테이프(202)를 준비한다.
이하, 상기 준비된 금속 베이스 및 그린 테이프를 기초로 하여 LTCC-M 기판을 제작하는 공정을 도 2(b) 내지 도 2(h)을 참조하여 설명한다. 도 2(b) 내지 도2(h)에는 도 1(i) 및 도 2(a)에 각각 도시된 금속 베이스 및 그린 테이프를 기초로 하여 LTCC-M 기판을 제작하는 공정이 설명되어 있다.
최종 모듈 내부에 다층 회로를 구성하려면 층간 회로를 연결할 수 있는 구멍이 필요한데, 이를 비어-홀(via-hole)이라 한다. 건조된 그린 테이프를 필름에서 분리한 후, 도 2(b)에 도시된 바와 같이 원하는 치수로 절단하고, 펀처(puncher)를 이용하여 도 2(c)에 도시된 바와 같이 원하는 위치에 비어-홀(204)을 형성한다. 그후 인쇄기를 이용하여 도전체 페이스트를 비어-홀에 채운다. 다층 회로를 구성하기 위하여 그린 테이프에 회로패턴을 인쇄하는 공정이 필요하다. 각 층에 알맞는 회로를 스크린으로 만든 후 인쇄기를 이용하여 도 2(d)에 도시된 바와 같이 페이스트를 인쇄, 회로패턴을 형성시킨다. 이때 도 2(e)에 도시된 바와 같이 원하는 수 만큼의 다수의 회로 패턴(208)을 갖는 그린 테이프(206)가 준비될 수 있다.
상기 다수의 회로가 인쇄된 그린 테이프(206)를 건조시킨 후, 도 2(f)에 도시된 바와 같이 각각의 층을 이루는 그린 테이프(206)를 적층하여, 적층체(210), 즉 하나의 성형체로 만든다. 4" size의 경우 10∼15 톤의 압력으로 85-100℃에서 4-5분 가압하여 그린 적층체(210)를 만든다.
상기 그린 적층체(210)를 상기 준비된 금속 베이스(100) 위에 놓고 다시 가압하여 도 2(g)에 도시된 바와 같이 금속 베이스(100) 위에 세라믹 그린 적층체가 부착된 그린 압착체(212)를 성형한다. 금속 베이스(100)를 사용하는 이유는 소성후저온 소성 세라믹의 x-y 방향의 수축을 억제하기 위해서이다. 적층 시의 1/3의 압력으로 85∼100℃에서 2-3분 가압한다. 동시 적층된 그린 압착체(212)를 벨트 로를 사용하여 850∼900℃의 온도에서 소성한다. 소성이 끝나면 도 2(h)에 도시된 바와같이 다수의 모듈이 형성되어 있는 LTCC-M 기판(200)이 완성된다. 소성후 상부 도체 및 오버글레이즈를 인쇄하는 등의 작업이 추가되며, 그밖에 표면 실장 부품의 접합, 베어(bare) IC 또는 플립-칩의 결합, 모듈 치수 절삭등의 공정을 거쳐 LTCC-M 모듈이 완성된다.
종래의 LTCC-M 기판의 제작 공정에 있어서, 소성후 저온 소성 세라믹과 금속베이스를 결합시켜 주는 유약의 스크린 인쇄와 소성은 필수적이어서 제작 공정이 복잡하다. 그리고, 넓은 면적을 가지는 기판위에서의 유약의 스크린 인쇄는 기판 내부에서 소성화된 유약의 위치별 두께 편차를 일으키게 되어 균일한 두께를 갖는 유약층을 얻기가 어려우며, 또한 유약층 두께에 의해 제어되는 LTCC-M의 소성후 캠버(camber)를 제어하기가 매우 어렵다.
이에 본 발명은 이와같은 종래의 문제점을 해결하기 위한 것으로, 유약층 두께의 편차를 최소화하고 금속 준비 공정을 간소화할 수 있는 LTCC-M 기판의 제작 공정을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은 (a) 금속, 다수의 저온 동시 소성세라믹 그린 테이프 및 유약 테이프를 개별적으로 준비하는 단계; (b) 상기 금속의 표면에 도금용 금속을 도금하여 금속 도금층을 형성하는 단계; (c) 상기 금속 도금층을 산화하여 금속 산화물을 형성하는 단계; (d) 상기 금속 산화물의 표면에 접착제를 도포하여 금속 베이스를 성형하는 단계; (e) 상기 다수의 저온 동시 소성 세라믹 그린 테이프 및 유약 테이프를 적층하여 그린 적층체를 성형하는 단계; (f) 상기 금속 베이스에 상기 그린 적층체를 압착하여 압착체를 성형하는 단계; 및 (g) 상기 압착체를 동시 소성하여 금속상 저온 동시 소성 세라믹 기판을 성형하는 단계를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 방법을 제공한다.
도 1은 종래의 금속상 저온 동시 소성 세라믹(low temperature cofired ceramic on metal: LTCC-M) 기판용 금속 베이스를 준비하는 과정을 설명하기 위한 도면들.
도 2는 종래의 LTCC-M 기판용 그린 테이프 및 금속 베이스를 기초로 하여 LTCC-M 기판을 제작하는 공정을 설명하기 위한 도면들.
도 3은 본 발명의 바람직한 실시예에 따른 LTCC-M 기판용 금속 베이스를 준비하는 과정을 설명하기 위한 도면들.
도 4는 본 발명의 바람직한 실시예에 따른 LTCC-M 기판을 제작하는 공정을 설명하기 위한 도면들.
<도면의 주요 부분에 대한 부호의 설명>
300: 금속 베이스 302 : 금속
304 : 금속 도금층 306 : 금속 산화물
310 : 접착제 400 : LTCC-M 기판
402 : 그린 테이프 404 : 비어-홀
406 : 회로패턴을 갖는 그린테이프 408 : 회로 패턴
410 : 유약 테이프 412 : 그린 적층체
414 : 그린 압착체
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 LTCC-M 기판을 제작하는 공정을 첨부 도면을 참조하여 설명한다.
먼저, 본 발명의 바람직한 실시예에 따른 LTCC-M 기판용 금속 베이스를 준비하는 과정을 도 3을 참조하여 설명한다. 도 3에는 본 발명의 바람직한 실시예에 따른 LTCC-M 기판용 금속 베이스를 준비하는 과정이 설명되어 있다.
금속판을 원하는 치수로 절삭하여 도 3(a)에 도시된 바와 같이 금속(302)을 준비한다. 상기 금속 재료의 예에는 Cu, Ni, Al, 스테인레스 강, 저탄소강, 인바아(Invar), 및 코바아(Kovar)가 있다. 그 후, 상기 금속(302)의 표면에 도금용 금속을 도금하여 도 3(b)에 도시된 바와 같이 금속 도금층(304)을 형성한다. 상기 금속 도금층(304)의 재료의 예에는 Cu, Ni, 및 Cu/Ni가 있다. 그 후, 상기 금속 도금층(304)을 산화하여 도 3(c)에 도시된 바와 같이 금속 산화물(306)을 형성한다. 상기 금속 산화물(306)은 NiO 및 CuO을 포함한다. 그 후, 상기 금속 산화물(306)의 표면에 결합제 및 용제로 구성된 접착제(310)를 도포한 후, 용제를 건조시켜 금속 베이스(300)을 준비한다.
본 발명의 바람직한 실시예에 따른 LTCC-M 기판용 그린 테이프를 준비하는 과정을 도 4(a)을 참조하여 설명한다. 도 4(a)는 본 발명의 바람직한 실시예에 따른 그린 테이프를 나타낸 도면으로서 필름 위에 세라믹 그린 테이프가 성형되어 있는 모습을 나타내고 있다.
ZnO-MgO-B2O3-SiO2-Al2O3으로 이루어진 결정화 유리 분말 150g, Al2O3-PbO-SiO2-ZnO로 이루어진 비정질 유리 분말 18.7g, 충전제로서 포르스테라이트(forsterite) 분말 19.5g 및 코디어라이트(cordierite) 분말 2.9g, 착색제 Cr2O30.5g를 예비 혼합하여 제1 혼합물을 생성한다. 상기 충전제는 결정화를 촉진하고 열팽창 계수를 조절한다.
분산제 및 용제로 구성된 분산 용액 39.1g; 결합제, 가소제, 용제로 구성된 수지 용액 32.7g을 상기 예비 혼합된 원료와 함께 1 ℓ의 알루미나 단지(도시안됨)에 넣고 85rpm에서 2시간 밀링하여 슬러리를 생성한다. 이때 밀링 매체로서 지르코니아 볼 150㎖를 사용한다.
밀링이 끝난 후, 상기 생성된 슬러리 내의 기포를 제거하기 위해 탈포를 실시한다. 슬러리 표면에 스킨이 생기는 것을 방지하기 위해 교반기(도시안됨)를 고속으로 회전시키면서 진공에서 2-3분 유지하여 기포를 제거한다.
캐스터(Caster)에 필름 및 블레이드(blade)를 세팅한 후 필름을 이송시키면서 슬러리를 투입하여 도 4(a)에 도시된 바와 같이 그린 테이프(402)를 만든다.
상기 그린 테이프(402)를 기초로 하여 다수의 회로 패턴(408)을 갖는 그린 테이프(406)를 준비하는 과정을 도 4(b) 내지 도 4(e)를 참조하여 설명한다. 도 4(b) 내지 도 4(e)에는 도 4(a)에 도시된 그린 테이프(402)를 기초로 하여 다수의 회로 패턴을 갖는 그린 테이프(406)를 준비하는 과정이 설명되어 있다.
최종 모듈 내부에 다층 회로를 구성하려면 층간 회로를 연결할 수 있는 구멍이 필요한데, 이를 비어-홀이라 한다. 건조된 그린 테이프를 필름에서 분리한 후, 도 4(b)에 도시된 바와 같이 원하는 치수로 절단하고, 펀처(puncher)를 이용하여 도 4(c)에 도시된 바와 같이 원하는 위치에 비어-홀(404)을 형성한다. 그후 인쇄기를 이용하여 도전체 페이스트를 비어-홀(404)에 채운다. 다층 회로를 구성하기 위하여 그린 테이프(402)에 회로패턴을 인쇄하는 공정이 필요하다. 각 층에 알맞는 회로를 스크린으로 만든 후 인쇄기를 이용하여 도 4(d)에 도시된 바와 같이 페이스트를 인쇄, 회로패턴(408)을 형성시킨다. 이때 도 4(e)에 도시된 바와 같이 원하는 수 만큼의 다수의 회로 패턴(408)을 갖는 그린 테이프(406)가 준비될 수 있다.
본 발명의 바람직한 실시예에 따른 LTCC-M 기판용 유약 테이프를 준비하는 과정을 도 4(f)를 참조하여 설명한다. 도 4(f)에는 본 발명의 바람직한 실시예에 따른 유약 테이프를 준비하는 과정이 설명되어 있다.
CaO-Al2O3-ZnO-B2O3로 이루어진 부분 결정화 유리 분말 15g, 구리(Cu) 분말 14.5g, 및 SiO2분말 3g을 예비 혼합하여 제2혼합물을 생성한다. 분산제 및 용제로 구성된 분산 용액 39.1g; 결합제, 가소제, 용제로 구성된 수지 용액 32.7g를 상기 예비 혼합된 제2 혼합물과 함께 1ℓ의 알루미나 단지(도시안됨)에 넣고 85rpm에서 2시간 밀링하며 슬러리를 생성한다. 이때 밀링 매체로서 지르코니아 볼 150㎖를 사용한다. 밀링이 끝난 후, 상기 생성된 슬러리 내의 기포를 제거하기 위해 탈포를 실시한다. 슬러리 표면에 스킨이 생기는 것을 방지하기 위해 교반기(도시안됨)를 고속으로 회전시키면서 진공에서 2-3분 유지한다. 캐스터(Caster)에 필름 및 블레이드(blade)를 세팅한 후 필름을 이송시키면서 상기 슬러리를 투입하여 유약 테이프(410)를 만든다.
상기 준비된 금속 베이스(300), 다수의 회로 패턴(408)을 갖는 그린 테이프(406), 그리고 유약 테이프(410)를 기초로 하여 금속상 저온 동시 소성 세라믹 기판을 제작하는 공정을 도 4(g) 내지 도 4(j)를 참조하여 설명한다. 도 4(g) 내지 도 4(j)에는 도 3(d) 및 도 3(e), 도 4(e), 그리고 도 4(f)에 각각 도시된 금속 베이스(300), 다수의 회로 패턴(408)을 갖는 그린 테이프(406), 그리고 유약 테이프(410)를 기초로 하여 금속상 저온 동시 소성 세라믹 기판을 제작하는 공정이 설명되어 있다.
상기 다수의 회로가 인쇄된 그린 테이프들(406) 및 유약 테이프(410)를 건조 시킨 후, 도 4(g)에 도시된 바와 같이 각각의 층을 이루는 그린 테이프들(406) 및유약 테이프(410)를 적층하여, 그린 적층체(412), 즉 하나의 성형체로 만든다. 4"치수의 경우 10∼15 톤의 압력으로 85-100℃에서 4-5분 가압하여 적층체를 만든다. 이 때 유약 테이프(410)는 그린 테이프(406)의 최하위 그린 테이프의 아래에 위치하여 적층된다. 상기 유약 테이프(410)는 소성후 금속 베이스(300)와 저온 소성 세라믹을 결합시키는 역할을 한다.
적층된 그린 적층체(412)를 상기 준비된 금속 베이스(300) 위에 놓고 다시 가압하여 도 4(i)에 도시된 바와 같이 금속 베이스(300) 위에 그린 적층체가 부착된 그린 압착체(414)를 성형한다. 금속 베이스(300)를 사용하는 이유는 소성후 저온 소성 세라믹의 x-y 방향의 수축을 억제하기 위해서이다. 적층 시의 1/3의 압력으로 85∼100℃에서 2-3분 가압한다.
상기 그린 압착체(414)를 벨트 로를 사용하여 850∼900℃의 온도에서 소성한다. 소성이 끝나면 도 4(j)에 도시된 바와 같이 다수의 모듈이 형성되어 있는 LTCC-M 기판(400)이 완성된다. 이때 세라믹은 두께 방향으로 40∼50%의 수축율을 나타낸다.
소성후 상부 도체 및 오버글레이즈를 인쇄하는 등의 작업이 추가되며, 그밖에 표면 실장 부품의 접합, 베어 IC 또는 플립-칩의 결합, 모듈 치수 절삭등의 공정을 거쳐 LTCC-M 모듈이 완성된다.
상기한 바와 같이, 본 발명에 의하면, 유약 테이프를 LTCC-M 그린 테이프와 함께 적층하여 금속 베이스에 부착한 후, 동시 소성하여 LTCC-M 기판을 제작한다.
본 발명에 의하면, LTCC-M 기판 내부 유약층 두께의 편차를 최소화할 수 있어 유약층 두께에 의해 조절되는 LTCC-M 기판의 소성후 캠버를 용이하게 제어 할 수 있으며, 또한 금속 베이스를 준비하는 공정을 간소화할 수 있다.

Claims (6)

  1. (a) 금속, 다수의 저온 동시 소성 세라믹 그린 테이프 및 유약 테이프를 개별적으로 준비하는 단계; (b) 상기 금속의 표면에 도금용 금속을 도금하여 금속 도금층을 형성하는 단계; (c) 상기 금속 도금층을 산화하여 금속 산화물을 형성하는 단계; (d) 상기 금속 산화물의 표면에 접착제를 도포하여 금속 베이스를 완성하는 단계; (e) 상기 다수의 저온 동시 소성 세라믹 그린 테이프 및 유약 테이프를 적층하여 그린 적층체를 성형하는 단계; (f) 상기 금속 베이스에 상기 그린 적층체를 압착하여 압착체를 성형하는 단계, 및 (g) 상기 압착체를 동시 소성하여 금속상 저온 동시 소성 세라믹 기판을 성형하는 단계를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 공정.
  2. 제1항에 있어서, 상기 다수의 저온 동시 소성 세라믹 그린 테이프는 각각 결정화 유리, 비정질 유리, 충전제, 및 착색제를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 공정.
  3. 제1항에 있어서, 상기 유약 테이프는 부분 결정화 유리, 구리, 및 SiO2를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 공정.
  4. 제3항에 있어서, 상기 부분 결정화 유리의 조성물은 CaO-Al2O3-ZnO-B2O3를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 공정.
  5. 제1항에 있어서, 단계 (a)에서 그린 테이프를 준비하는 단계는 (a-1) 결정화 유리 분말, 비정질 유리 분말, 충전제, 및 착색제를 예비 혼합하여 제1 혼합물을 생성하는 단계; (a-2) 분산 용액, 수지 용액을 상기 단계 (a-1)에서 예비 혼합된 상기 제1 혼합물과 함께 밀링하여 슬러리를 생성하는 단계; 및 (a-3) 단계 (a-2)에서 생성된 슬러리를 기초로 하여 상기 그린 테이프를 성형하는 단계를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 공정.
  6. 제1항에 있어서, 단계 (a)에서 유약 테이프를 준비하는 단계는 (a-i) 부분결정화 유리 분말, 구리 분말, 및 SiO2분말을 예비 혼합하여 제2 혼합물을 생성하는 단계; (a-ii) 분산 용액 및 수지 용액을 단계 (a-i)에서 예비 혼합된 제2 혼합물을 함께 밀링하여 슬러리를 생성하는 단계; 및 (a-iii) 단계 (a-ii)에서 생성된 슬러리를 기초로 하여 상기 유약 테이프를 성형하는 단계를 포함하는 것을 특징으로 하는 금속상 저온 동시 소성 세라믹 기판의 제작 공정.
KR1019980061755A 1998-12-30 1998-12-30 금속상저온동시소성세라믹기판의제작공정 KR100310909B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061755A KR100310909B1 (ko) 1998-12-30 1998-12-30 금속상저온동시소성세라믹기판의제작공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061755A KR100310909B1 (ko) 1998-12-30 1998-12-30 금속상저온동시소성세라믹기판의제작공정

Publications (2)

Publication Number Publication Date
KR20000045204A KR20000045204A (ko) 2000-07-15
KR100310909B1 true KR100310909B1 (ko) 2002-07-27

Family

ID=19568459

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061755A KR100310909B1 (ko) 1998-12-30 1998-12-30 금속상저온동시소성세라믹기판의제작공정

Country Status (1)

Country Link
KR (1) KR100310909B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471149B1 (ko) * 2002-07-16 2005-03-10 삼성전기주식회사 저온동시소성 세라믹기판 모듈 패키지 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597644A (en) * 1994-11-11 1997-01-28 Sumitomo Metal Ceramics, Inc. Ceramic circuit board and process for producing same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5597644A (en) * 1994-11-11 1997-01-28 Sumitomo Metal Ceramics, Inc. Ceramic circuit board and process for producing same

Also Published As

Publication number Publication date
KR20000045204A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
US7186461B2 (en) Glass-ceramic materials and electronic packages including same
US6949156B2 (en) Methods for making and using self-constrained low temperature glass-ceramic unfired tape for microelectronics
JP2001351827A (ja) 複合積層電子部品
WO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
KR100310909B1 (ko) 금속상저온동시소성세라믹기판의제작공정
JP4610114B2 (ja) セラミック配線基板の製造方法
KR100310910B1 (ko) 금속상저온동시소성세라믹기판용유리-세라믹그린테이프조성물
KR100663177B1 (ko) 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
KR100310908B1 (ko) 표면이평탄한금속상저온동시소성세라믹기판의제작공정
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR100302390B1 (ko) 캠버가제어된금속상저온동시소성세라믹기판의제작공정
KR100604366B1 (ko) 금속상 저온 동시 소성 세라믹 기판 및 그 세라믹 기판의접지면 형성방법
KR100364926B1 (ko) 측면 실장이 가능한 저온 동시 소성 세라믹 모듈 및 그 제조 방법
KR20010055087A (ko) 금속상 저온 동시 소성 세라믹 기판의 내장저항 제작방법
KR100302371B1 (ko) 저온동시소성세라믹기판및그제조방법
KR100336181B1 (ko) 금속상의저온동시소성세라믹다층인쇄회로기판제조방법
KR20010055086A (ko) 금속상 저온 동시 소성 세라믹 기판의 얼라인 마크 형성방법
KR20030050396A (ko) 저온 동시 소성 세라믹 모듈 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee