KR100336181B1 - 금속상의저온동시소성세라믹다층인쇄회로기판제조방법 - Google Patents

금속상의저온동시소성세라믹다층인쇄회로기판제조방법 Download PDF

Info

Publication number
KR100336181B1
KR100336181B1 KR1019980061752A KR19980061752A KR100336181B1 KR 100336181 B1 KR100336181 B1 KR 100336181B1 KR 1019980061752 A KR1019980061752 A KR 1019980061752A KR 19980061752 A KR19980061752 A KR 19980061752A KR 100336181 B1 KR100336181 B1 KR 100336181B1
Authority
KR
South Korea
Prior art keywords
metal
metal substrate
laminate
green tapes
printed circuit
Prior art date
Application number
KR1019980061752A
Other languages
English (en)
Other versions
KR20000045201A (ko
Inventor
박윤휘
강현규
문제도
박성대
Original Assignee
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사단법인 고등기술연구원 연구조합 filed Critical 사단법인 고등기술연구원 연구조합
Priority to KR1019980061752A priority Critical patent/KR100336181B1/ko
Publication of KR20000045201A publication Critical patent/KR20000045201A/ko
Application granted granted Critical
Publication of KR100336181B1 publication Critical patent/KR100336181B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법이 개시되어 있다. 본 발명에 의한 방법은 a) 금속 기판 및 그린 테이프들 각각에 어라인 홀을 형성하는 단계; b) 상기 어라인 홀에 따라 상기 금속 기판의 상부에 상기 그린 테이프들을 적층하는 단계; c) 상기 적층된 상기 금속 기판 및 상기 그린 테이프들을 소정의 온도 범위에서 준등방성 가압하여 동시 적층체를 형성하는 단계; 및 d) 상기 동시 적층체를 소정의 온도로 소성하는 단계를 포함한다. 본 발명에 의하면, 금속 기판상에서 그린 테이프들을 적층한 다음 등방성 가압으로 동시 적층체를 형성함으로써, 그린 테이프들의 적층체를 형성하는 공정을 생략할 수 있게 된다.

Description

금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법
본 발명은 금속상의 저온 동시 소성 세라믹(low temperature cofired ceramic-On-Metal: LTCC-M) 다층 인쇄 회로 기판을 제조하는 방법에 관한 것이다.
일반적으로, 세라믹 기판의 재료로는 알루미나(Al2O3), 벨리리아(BeO), 포스트라이트(forsterite), 스티어타이트(steatite), 및 뮬라이트(mullite)등이 알려져 있으며, 이들 종래의 세라믹 재료 중에서 특히 알루미나의 경우에는 기계적 특성이 우수하고 열전도도 및 접착성이 양호할 뿐만 아니라 인체에 해롭지 않다는 특성을 지님에 따라 여타의 재료들에 비하여 널리 사용되고 있다. 그런데 최근에는, 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화, 및 고신뢰성화가 필수적으로 요구되고 있으며, 이에 따라 종래의 알루미나 기판 재료에 비해 더욱 고 기능화된 세라믹 기판이 사용되고 있다. 이와 같이 종래의 알루미나를 능가하는 고기능화된 세라믹 기판 재료로 사용되기 위해서는 특히 저온 소결성이 요구되고 있다.
세라믹 기판에 저온 소결성이 요구되는 이유로는 알루미나와 같이 소결 온도(1500∼1600℃)가 높은 경우, 제조 단가의 상승이 불가피하며 배선 재료와 함께 동시 소성할 때 도체 재료로 융점이 높은 W 및 Mo 등을 사용해야 하기 때문이다. 그리고, 이같은 고융점의 금속들은 그 고유 저항값이 높기 때문에 회로의 배선 저항이 높아져 회로의 전송 손실을 고려할 때 배선 패턴의 미세화에 한계가 있어 결국 집적회로의 고밀도화를 이룰 수 없게 된다. 따라서, 세라믹 기판에서 배선이 고밀도화와 반도체의 고속화를 달성하기 위하여는 배선 재료를 고려해야 한다. 이러한 점들을 고려할 때 저항이 낮고 가격도 저렴한 배선 재료로는 구리를 들수 있는데 구리는 용융온도가 1050℃이기 때문에 구리를 배선 재료로 사용하기 위해서는 1000℃ 이하의 저온에서 기판 재료를 소결할 수 있어야 한다.
통상적으로 LTCC-M 다층 인쇄 회로 기판을 제조하기 위해서는 먼저 금속 기판 및 그린 테이프를 준비해야 한다. 금속 기판 및 그린 테이프가 준비되면, 각각의 그린 테이프에 해당 회로 패턴을 인쇄하고, 인쇄된 그린 테이프들을 적층시켜 적층체를 만든 다음, 상기 준비된 금속 기판 및 상기 적층체를 다시 적층하여 동시 적층체를 형성한다. 이어, 상기 동시 적층체를 동시 소성하여 LTCC-M 다층 인쇄 회로 기판을 완성한다.
상술한 바와 같이, 종래의 LTCC-M 다층 인쇄 회로 기판의 제조 방법은 그린 테이프들을 적층한(Lamination) 다음 그린 테이프 적층체를 다시 금속 기판과 동시 적층(Co-lamination)하는 2단계 적층 방법을 사용하는데, 이는 금속 기판에 그린 테이프를 직접 적층시 어라인(Align) 문제 및 금속 기판의 평판도 및 표면 상태에 따른 그린 테이프들의 직접 적층의 어려움등을 해결하기 위한 것이다.
그러나, 이러한 2단계 공정에도 불구하고, 금속 기판 및 그린 테이프의 가압시 금속판의 표면 상태등에 의해 그린 테이프들 각각의 평균 팽창 정도 및 각 그린 테이프들의 각 부위에서의 팽창 오차가 여전히 존재하는 문제가 있다.
이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 금속상의 저온 동시 소성 세라믹(LTCC-M) 다층 인쇄 회로 기판 제조시 그 적층공정을 줄일 수 있는 금속상의 저온 동시 소성 세라믹(LTCC-M) 다층 인쇄 회로 기판 제조 방법을 제공하는 것이다.
상기와 같은 목적들을 달성하기 위한 본 발명에 따른 금속상의 저온 동시 소성 세라믹 인쇄 회로 기판 제작 방법은 a) 금속 기판 및 그린 테이프들 각각에 어라인 홀을 형성하는 단계; b) 상기 어라인 홀에 따라 상기 금속 기판의 상부에 상기 그린 테이프들을 적층하는 단계; c) 상기 적층된 상기 금속 기판 및 상기 그린 테이프들을 소정의 온도 범위에서 준등방성 가압하여 동시 적층체를 형성하는 단계; 및 d) 상기 동시 적층체를 소정의 온도로 소성하는 단계를 포함한다.
본 발명에 의하면, 금속 기판상에서 그린 테이프들을 적층한 다음 등방성 가압으로 동시 적층체를 형성함으로써, 그린 테이프들의 적층체를 형성하는 공정을 생략할 수 있게 된다.
도 1 내지 도 6에는 본 발명의 바람직한 실시예에 따른 LTCC-M 인쇄 회로 기판용 금속 기판을 준비하는 과정이 설명하기 위한 도면들이다.
도 7 내지 9는 본 발명의 바람직한 실시예에 따른 그린 테이프에 회로 패턴을 형성하는 과정을 설명하기 위한 도면들이다.
도 10 및 도 11은 본 발명의 바람직한 실시예에 따른 LTCC-M 다층 인쇄 회로 기판용 동시 적층체를 제조하는 방법을 설명하기 위한 도면들이다.
〈도면의 주요부분에 대한 부호의 설명〉
300: 금속 기판 302: 금속
304: 금속 도금층 306: 금속 산화물
401, 410: 세라믹 기판 402: 접합층
403: 접착제 502: 그린 테이프
503: 어라인 홀 512: 적층체
700: 프레스
이하, 도면을 참조하여 본 발명의 실시 예를 통해 본 발명을 보다 상세히 설명한다.
먼저, 본 발명의 바람직한 실시예에 따른 LTCC-M 다층 인쇄 회로 기판용 금속 기판을 준비하는 과정을 설명한다. 도 1 내지 도 6에는 본 발명의 바람직한 실시예에 따른 LTCC-M 인쇄 회로 기판용 금속 기판을 준비하는 과정을 설명하기 위한 도면들이다.
먼저, 금속판을 원하는 치수로 절삭하여 도 1에 도시된 바와 같이 금속(302)을 준비한다. 상기 금속 재료의 예에는 Cu, Ni, Al, 스테인레스 강, 저탄소강, 인바아(Invar), 및 코바아(Kovar)가 있다. 그 후, 도 2에 도시한 바와 같이, 상기 금속(302)에 어라인(Align)인용 홀들(303)을 형성한다. 바람직하게는 상기 어라인용 홀들(303)은 금속(302)의 모서리에 각각 형성한다. 그 후, 상기 금속(302)의 표면에 도금용 금속을 도금하여 도 3에 도시된 바와 같이 금속 도금층(304)을 형성한다. 상기 금속 도금층(304)의 재료의 예에는 Cu, Ni, 및 Cu/Ni가 있다. 그 후, 상기 금속 도금층(304)을 산화하여 도 4에 도시된 바와 같이 금속 산화물(306)을 형성한다. 상기 금속 산화물(306)은 NiO 및 CuO을 포함한다. 그 후, 도 5 및 6에 도시한 바와 같이, 상기 금속 산화물(306)의 표면의 일부에 결합제 및 용제로 구성된 접착제(310)를 접착시켜 금속 기판(300)을 준비한다.
이어, 그린 테이프을 통상의 방법을 사용하여 준비한 다음, 준비된 그린 테이프들 각각에 스크린 인쇄법을 사용하여 회로를 인쇄한다.
상기 그린 테이프(502)를 기초로 하여 다수의 회로 패턴(508)을 갖는 다수의 그린 테이프들(506)을 준비하는 과정을 도 7 내지 12를 참조하여 설명한다.
먼저, 그린 테이프를 필름에서 분리한 다음 도 7에 도시한 바와 같이, 원하는 치수로 절단하여 회로를 형성할 그린 테이프(502)를 준비한다.
이어, 도 8에 도시한 바와 같이, 그린 테이프(502)에 어라인용 홀(503)펀처(puncher; 도시하지 않음)를 이용하여 어라인용 홀들(503) 및 다수의 바이어 구멍(504)을 형성한다. 상기 바이어 구멍(504)는 다층으로 회로를 구성하기 위해서 층간 회로를 연결하기 위한 것이다.
다층 회로를 구성하기 위하여 다수의 그린 테이프(502)에 회로패턴을 인쇄하는 공정이 필요하다. 각 층에 알맞는 회로를 스크린으로 만든 후 인쇄기를 이용하여 도 9에 도시된 바와 같이 다수의 그린 테이프(502) 각각에 페이스트를 인쇄, 다수의 그린 테이프(502) 각각에 해당 회로 패턴(508)을 형성시킨다.
이어, 상기 준비된 금속 기판 및 각각의 인쇄 회로 패턴이 형성된 다수의 그린 테이프들을 사용하여 LTCC-M 다층 인쇄 회로 기판용 동시 적층체를 제조하는 방법을 도 10 및 도 11을 참조하여 보다 상세히 설명한다.
먼저, 도 10에 도시한 바와 같이, 프레스(700)의 하부 다이(601)에 상기 금속 기판(300)을 상기 금속 기판(300)의 어라인 홀(303)을 이용하여 고정한다. 이어, 상기 다수의 회로가 각각 인쇄된 상기 다수의 그린 테이프들(506)을 상기 금속 기판(300) 상부에 회로 순서에 따라 그 각각에 형성된 어라인 홀(503)을 이용하여 적층한다. 그 후, 상기 적층된 금속 기판(300) 및 그린 테이프들(400)의 상부에 러버(500)를 적층한 다음, 도 11에 도시한 바와 같이 프레스(700)를 이용하여 상기 적층된 상기 금속 기판(300) 및 상기 그린 테이프들(400)을 소정의 온도로 가압하여 동시 적층체를 형성한다. 이 때, 상기 러버(500)는 탄성의 재질, 예컨데 고무로 제작하여 가압시 상기 적층된 그린 테이프들(400)에 준등방성 압력이 가해지도록 한다. 또한, 상기 가압시의 온도는 80℃ 에서 100 ℃ 범위내의 온도를 유지한다.
이어, 상기 가압 따른 동시 적층체를 소정의 온도로 소성하여 금속상의 저온 동시 소성 다층 세라믹 기판을 완성한다.
따라서, 본 발명에 의하면, 금속 기판상에서 그린 테이프들을 적층한 다음 준등방성 가압으로 동시 적층체를 형성함으로써, 그린 테이프들의 적층체를 형성하는 공정을 생략할 수 있게 된다.
이상, 본 발명에 의하면, 금속상의 저온 동시 소성 세라믹(LTCC-M) 다층 인쇄 회로 기판 제조시 그 적층 공정을 줄일 수 있는 금속상의 저온 동시 소성 세라믹(LTCC-M) 다층 인쇄 회로 기판 제조 방법을 실현할 수 있다.
또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (6)

  1. a) 금속 기판 및 그린 테이프들 각각에 어라인 홀을 형성하는 단계;
    b) 상기 어라인 홀에 따라 상기 금속 기판의 상부에 상기 그린 테이프들을 적층하는 단계;
    c) 상기 적층된 상기 금속 기판 및 상기 그린 테이프들을 소정의 온도 범위에서 준등방성 가압하여 동시 적층체를 형성하는 단계; 및
    d) 상기 동시 적층체를 소정의 온도로 소성하는 단계로 구성되는 것을 금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법.
  2. 제1 항에 있어서, 상기 단계 c)는 상기 적층된 금속 기판 및 그린 테이프들의 상부에 탄성 부재를 적층한 다음 가압하는 것을 특징으로 하는 금속상의 저온 동시 소성 다층 세라믹 다층 인쇄 회로 기판 제조 방법.
  3. 제2 항에 있어서, 상기 탄성 부재는 고무로 형성하는 것을 특징으로 하는 금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법.
  4. 제1 항에 있어서, 상기 단계 c)에서의 상기 소정의 온도 범위는 80 ℃에서 100 ℃인 것을 특징으로 하는 금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법.
  5. 제1 항에 있어서, 상기 가압하는 압력은 100 내지 140 Kgf/㎠ 의 압력인 것을 특징으로 하는 금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법.
  6. 제1 항 또는 제5 항에 있어서, 상기 가압은 3분 내지 5분 동안 이행되는 것을 특징으로 하는 금속상의 저온 동시 소성 세라믹 다층 인쇄 회로 기판 제조 방법.
KR1019980061752A 1998-12-30 1998-12-30 금속상의저온동시소성세라믹다층인쇄회로기판제조방법 KR100336181B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061752A KR100336181B1 (ko) 1998-12-30 1998-12-30 금속상의저온동시소성세라믹다층인쇄회로기판제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061752A KR100336181B1 (ko) 1998-12-30 1998-12-30 금속상의저온동시소성세라믹다층인쇄회로기판제조방법

Publications (2)

Publication Number Publication Date
KR20000045201A KR20000045201A (ko) 2000-07-15
KR100336181B1 true KR100336181B1 (ko) 2002-08-27

Family

ID=19568456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061752A KR100336181B1 (ko) 1998-12-30 1998-12-30 금속상의저온동시소성세라믹다층인쇄회로기판제조방법

Country Status (1)

Country Link
KR (1) KR100336181B1 (ko)

Also Published As

Publication number Publication date
KR20000045201A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
US6739047B2 (en) Method of making ceramic multilayer circuit boards mounted in a patterned metal support substrate
EP0244696A2 (en) Method of fabricating a multilayered ceramic substrate having solid non-porous metal conductors
JP2785544B2 (ja) 多層セラミック基板の製造方法
JPH04263486A (ja) 焼結導体配線基板とその製造方法
JP2002204049A (ja) 転写材及びその製造方法並びにこれを用いて製造される配線基板
KR100447032B1 (ko) 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법
JP3351043B2 (ja) 多層セラミック基板の製造方法
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
US20030011999A1 (en) Wiring substrate, method of producing the same, and electronic device using the same
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
KR100336181B1 (ko) 금속상의저온동시소성세라믹다층인쇄회로기판제조방법
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP4370663B2 (ja) 積層型セラミック電子部品およびその製造方法ならびに電子装置
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR100663177B1 (ko) 안테나가 내장된 금속상 저온 동시 소성 세라믹 기판의제작방법
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
KR100302371B1 (ko) 저온동시소성세라믹기판및그제조방법
US20090117290A1 (en) Method of manufacturing non-shrinkage ceramic substrate
JP2000188475A (ja) セラミック多層基板の製造方法
KR20030050396A (ko) 저온 동시 소성 세라믹 모듈 제조 방법
JP2009147160A (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
KR100348470B1 (ko) 저온동시소성세라믹인쇄회로기판제조방법
KR100310909B1 (ko) 금속상저온동시소성세라믹기판의제작공정

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070406

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee