KR100348470B1 - 저온동시소성세라믹인쇄회로기판제조방법 - Google Patents

Abstract

저온 동시 소성 세라믹(LTCC) 인쇄 회로 기판 제조 방법이 개시되어 있다. 기판 제조 방법은 a) 회로 패턴이 인쇄된 그린 테이프를 금속 기판 상부에 동시 적층하는 단계; b) 단계 a)에 의한 동시 적층체를 소성하는 단계; c) 단계 b)에 의한 세라믹 기판 상부의 회로 패턴을 트리밍하는 단계; d) 단계 c)에 의해 트리밍된 세라믹 기판에 그린 테이프 또는 적층체를 적층하는 단계; 및 e) 단계 d)에 의한 적층체를 소성하는 단계를 포함함으로써, 보다 정밀한 수동 소자값을 갖는 회로를 형성할 수 있게 된다.

Description

저온 동시 소성 세라믹 인쇄 회로 기판 제조 방법

본 발명은 저온 동시 소성 세라믹(low temperature cofired ceramic: LTCC) 인쇄 회로 기판 제조 방법에 관한 것으로 특히, 보다 정확한 수동 소자값들을 갖는 회로를 형성하기 위한 저온 동시 소성 세라믹 인쇄 회로 기판을 제조 방법에 관한 것이다.

세라믹 기판의 재료로는 알루미나(Al₂O₃), 벨리리아(BeO), 포스트라이트 (forsterite), 스티어타이트(steatite), 및 뮬라이트(mullite)등이 알려져 있으며, 이들 종래의 세라믹 재료 중에서 특히 알루미나의 경우에는 기계적 특성이 우수하고 열전도도 및 접착성이 양호할 뿐만 아니라 인체에 해롭지 않다는 특성을 지님에 따라 여타의 재료들에 비하여 널리 사용되고 있다. 그런데 최근에는, 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰성화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화, 및 고신뢰성화가 필수적으로 요구되고 있으며, 이에 따라 종래의 알루미나 기판 재료에 비해 더욱 고 기능화된 세라믹 기판이 사용되고 있다. 이와 같이 종래의 알루미나를 능가하는 고기능화된 세라믹 기판 재료로 사용되기 위해서는 특히 저온 소결성이 요구되고 있다.

세라믹 기판에 저온 소결성이 요구되는 이유로는 알루미나와 같이 소결 온도 (1500∼1600℃)가 높은 경우, 제조 단가의 상승이 불가피하며 배선 재료와 함께 동시 소성할 때 도체 재료로 융점이 높은 W 및 Mo 등을 사용해야 하기 때문이다. 그리고, 이같은 고융점의 금속들은 그 고유 저항값이 높기 때문에 회로의 배선 저항이 높아져 회로의 전송 손실을 고려할 때 배선 패턴의 미세화에 한계가 있어 결국 집적회로의 고밀도화를 이룰 수 없게 된다. 따라서, 세라믹 기판에서 배선이 고밀도화와 반도체의 고속화를 달성하기 위하여는 배선 재료를 고려해야 한다. 이러한 점들을 고려할 때 저항이 낮고 가격도 저렴한 배선 재료로는 구리를 들수 있는데 구리는 용융온도가 1050℃이기 때문에 구리를 배선 재료로 사용하기 위해서는 1000℃ 이하의 저온에서 기판 재료를 소결할 수 있어야 한다.

통상적으로 LTCC 기판의 제조는 기판 재료로 각각의 그린 테이프를 준비하고, 각각의 그린 테이프에 회로 패턴을 인쇄한 후, 인쇄된 그린 테이프를 적층시켜 적층체를 만든다. 그리고, 이 적층체를 1000℃ 이하의 온도에서 소성하여 원하는 LTCC 인쇄 회로 기판을 완성한다. 그러나, 그린 테이프 적층체의 소성시 세라믹 고유의 특성인 소성수축이 발생하여 정확한 회로패턴의 구현이 어렵기 때문에 소성시 그린 테이프의 수축을 최소화하기 위한 방법으로 그린 테이프 적층체 밑에 금속 기판을 사용하여 세라믹과 금속을 접합시킴으로써 이 접합력으로 그린 테이프 적층체의 소성수축을 제거하여 LTCC 인쇄 회로 기판을 완성한다.

그러나, 상기 종래의 LTCC 인쇄 회로 기판 제조 방법은 적층시 압력에 의해 재조된 회로의 소자값들의 오차가 큰 문제가 있다. 저항의 경우는 RuO2와 유리 성분또는 유리-세라믹(glass-ceramic)으로 구성되어지는데, 오차값이 발생하는 원인은 적층되어지는 그린 테이프의 유리 성분과 저항체의 유리 성분 또는 RuO2와 반응에 의해 값의 변화가 생기는데, 이러한 회로의 소자값 변화(오차값)은 압력, 소성온도, 시간과 같은 소성 환경등에 의해 반응 정도가 달라지므로 그 오차값의 변화가 커지게 된다. 일반적인 저항값 조절 방법으로는 HIC 기판에서 사용하는 레이저트리밍(laser trimming) 방법이 있다. 상기 레이저 트리밍은 노출된 저항의 일부를 제거하여 저항값을 높임으로써 저항 목표값을 맞추는 방법이다. 또한, 커패시터의 경우 역시, 커패시터를 구성하는 유전층과 그린 테이프의 유리 성분과의 반응에 의하여 오차값이 커지게 되며, 커패시턴스 값을 조정하는 방법은 커패시턴스를 정하는 전극의 일부를 제거함으로써, 커패시턴스 값을 맞출 수 있게 된다.

그러나, 저항체나 커패시터가 모듈 내부에 적층되어 소성되어진 후, 이들 소자가 모듈 내부층에 깊이 위치하였을 경우 혹은 저항체, 커패시터의 위층 부위에 다른 회로등이 존재하는 경우, 바깥에서 일반 레이저 트리밍 방법에 의하여 저항체 혹은 커패시터의 면적의 일부 소거가 불가능하게 된다. 그 내부의 편차값이 큰 내부 실장 소자의 경우는 소자값의 조정이 불가능하므로 정밀한 제품에 적용하는데에는 한계가 있다.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 본 발명의 목적은 보다 정밀한 수동 소자들을 형성할 수 있는 LTCC 인쇄 회로 기판 제조 방법을 제공하는 것이다.

상기와 같은 목적들을 달성하기 위한 본 발명에 따른 저온 동시 소성 세라믹 인쇄 회로 기판 제조 방법은 a) 회로 패턴이 인쇄된 그린 테이프를 금속 기판 상부에 동시 적층하는 단계; b) 단계 a)에 의한 동시 적층체를 소성하는 단계; c) 단계b)에 의한 세라믹 기판 상부의 회로 패턴을 트리밍하는 단계; d) 단계 c)에 의해 트리밍된 세라믹 기판에 그린 테이프 또는 적층체를 적층하는 단계; 및 e) 단계 d)에 의한 적층체를 소성하는 단계를 포함한다.

본 발명에 의하면, LTCC 인쇄 회로 기판을 완성하기 전에 수동 소자들의 값들을 보정할 수 있게 됨으로써, 보다 정밀한 소자들을 구비한 LTCC 인쇄 회로 기판을 제조할 수 있게 된다.

도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 저온 동시 소성 세라믹 인쇄 회로 기판 제조용 금속 기판을 준비하는 과정을 설명하기 위한 도면들이다.

도 2a 내지 2c는 본 발명의 바람직한 실시예에 따른 저온 동시 소성 세라믹 인쇄 회로 기판 제조를 위한 각각의 그린 테이프에 회로 패턴을 형성하는 과정을 설명하기 위한 도면들이다.

도 3a 내지 3d는 본 발명의 바람직한 실시예에 따라 준비된 금속 기판 및 회로 패턴이 인쇄된 그린 테이프들을 사용하여 LTCC 인쇄 회로 기판을 제조하는 과정을 설명하기 위한 도면이다.

〈도면의 주요부분에 대한 부호의 설명〉

300: 금속 기판 302: 금속

304: 금속 도금층 306: 금속 산화물

310: 접착제

502: 그린 테이프

510: 유약층 512: 적층체

이하, 도면을 참조하여 본 발명의 실시 예를 통해 본 발명을 보다 상세히 설명한다.

본 발명의 바람직한 실시예에 따른 LTCC 기판용 기판을 준비하는 과정을 첨부된 도면을 참조하여 설명한다. 도 1a 내지 도 1e는 본 발명의 바람직한 실시예에 따른 LTCC 인쇄 회로 기판 제조용 금속 기판을 준비하는 과정을 설명하기 위한 도면들이다.

먼저, 금속판을 기판에 이용하는 경우, 금속판을 원하는 치수로 절삭하여 도 1a에 도시된 바와 같이 금속(302)을 준비한다. 상기 금속 재료의 예에는 Cu, Ni, Al, 스테인레스 강, 저탄소강, 인바아(Invar), 및 코바아(Kovar)가 있다. 그 후, 상기 금속(302)의 표면에 도금용 금속을 도금하여 도 1b에 도시된 바와 같이 금속 도금층(304)을 형성한다. 상기 금속 도금층(304)의 재료의 예에는 Cu, Ni, 및 Cu/Ni가 있다. 이어, 상기 금속 도금층(304)을 산화하여 도 1c에 도시된 바와 같이 금속 산화물(306)을 형성한다. 상기 금속 산화물(306)은 NiO 및 CuO을 포함한다.이어, 상기 금속 산화물(306)의 표면의 일부에 결합제 및 용제로 구성된 접착제 (310)를 접착시켜 도 1d 및 도 1e에 도시한 바와 같은, LTCC 인쇄 회로 기판 제조용 금속 기판(300)을 준비한다. 도 1e는 도 1d에 도시된 금속 기판(300)의 평면도이다.

이어, 그린 테이프를 통상의 방법을 사용하여 준비한다. 그리고, 준비된 그린 테이프(502) 각각에 다수의 회로 패턴(508)을 형성시키게 된다.

도 2a 내지 2d는 저온 동시 소성 세라믹 인쇄 회로 기판 제조를 위한 각각의 그린 테이프에 해당 회로 패턴을 형성하는 과정을 설명하기 위한 도면들이다.

다층으로 회로를 구성하기 위해서 층간 회로를 연결할 수 있는 구멍이 필요한데, 이를 비아 구멍이라 한다. 건조된 그린 테이프를 필름에서 분리한 후, 펀처 (puncher; 도시하지 않음)를 이용하여 도 2b에 도시된 바와 같이 원하는 위치에 비아 구멍(504)을 형성한다. 다층 회로를 구성하기 위하여 다수의 그린 테이프(502)에 회로패턴을 인쇄하는 공정이 필요하다. 각 층에 알맞는 회로를 스크린으로 만든 후 인쇄기를 이용하여 도 2c에 도시된 바와 같이 다수의 그린 테이프(502) 각각에 페이스트를 인쇄, 다수의 그린 테이프(502) 각각에 해당 회로 패턴(508)을 형성시킨다. 상기 회로 패턴이 인쇄된 그린 테이프(502)의 수는 제조하려는 회로 기판의 층수에 대응한다. 상기 다수의 회로 패턴(508)에는 저항 및 커패시터등과 같은 수동 소자를 포함할 수 있다.

이하, 본 발명의 바람직한 실시예에 따른 상기 준비된 금속 기판 및 각각의 회로 패턴이 인쇄된 그린 테이프들를 사용하여 LTCC 인쇄 회로 기판을 제조하는 과정을 첨부된 도면을 참조하여 상세히 설명한다.

도 3a 내지 3d는 본 발명의 바람직한 실시예에 따라 준비된 금속 기판 및 각각의 회로 패턴이 인쇄된 그린 테이프들를 사용하여 LTCC 인쇄 회로 기판을 제조하는 과정을 설명하기 위한 도면이다.

먼저, 도 3a에 도시한 바와 같이 수동 소자의 패턴이 인쇄된 그린 테이프 (506)를 상기 준비된 금속 기판(300) 상부에 부착한 다음 소정 온도, 소정의 압력 및 소정 시간 예컨데, 10∼15 톤의 압력으로 85-100℃에서 4-5분 가압하여 도 3b에 도시한 바와 같이 동시 적층체(507)를 만든 다음, 이를 850∼900℃에서 30분 정도 소성한다.

이어, 도 3c에 도시한 바와 같이, 상기 동시 적층체(507)의 상부는 외부에 노출되므로, 그 상부의 인쇄 패턴은 외부에 노출된다. 이 때, 작업자는 상기 노출된 인쇄 회로 패턴의 수동 소자의 값을 트리밍(Trimming)하여 그 소자값을 보정한다. 예컨대, 저항의 경우, 저항값을 원래의 목표값보다 작은 값을 갖도록 형성하고, 레이저를 이용하여 저항이 높여진 방향에 수직 방향으로 저항의 일부를 제거함으로써(이 때 변하는 저항값 측정이 함께 이루어짐), 저항값을 높일 수 있다. 상기 트리밍하는 동안, 상기 트리밍에 의하여 가변되는 저항값은 트리밍 진행중 동시에 측정되며, 상기 측정되는 저항값이 목표로 하는 저항값 범위까지만 레이저 트리밍을 함으로써 원하는 저항값을 얻을 수 있게 된다. 또한, 커패시터의 경우는 원하는 커패시턴스 값보다 높게 제조한 후(커패시터의 전극 면적을 넓게 제조) 일부 전극부위를 레이저 트리밍 방법에 의해 제거함으로써 커패시턴스 값을 원하는 오차값범위내로 조절할 수 있게 된다.

이 때, 만일 트리밍이 필요한 회로 패턴이 인쇄된 그린 테이프들이 추가로 있다면, 상기 동시 소성 트리밍 과정은 트리밍이 필요한 그린 테이프의 수만큼 반복하여 각각의 그린 테이프들의 수동 소자값들을 보정하게 된다.

상기 트리밍 고정이 완료되면, 상기 트리밍된 세라믹 기판에 나머지 그린 테이프들(509, 511)을 적층하고, 적층된 세라믹 기판을 소성하여 저온 동시 소성 세라믹 다층 인쇄 회로 기판을 완성하게 된다.

따라서, 상술한 방법에 의하면, LTCC 인쇄 회로 기판을 완성하기 전에 수동 소자들의 값들을 보정할 수 있게 됨으로써, 보다 정밀한 소자들을 구비한 LTCC 인쇄 회로 기판을 제조할 수 있게 된다.

이상, 본 발명에 의하면, 보다 정밀한 수동 소자들을 형성할 수 있는 LTCC 인쇄 회로 기판 제조 방법을 실현할 수 있다.

또한, 본 발명을 상기한 실시 예를 들어 구체적으로 설명하였지만, 본 발명은 이에 제한되는 것이 아니고, 당업자의 통상의 지식의 범위 내에서 그 변형이나 개량이 가능하다.

Claims (4)

1. a) 회로 패턴이 형성된 그린 테이프와 금속 기판을 동시에 적층하는 단계;

   b) 단계 a)에 의한 동시 적층체를 소성하는 단계;

   c) 단계 b)에 의한 세라믹 기판 상부의 회로 패턴을 트리밍하는 단계;

   d) 단계 c)에 의해 트리밍된 세라믹 기판에 그린 테이프 또는 적층체를 적층하는 단계; 및

   e) 단계 d)에 의한 적층체를 소성하는 단계를 포함하는 것을 특징으로 하는 저온 동시 소성 세라믹 인쇄 회로 기판 제조 방법.
2. 제1 항에 있어서, 상기 회로 패턴은 하나 이상의 수동 소자를 포함하고, 상기 단계 c)는 상기 회로 패턴에 포함된 수동 소자의 값을 조절하는 것을 특징으로 하는 저온 동시 소성 세라믹 인쇄 회로 기판 제조 방법.
3. 제2 항에 있어서, 상기 수동 소자는 저항 또는 커패시터인 것을 특징으로 하는 저온 동시 소성 세라믹 인쇄 회로 기판 제조 방법.
4. 제1 항에 있어서, 상기 단계 a) 내지 c)의 과정은 상기 트리밍이 필요한 회로 패턴이 형성된 그린 테이프들의 수만큼 반복하는 것을 특징으로 하는 저온 동시 소성 세라믹 인쇄 회로 기판 제조 방법.