JPH06334295A - 抵抗内蔵多層厚膜回路の製造方法 - Google Patents
抵抗内蔵多層厚膜回路の製造方法Info
- Publication number
- JPH06334295A JPH06334295A JP5125626A JP12562693A JPH06334295A JP H06334295 A JPH06334295 A JP H06334295A JP 5125626 A JP5125626 A JP 5125626A JP 12562693 A JP12562693 A JP 12562693A JP H06334295 A JPH06334295 A JP H06334295A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistor
- resistors
- firing
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、セラミックス基板上に厚膜法により
抵抗内蔵多層回路を形成する厚膜回路の製造方法に関
し、抵抗値の誤差の少ない抵抗体が安定的に形成され
る。 【構成】第１層導体および抵抗体については、印刷後第
１の焼成温度（例えば８５０℃）で焼成し、その後印刷
および焼成される絶縁体および第２層導体については、
それらを印刷後、上記第１の焼成温度よりも低温の第２
の焼成温度（例えば６００℃）で焼成する。
抵抗内蔵多層回路を形成する厚膜回路の製造方法に関
し、抵抗値の誤差の少ない抵抗体が安定的に形成され
る。 【構成】第１層導体および抵抗体については、印刷後第
１の焼成温度（例えば８５０℃）で焼成し、その後印刷
および焼成される絶縁体および第２層導体については、
それらを印刷後、上記第１の焼成温度よりも低温の第２
の焼成温度（例えば６００℃）で焼成する。
Description
【０００１】
【産業上の利用分野】本発明は、セラミックス基板上に
厚膜法により回路を形成する抵抗内蔵多層厚膜回路の製
造方法に関する。
厚膜法により回路を形成する抵抗内蔵多層厚膜回路の製
造方法に関する。
【０００２】
【従来の技術】従来よりアルミナ基板等のセラミックス
基板上に厚膜法により回路が形成された回路基板が電子
機器等に広く使用されている。従来、厚膜法にて回路基
板を製造する場合、第１層導体と抵抗体、及び絶縁層と
第２層導体の焼成温度は特に変更せず、例えばいずれに
ついても推奨焼成温度８５０℃の材料が用いられてい
た。
基板上に厚膜法により回路が形成された回路基板が電子
機器等に広く使用されている。従来、厚膜法にて回路基
板を製造する場合、第１層導体と抵抗体、及び絶縁層と
第２層導体の焼成温度は特に変更せず、例えばいずれに
ついても推奨焼成温度８５０℃の材料が用いられてい
た。
【０００３】
【発明が解決しようとする課題】しかし、従来の方法で
は、第１層の抵抗体を焼成した後、絶縁層と第２層導体
を例えば８５０℃で焼成するために、抵抗体の抵抗値が
大きく変化したり、ばらつきが大きくなる等の問題が生
じていた。この為、多層基板において抵抗体を内蔵する
ことが困難であった。
は、第１層の抵抗体を焼成した後、絶縁層と第２層導体
を例えば８５０℃で焼成するために、抵抗体の抵抗値が
大きく変化したり、ばらつきが大きくなる等の問題が生
じていた。この為、多層基板において抵抗体を内蔵する
ことが困難であった。
【０００４】本発明は、上記問題を解決し、抵抗値の誤
差の少ない抵抗体が安定的に形成される抵抗内蔵多層厚
膜回路の製造方法を提供することを目的とする。
差の少ない抵抗体が安定的に形成される抵抗内蔵多層厚
膜回路の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成する本発
明の抵抗内蔵多層厚膜回路の製造方法は、セラミックス
基板上に厚膜法により回路を形成する抵抗内蔵多層厚膜
回路の製造方法において、第１層導体および抵抗体につ
いては、印刷後第１の焼成温度で焼成し、その後に印刷
および焼成される絶縁体および第２層導体については、
印刷後上記第１の焼成温度よりも低温の第２の焼成温度
で焼成することを特徴とするものである。
明の抵抗内蔵多層厚膜回路の製造方法は、セラミックス
基板上に厚膜法により回路を形成する抵抗内蔵多層厚膜
回路の製造方法において、第１層導体および抵抗体につ
いては、印刷後第１の焼成温度で焼成し、その後に印刷
および焼成される絶縁体および第２層導体については、
印刷後上記第１の焼成温度よりも低温の第２の焼成温度
で焼成することを特徴とするものである。
【０００６】ここで、上記本発明において、上記抵抗体
を焼成した後、トリミングによりその抵抗体の抵抗値を
調整する工程を付加し、その後上記絶縁体および第２層
導体を形成することが好ましい。上記第１の焼成温度、
第２の焼成温度としては、例えば、それぞれ８５０℃，
６００℃が選択される。
を焼成した後、トリミングによりその抵抗体の抵抗値を
調整する工程を付加し、その後上記絶縁体および第２層
導体を形成することが好ましい。上記第１の焼成温度、
第２の焼成温度としては、例えば、それぞれ８５０℃，
６００℃が選択される。
【０００７】
【作用】本発明においては、第１層の抵抗体に、例えば
８５０℃等、比較的高温の第１の焼成温度の材料を用い
て、これを焼成し、必要に応じてトリミングによる抵抗
値の調整を行い、その後は例えば６００℃以下等、比較
的低温の熱履歴しか受けないために、抵抗体の抵抗値
は、抵抗体を焼成した直後あるいはトリミングによる抵
抗値の調整後からほとんど変化しない。従って抵抗体材
料の本来の特性を維持しており、設計通りの高精度の抵
抗値が保たれる。
８５０℃等、比較的高温の第１の焼成温度の材料を用い
て、これを焼成し、必要に応じてトリミングによる抵抗
値の調整を行い、その後は例えば６００℃以下等、比較
的低温の熱履歴しか受けないために、抵抗体の抵抗値
は、抵抗体を焼成した直後あるいはトリミングによる抵
抗値の調整後からほとんど変化しない。従って抵抗体材
料の本来の特性を維持しており、設計通りの高精度の抵
抗値が保たれる。
【０００８】
【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図１は、本発明の実施例の抵抗内蔵多層厚
膜回路の製造方法の工程を表した、回路基板の模式断面
図である。７６．２×７６．２ｍｍ、厚み０．６３５ｍ
ｍの純度９６％アルミナの基板１０上に、厚膜導体ペー
スト１２（ＴＲ４８４６；田中貴金属インターナショナ
ル株式会社製）をスクリーン印刷法にて印刷し、これを
１５０℃にて１０分間乾燥した後、大気中８５０℃にて
１０分間焼成した。さらに厚膜抵抗ペースト１４（ＱＳ
８７３；デュポンジャパンリミテッド製）を印刷し、導
体と同様の条件で乾燥、焼成した後レーザトリミングに
て抵抗値の精度を±２％に調整した。さらに、厚膜絶縁
体ペースト１６（１１２９；エヌエフイー製）を印刷
し、１５０℃にて１０分間乾燥後、このペーストのメー
カー推奨焼成温度６００℃にて１０分間焼成した。完全
な絶縁層を形成するために再度同じ厚膜絶縁体ペースト
を先程と同じ条件で印刷、乾燥、焼成した。最後に厚膜
導体ペースト１８（３４１４；エヌエフイー製）を印刷
し、絶縁体と同様の条件で乾燥、焼成して第２層導体を
形成した。
て説明する。図１は、本発明の実施例の抵抗内蔵多層厚
膜回路の製造方法の工程を表した、回路基板の模式断面
図である。７６．２×７６．２ｍｍ、厚み０．６３５ｍ
ｍの純度９６％アルミナの基板１０上に、厚膜導体ペー
スト１２（ＴＲ４８４６；田中貴金属インターナショナ
ル株式会社製）をスクリーン印刷法にて印刷し、これを
１５０℃にて１０分間乾燥した後、大気中８５０℃にて
１０分間焼成した。さらに厚膜抵抗ペースト１４（ＱＳ
８７３；デュポンジャパンリミテッド製）を印刷し、導
体と同様の条件で乾燥、焼成した後レーザトリミングに
て抵抗値の精度を±２％に調整した。さらに、厚膜絶縁
体ペースト１６（１１２９；エヌエフイー製）を印刷
し、１５０℃にて１０分間乾燥後、このペーストのメー
カー推奨焼成温度６００℃にて１０分間焼成した。完全
な絶縁層を形成するために再度同じ厚膜絶縁体ペースト
を先程と同じ条件で印刷、乾燥、焼成した。最後に厚膜
導体ペースト１８（３４１４；エヌエフイー製）を印刷
し、絶縁体と同様の条件で乾燥、焼成して第２層導体を
形成した。
【０００９】このときの抵抗値の精度は±５％以下であ
った。
った。
【００１０】
【発明の効果】以上説明したように、本発明の抵抗内蔵
多層厚膜回路の製造方法は、抵抗体を印刷、焼成した後
は比較的低温の熱履歴しか受けないため、抵抗値の変化
を低く押えることができ、高精度の抵抗値の抵抗体を有
する抵抗内蔵多層厚膜回路が形成される。
多層厚膜回路の製造方法は、抵抗体を印刷、焼成した後
は比較的低温の熱履歴しか受けないため、抵抗値の変化
を低く押えることができ、高精度の抵抗値の抵抗体を有
する抵抗内蔵多層厚膜回路が形成される。
【図１】本発明の実施例の抵抗内蔵多層厚膜回路の製造
方法の工程を表した、回路基板の模式断面図である。
方法の工程を表した、回路基板の模式断面図である。
１０ アルミナ基板 １２ 厚膜導体ペースト １４ 厚膜抵抗ペースト １６ 厚膜絶縁体ペースト １８ 厚膜導体ペースト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12 27/01 ３０１ Ｈ０５Ｋ 3/46 Ｑ 6921−4Ｅ
Claims (3)
- 【請求項１】 セラミックス基板上に厚膜法により抵抗
内蔵多層回路を形成する厚膜回路の製造方法において、 第１層導体および抵抗体については、印刷後第１の焼成
温度で焼成し、 その後に印刷および焼成される絶縁体および第２層導体
については、印刷後前記第１の焼成温度よりも低温の第
２の焼成温度で焼成することを特徴とする抵抗内蔵多層
厚膜回路の製造方法。 - 【請求項２】 前記抵抗体を焼成し、トリミングにより
該抵抗体の抵抗値を調整し、その後前記絶縁体および第
２層導体を形成することを特徴とする請求項１記載の抵
抗内蔵多層厚膜回路の製造方法。 - 【請求項３】 前記第１の焼成温度が８５０℃であり、
前記第２の焼成温度が６００℃であることを特徴とする
請求項１記載の抵抗内蔵多層厚膜回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125626A JPH06334295A (ja) | 1993-05-27 | 1993-05-27 | 抵抗内蔵多層厚膜回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5125626A JPH06334295A (ja) | 1993-05-27 | 1993-05-27 | 抵抗内蔵多層厚膜回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334295A true JPH06334295A (ja) | 1994-12-02 |
Family
ID=14914717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5125626A Withdrawn JPH06334295A (ja) | 1993-05-27 | 1993-05-27 | 抵抗内蔵多層厚膜回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334295A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348470B1 (ko) * | 1998-12-30 | 2002-10-25 | 사단법인 고등기술연구원 연구조합 | 저온동시소성세라믹인쇄회로기판제조방법 |
| KR100747020B1 (ko) * | 2006-01-26 | 2007-08-07 | 삼성전기주식회사 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
-
1993
- 1993-05-27 JP JP5125626A patent/JPH06334295A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348470B1 (ko) * | 1998-12-30 | 2002-10-25 | 사단법인 고등기술연구원 연구조합 | 저온동시소성세라믹인쇄회로기판제조방법 |
| KR100747020B1 (ko) * | 2006-01-26 | 2007-08-07 | 삼성전기주식회사 | 저항체 내장형 인쇄회로기판 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1309758C (en) | Copper thick film material systems | |
| JP3333404B2 (ja) | チップ部品及びその製造方法 | |
| JPH06334295A (ja) | 抵抗内蔵多層厚膜回路の製造方法 | |
| JPH053380A (ja) | 厚膜抵抗体，厚膜印刷配線基板およびその製造方法ならびに厚膜混成集積回路 | |
| JP3635669B2 (ja) | 厚膜多層基板の製造方法 | |
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JPS62265751A (ja) | 混成集積回路装置 | |
| JPH04147695A (ja) | 抵抗内蔵型多層基板 | |
| US4938997A (en) | Process for making hybrid microcircuits providing accurate thick film resistor printing | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH01295483A (ja) | 抵抗内蔵セラミック基板及びその製造方法 | |
| JP2867711B2 (ja) | 機能修正用角形チップ抵抗器およびその製造方法およびそのトリミング方法 | |
| JPS6154657A (ja) | 混成集積回路 | |
| JPH02154496A (ja) | 配線板の製造法 | |
| JPS5773959A (en) | Manufacture of thick film hybrid integrated circuit board | |
| JPS60109258A (ja) | 炭化珪素配線板 | |
| JP3719518B2 (ja) | 厚膜多層基板の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JP2005277436A (ja) | 厚膜多層基板の製造方法 | |
| JPH09135078A (ja) | 厚膜多層基板およびその製造方法 | |
| JPH0426182A (ja) | 厚膜印刷基板 | |
| JPH10173344A (ja) | 多層回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |