JPH01295483A - 抵抗内蔵セラミック基板及びその製造方法 - Google Patents

抵抗内蔵セラミック基板及びその製造方法

Info

Publication number
JPH01295483A
JPH01295483A JP1024644A JP2464489A JPH01295483A JP H01295483 A JPH01295483 A JP H01295483A JP 1024644 A JP1024644 A JP 1024644A JP 2464489 A JP2464489 A JP 2464489A JP H01295483 A JPH01295483 A JP H01295483A
Authority
JP
Japan
Prior art keywords
resistance value
resistor
resistance
dried
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1024644A
Other languages
English (en)
Other versions
JPH0744342B2 (ja
Inventor
Masashi Fukaya
昌志 深谷
Tetsuo Haraguchi
原口 哲郎
Kuniharu Noda
野田 邦治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP1024644A priority Critical patent/JPH0744342B2/ja
Publication of JPH01295483A publication Critical patent/JPH01295483A/ja
Publication of JPH0744342B2 publication Critical patent/JPH0744342B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ0発明の目的 [産業上の利用分野] 本発明は電子回路部品実装基板において、抵抗を内蔵し
たセラミック基板とその製造方法であって、特にその内
蔵抵抗の調整に関する。
[従来の技術〕 従来、電子回路用部品実装セラミック基板は単層構造に
よるものが大部分を占めていたが、実装基板の高密度化
、小型化のニーズに伴い、多層化に進み、さらに抵抗体
を内蔵して実装面積を拡大する傾向にある。しかし抵抗
内蔵セラミック基板は、抵抗がセラミック基板内部にあ
るため、発明者等が先に出願した特開昭第61−274
397号のように抵抗体表面が薄い絶縁層に覆われてい
る場合を除き、表面に実装基板のある場合に実施されて
いる抵抗トリミングのような抵抗値の調節方法がなかっ
た。従って抵抗内蔵セラミック基板の実用化は、精度の
要求されない抵抗の場合に限られていた。これは内蔵抵
抗が従来抵抗体の膜厚のみで調整が行われていたためで
ある。しかしスクリーン印刷での膜厚調整は非常に難し
く、平均値のバラツキはロット間で20%程度、ロット
内で±15%程度あり、総合して±25%程度であった
[発明が解決しようとする問題点] 本発明はロット間および/またはロット内の抵抗の平均
値のバラツキと抵抗値のバラツキを数%以内とする精度
の高い抵抗内蔵セラミック基板及びその製造方法を提供
するものである。
口0発明の構成 [問題点を解決するための手段] 本発明の第1は、電子回路部品実装基板において、少な
くとも一層のグリーンシート上の抵抗ペースト乾燥物が
予めトリミング調整された後、積層され、焼成一体化さ
れていることを特徴とする抵抗内蔵セラミック基板であ
る。その第2は、電子回路部品実装基板の製造において
、グリーンシート上に抵抗ペースト乾燥物を形成後、該
乾燥物の一部を抵抗値調整用の先行試験として積層し、
焼成後の抵抗値を測定し、その結果に基づき、該先行試
験の同一ロットのグリーンシート上の抵抗ペースト乾燥
物をトリミング調整して積層し、焼成一体化することを
特徴とする抵抗内蔵セラミック基板の製造方法である。
その第3は、電子回路部品実装基板の製造において、グ
リーンシート上に抵抗値の測定可能な抵抗ペースト乾燥
物を形成後、同一ロットの一部を抵抗値調整用の先行試
験として該乾燥物の抵抗値を測定し、積層し、焼成後の
抵抗値を測定し、該先行試験の両抵抗値の関係に基づき
、該先行試験の同一ロットのグリーンシート上の抵抗ペ
ースト乾燥物の各抵抗値毎にトリミング調整後、積層し
、焼成一体化することを特徴とする抵抗内蔵セラミック
基板の製造方法である。
本発明の第1は、第2図に示す内蔵抵抗セラミック基板
の内蔵抵抗体11の抵抗値を所定値にするために、第3
図の少なくとも一層のグリーンシート上に印刷した抵抗
ペースト乾燥物3を抵抗調節(トリミング)5した後、
積層し焼成一体化した抵抗内蔵セラミック基板である。
なお本抵抗内蔵セラミック基板には、必要によりコンデ
ンーを内蔵させる場合もある0本発明の第2、第3は、
本発明の第1の抵抗内蔵セラミック基板の製造方法であ
る。
本発明の第2について第1図を参照して説明する。
■常法のセラミック基板材料の製造方法に従い、スリッ
プキャスティング後、切断し、パンチし、スルーホール
印刷し、配線印刷されたグリーンシート上に、目標抵抗
値より10〜30%低くなると予想される膜厚で抵抗体
ペーストをスクリーン印刷で抵抗印刷する。
■この抵抗印刷した各製造ロットの一部を抵抗値先行試
験用として積層、焼成し抵抗値(以下焼成抵抗値)を測
定する。
■その焼成抵抗値から該製造ロット全体の抵抗値を予測
し、目標抵抗値とほぼ一致させるように各製造ロット毎
にグリーンシート上の乾燥抵抗を所要長さだけトリミン
グ調整する。
■抵抗を調節したグリーンシートを積層し約900℃で
焼成し一体化する。
以上の製造方法から判るように、この第2の発明は、各
製造ロットの抵抗平均値のバラツキを減少させることが
できる。
次に、本発明の第3を第1図及び第4図で説明する。
■常法のセラミック基板材料の製造方法に従い、スリッ
プキャスティング後、切断し、パンチし、スルーホール
印刷し、グリーンシートに配線を印刷する。
■配線印刷されたグリーンシート上に、乾燥状態で抵抗
値が測定できるように作成された抵抗ペースト乾燥物を
、焼成後の目標抵抗値より10〜30%低くなると予想
される膜厚でスクリーン印刷する。ここで抵抗値が測定
できる抵抗ペースト乾・燥物3は、第4図(a)に示す
ように通常使用されるRuO2抵抗粉末6と樹脂・ガラ
ス8にカーボン7等の導電材料を含有させた抵抗ペース
ト乾燥物であり、焼成後は、第4図(b)に示すように
カーボンは燃焼し、抵抗体11となる。
■この抵抗印刷した各製造ロットの一部を先行試験用と
して積層、焼成し焼成抵抗値を測定する。
■各製造ロットにつき、先行試験の抵抗ペースト乾燥物
の抵抗値(以下乾燥抵抗値)とその焼成抵抗値の関係か
ら、焼成抵抗値を目標値に適合させるたに乾燥抵抗値を
一定にするようにトリミング調整する。
■抵抗ペースト乾燥物をトリミング調節したグリーンシ
ートを積層し約900℃で焼成一体化する。
以上の製造方法から判るように、この第3の発明は、同
一ロット内の抵抗値のバラツキをも減少できる効果をも
っている。勿論本発明の第2と同じくロット間の抵抗の
平均値のバラツキも減少できる。
以下、さらに本発明を実施例によって詳細に説明する。
[実施例1] 先ず本発明の第2について説明する。
重量% テca027.3%、 ALaOs 13.6
L 5iO250%。
B、0.9.1%からなる硼珪酸アルミノカルシウムガ
ラス粉60%とアルミナ粉40%との混合物をドクター
ブレード法によったグリーンシートを使用し、次の工程
で第3図に示す抵抗内蔵セラミック基板を作成した。
■厚さ300μ−のグリーンシートlにスルーホール用
の孔4をパンチで形成し、Agペーストでスルーホール
印刷を行う0次に配線パターン2をグリーンシート1に
印刷する。
■RuO2粉末とCaO32%、Al2O34%、5i
0242%、及び820322%からなる硼珪酸アルミ
ノカルシウムガラスの混合物をペースト化した抵抗ペー
ストを目標抵抗値よりも10〜30%程度低くなると予
想される膜厚で印刷し抵抗ペースト乾燥物3を得る。こ
れを第1表で説明すると配合比を3種類変えてペースト
化し、シート抵抗値の目標が100Ω、lkΩ。
10にΩの各30ツトづつ、すでにll111間隔で印
刷しである配線にまたがるように幅1111で目標抵抗
値よりも10〜30%程度低くなると予想される70〜
90Ω、0,7〜0.9にΩ。7〜9にΩの膜厚で抵抗
ペーストを印刷し乾燥して抵抗ペースト乾燥物3を得る
■先行試験用に上記の印刷したグリーンシートを各目標
抵抗値、各ロット毎に所要数のサンプルを抜取り、所定
の位置に配置して積層を行ない、焼成後抵抗値を測定す
る。第1表の例では各目標値に付きそれぞれ55〜87
Ω、0.63〜0.93にΩ、5゜7〜8.4にΩとな
った。
■上記■の先行試験でロット毎に測定した抵抗の平均値
の結果から各ロフトを目標抵抗値に調整するために各ロ
ットのグリーンシート上の抵抗ペースト乾燥物のトリミ
ング長さを予測し、ロフト毎に一定長さのトリミングを
する。
■トリミング後所要のグリーンシートを所定の位置に配
置して積層する。
■積層によって一体化された積層物を900℃で焼成す
る。
第1表の実施例(試料N[L1〜9)では、トリミング
後の各ロットの抵抗値の平均は99〜103Ω。
0.97〜1.04にΩ。9.9に〜10.2にΩと何
れも目標抵抗値に対し±5%以内の良好な値になってい
る0以上の抵抗値の比較例として、抵抗値を予め調整し
ない従来の抵抗値の測定結果を第1表の試料階■〜■に
示した。比較例は抵抗膜厚のみにより目標抵抗値を調整
しているので各ロット間の抵抗の平均値のバラツキは±
17%程度と大きく、グリーンシートの抵抗ペースト乾
燥物段階でトリミング調整する本発明に比べ遥かに精度
が劣ることが判る。
(以下余白) 第1表 試料NIL:1−9は実施例、試料N[L:■〜■は比
較例(以下余白) 次に、本発明の第3を実施例2で説明する。
[実施例2] 実施例1と同様な硼珪酸アルミノカルスムガラス粉末と
アルミナ粉末を混合しドクターブレード法でグリーンシ
ートを作成した。
■厚さ300ALI11のグリーンシート1にスルーホ
ール用の孔4をパンチで形成し、Agペーストでスルー
ホール印刷を行う。次に配線パターン2をグリーンシー
ト1に印刷する。
■実施例1と同じRuO2粉末6と硼珪酸アルミノカル
シウムガラス8に4xのカーボン7を混合してペースト
化した抵抗ペーストを目標抵抗値よりも10〜30X程
度低くなると予想される膜厚で印刷し抵抗ペースト乾燥
物〔第4図(a)]を得る。これを第2表で説明すると
シート抵抗値の目標が1にΩで30ツトが、既に1mm
間隔で印刷しである配線にまたがるように幅1++u+
+で目標抵抗値よりも10〜30X程度低くなると予想
される膜厚で抵抗ペーストを印刷する。
0120℃で20分間乾燥後、所要数のサンプルを抜き
取り乾燥抵抗を測定後、所定の位置に配置して積層し焼
成後焼成抵抗値を測定する。第2表の例では焼成後の目
標抵抗値は、IKΩに対し乾燥抵抗値の試料Na 10
,11.12の各ロフトの平均値は、7.4に、8.2
に、9.OkΩで焼成後の抵抗値はそれぞれ0゜65に
、0.74に、0.82にΩとなった。
■上記の先行試験結果から、焼成目標値に調整するため
抵抗ペースト乾燥物をトリミングする。
即ち、第2表の試料N[Lloを例にとると、所要の乾
燥抵抗値が、(IKlo、65K) X7.4にΩ=1
1.38にΩ、同様の計算で試料N11.11の場合1
1.08にΩ、N112の場合10.98にΩとなり、
各ロフトの各乾燥抵抗値を以上の値になるようにトリミ
ングすればよい。
■トリミング後、所要のグリーンシートを所定の位置に
配置して積層する。
■積層によって一体化された積層物を焼成する。
第2表の実施例では、トリミング後の各ロットの抵抗値
の平均値は、帆96に、1 、OIK、1 、OIKΩ
となりバラツキは±5%以内にある。また同一ロット内
のバラツキは、0,92〜1.01 kΩ、0.94〜
1.07 kΩ。
0.96〜1.05 kΩと何れも目標抵抗値に対して
±8%以内と良好な結果になっている0以上の工程で製
造したセラミック基板の抵抗値の測定結果の比較例とし
て、抵抗値を予め調整しない場合の抵抗値の測定結果を
第2表の試料岡[株]、■、@に示した。比較例は、抵
抗膜厚のバラツキによる抵抗値が付加されるので、抵抗
値のバラツキは、ロット間で±161、ロフト内では±
15X程度と大きく、グリーンシート上の抵抗ペースト
乾燥物段階でトリミング調整する本発明に比べ遥かに精
度が劣ることが判る。
(以下余白) 第2表 (注)*はトリミングなし ハ1発明の効果 本発明の抵抗内蔵セラミック基板は、ロット問およびロ
ット内の抵抗値の精度が極めて良くかつ容易に製造でき
るので今後電子部品実装セラミック基板の小型化、高密
度化に貢献するところが大である。
【図面の簡単な説明】
第1図は、本発明の製造工程を例示したものであり、第
2図は本発明の抵抗内蔵セラミック基板の1実施例の断
面図である。第3図は本発明のグリーンシート上の配線
パターンおよび抵抗ペースト乾燥物のトリミング部を説
明する斜視図である。 第4図は本発明の乾燥状態の抵抗値の測定可能な抵抗ペ
ースト乾燥物(a)とその焼成後(b)を説明する断面
図である。 1・・・グリーンシート、2・・・配線、3・・・抵抗
ペースト乾燥物、4・・・スルーホール、5・・・トリ
ミング部、6・・・RuO2,7・・・カーボン、8・
・・樹脂・ガラス、9・・・基板、10・・・ガラス、
11抵抗体。

Claims (3)

    【特許請求の範囲】
  1. (1)電子回路部品実装基板において、少なくとも一層
    のグリーンシート上の抵抗ペースト乾燥物が予めトリミ
    ング調整された後、積層され、焼成一体化されているこ
    とを特徴とする抵抗内蔵セラミック基板。
  2. (2)電子回路部品実装基板の製造において、グリーン
    シート上に抵抗ペースト乾燥物を形成後、該乾燥物の一
    部を抵抗値調整用の先行試験として積層し、焼成後の抵
    抗値を測定し、その結果に基づき、該先行試験の同一ロ
    ットのグリーンシート上の抵抗ペースト乾燥物をトリミ
    ング調整して積層し、焼成一体化することを特徴とする
    抵抗内蔵セラミック基板の製造方法。
  3. (3)電子回路部品実装基板の製造において、グリーン
    シート上に抵抗値の測定可能な抵抗ペースト乾燥物を形
    成後、同一ロットの一部を抵抗値調整用の先行試験とし
    て該乾燥物の抵抗値を測定し、積層し、焼成後の抵抗値
    を測定し、該先行試験の両抵抗値の関係に基づき、該先
    行試験の同一ロットのグリーンシート上の抵抗ペースト
    乾燥物の各抵抗値毎にトリミング調整後、積層し、焼成
    一体化することを特徴とする抵抗内蔵セラミック基板の
    製造方法。
JP1024644A 1988-02-05 1989-02-02 抵抗内蔵セラミック基板及びその製造方法 Expired - Lifetime JPH0744342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1024644A JPH0744342B2 (ja) 1988-02-05 1989-02-02 抵抗内蔵セラミック基板及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63-26317 1988-02-05
JP2631788 1988-02-05
JP1024644A JPH0744342B2 (ja) 1988-02-05 1989-02-02 抵抗内蔵セラミック基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH01295483A true JPH01295483A (ja) 1989-11-29
JPH0744342B2 JPH0744342B2 (ja) 1995-05-15

Family

ID=26362195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1024644A Expired - Lifetime JPH0744342B2 (ja) 1988-02-05 1989-02-02 抵抗内蔵セラミック基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0744342B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246211A (ja) * 2001-02-20 2002-08-30 Koa Corp チップ型ヒューズ抵抗器及びその製造方法
US7004984B2 (en) 2003-01-09 2006-02-28 Murata Manufacturing Co., Ltd. Method of producing ceramic multilayer substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246211A (ja) * 2001-02-20 2002-08-30 Koa Corp チップ型ヒューズ抵抗器及びその製造方法
JP4668433B2 (ja) * 2001-02-20 2011-04-13 コーア株式会社 チップ型ヒューズ抵抗器及びその製造方法
US7004984B2 (en) 2003-01-09 2006-02-28 Murata Manufacturing Co., Ltd. Method of producing ceramic multilayer substrate

Also Published As

Publication number Publication date
JPH0744342B2 (ja) 1995-05-15

Similar Documents

Publication Publication Date Title
JP3825326B2 (ja) 配線基板の製造方法
JPH01295483A (ja) 抵抗内蔵セラミック基板及びその製造方法
US5700338A (en) Method of manufacturing resistor integrated in sintered body and method of manufacturing multilayer ceramic electronic component
JPS6221260B2 (ja)
JP3111823B2 (ja) 回路検査端子付き角形チップ抵抗器
JPH09275002A (ja) 厚膜抵抗体とそれを用いたチップ抵抗器およびその製造方法
JP2004088019A (ja) 電極組成物および電子部品
JPH09307205A (ja) 低温焼成セラミック基板
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPH0410670Y2 (ja)
JPH04154104A (ja) 積層セラミックコンデンサ
JPH04147695A (ja) 抵抗内蔵型多層基板
JPH03269908A (ja) 厚膜組成物及びそれを用いた厚膜ハイブリッドic
JPS6119102A (ja) 厚膜印刷基板の製造方法
JPS59134803A (ja) チツプ抵抗体の製造方法
JPH06334295A (ja) 抵抗内蔵多層厚膜回路の製造方法
JPH02273986A (ja) 厚膜回路基板
JPH0653636A (ja) 回路基板の製造方法
JPH11233942A (ja) セラミック多層基板及びその製造方法
JP2000353877A (ja) 多層回路基板及びその製造方法
JPH10107207A (ja) 厚膜回路基板及びその製造方法
JPH02271596A (ja) 多層ハイブリッド回路の製造方法
JPH05167215A (ja) 電子回路装置及びその製造方法
JPH08265080A (ja) チップ型フィルタ
JPH08298382A (ja) セラミックス多層基板

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090515

Year of fee payment: 14