JPH04147695A - 抵抗内蔵型多層基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、抵抗内蔵型多層基板、詳細には高精度で超小
型の抵抗膜を高密度で内蔵し、この抵抗膜の電気的特性
を維持して多層化できる抵抗内蔵型多層基板に関する。

〈従来の技術〉 近年、安価で、高精度かつ超小型の抵抗体を内蔵した多
層基板が注目されている。ここで、この多層基板の一種
であるハイブリッドＩＣ基板の多層化技術において従来
実用化されている抵抗内蔵型多層基板を説明する。まず
、第２図（ａ）に示す抵抗内蔵型多層基板Ｂはセラミッ
ク基板等の絶縁基板１上にパターン化した厚膜導体６と
この厚膜導体６に抵抗膜２をその両端部を重ねるように
して形成し、かつこの抵抗膜２を所望の抵抗値を得るよ
うレーザートリミングを施し、その上から約８５０℃で
印刷及び焼成したガラスペーストよりなる絶縁層７を積
層した後、この絶縁層７に設けたバイアホール７′を通
して絶縁基板１上の厚膜導体６から絶縁層７の上面に延
びるよう厚膜導体６を形成したものである。しかしなが
ら、この抵抗内蔵型多層基板Ｂは上述のように絶ｍ暦７
を形成するためにガラスペーストを印刷し約８５０℃で
焼成するので抵抗膜２は熱履歴を受けるために、それ以
前の抵抗膜２の形成後にレーザートリミングを施してど
んなに高精度に抵抗値を調節しても、完成時の製品にお
いてはその精度は大きく損なうという問題がある（ペー
スト材料によって異なるが、抵抗値変化率は２〜３倍高
くなり。

ＴＣＲは負へ大きく変わる）。従って、３層以上積層さ
せる場合には熱履歴を積層数繰り返し受けることになり
、さらにその精度を大きく損なうということになる。そ
こで、第２図（ｂ）に示す抵抗内蔵型多層基板Ｃのよう
に、最上層である絶縁層７の上面のみに抵抗膜２を形成
しようとすると、表面実装用部品のハンダ付けに要する
スペースが減少してしまい、高密度化を目的とする本来
の多層基板は実現できない。次に、第３図に示す抵抗内
蔵型多層基板りはグリーンシート８にバイアホール８′
を形成し、次いでこのグリーンシート８に厚膜導体６を
順次印刷乾燥し、このグリーンシート８を所定形状に切
断した後、この切断したグリーンシート８をセラミック
基板等のＩＩ＠縁基板基板１上成してなるものである。

この抵抗内蔵型多層基板りも高温による焼成工程が存在
し、かつ抵抗膜２に対してレーザートリミングを施すこ
とができないことから高精度の抵抗値を有する多層基板
は実現できないという問題がある。さらに、３層以上の
場合には厚膜導体６及び抵抗膜２を順次印刷乾燥したグ
リーンシートを各々積層してプレスしなければならず、
プレスによってもやはり高精度の抵抗値を内蔵する多層
基板は望むことができないという問題がある。

また、以上説明した多層基板の厚膜導体としては、従来
から広く使用されているものであり、Ａｇ−Ｐｄ系材料
、Ｃｕ系材料、Ａｕ系材料の厚膜導電ペーストが考えら
れ、絶縁基板上にスクリーン印刷法によってパターン印
刷し、６００〜９００℃程度で焼成し形成されるもので
ある。しかしながら、Ａｇ−Ｐｄ系材料の場合には高密
度の配線をした時、マイグレーションを起こす等信頼性
に欠ける。また、Ｃｕ系材料の場合には窒素雰囲気下で
の焼成が必要となり、コスト面及び材料技術面から安価
で、かつ高精度な導電性を有する配線は不可能となる。

さらに、Ａｕ系材料の場合にはコスト面から高価となる
という各々の問題を有する。

〈発明が解決しようとする課題〉 本発明は、上記開運を解消すべくなされたもので、その
目的は高精度で超小型の抵抗膜を高密度でかつ安価に内
蔵でき、この抵抗膜の電気的特性を維持して多層化する
ことのできる抵抗内蔵型多層基板を提供することにある
。

〈課題を解決するための手段〉 本発明は上記目的に鑑みてなされたもので、その要旨は
、絶縁基板上に形成した導体パターンと。

該導体パターンに形成した抵抗膜と、これらの上から絶
縁基板上を被覆した絶縁層とを含む抵抗内蔵型多層基板
において。

前記導体パターンが金属有機物ペースト材料から形成し
た導電性薄膜よりなり、かつ前記＃ｆＡａ層がポリイミ
ド膜よりなる抵抗内蔵型多層基板にある。

また、この多層基板には前記絶縁層に設けたバイアホー
ルを通して前記導体パターンに接続し、かつ前記絶縁層
上面に延びる前記厚膜導体に較べて薄く作ることのでき
る薄膜導体を備え、該薄膜導体を３００℃以下の比較的
低温にて形成したものとすることができる。

なお、ここでいう薄膜導体としては＋　Ｃｒ。

Ｎｉ、Ｃｕが望ましく、上記温度範囲でスパッタリング
法又はめっき法にて形成することが薄膜を形成する上に
おいて好ましい。３００℃以下としたのは、３００℃を
超えると抵抗膜の電気的特性に熱劣化等の影響を及ぼす
ためである。また、３ｏＯ℃以下としたが、絶縁層の密
着性を考えると５０℃以上が好ましい。

有機物金属ペーストとは、Ａｕ、Ａｇ、Ｐｄ。

Ｐｔまたは、これらを組み合わせた合金の有機化合物を
ペースト状にしたものが好ましい。

ここで、一般的にＡｕ膜とポリイミド膜とは互いに接着
性が弱いと云われている。従って、Ａｕの金属有機物ペ
ーストを導電性薄膜にして、＃＠縁層としてのポリイミ
ド膜と積石させた場合の信頼性を確認するために、絶縁
基板として、アルミナ基板上に面積約２０ａＪのＡｕ導
電性薄膜を形成した後、その上から全面にポリイミド膜
を形成し、この基板にプレッシャークツカー試験（１２
０℃。

１００％ＲＨ，１５時間）を行い、テープ試験を行った
が、この面積約２０ａＪのＡｕ導電性薄膜を有するアル
ミナ基板において、ポリイミド膜の剥離は認められず、
剥離率は０％で接着性に問題はないことがわかった。

〈作用〉 本発明の抵抗内蔵型多層基板は絶縁基板に金属有機物ペ
ーストの導電性薄膜を印刷焼成し、導体パターンを形成
した後、この導体パターンに両端部が重なるよう抵抗膜
を形成し、その上からポリイミド膜を絶縁層として焼付
は形成する。このとき、ポリイミド膜の焼付は熱による
抵抗膜の抵抗値変化率はほとんどなく、かつＴＣＲの変
動をほとんど生じることなく、抵抗膜の電気的特性を維
持するようにしている。

〈実施例〉 本発明に係る抵抗内蔵型多層基板の実施例を添付図面に
基き説明する。

第１図は本発明の抵抗内蔵型多層基板Ａの構成を概略的
に示す断面図である。この図に示すように、抵抗内蔵型
多層基板Ａはセラミック基板、アルミナ基板等の絶縁基
板１と、この絶縁基板１上にＡｕ、Ａｕ−Ｐｔ等の金属
有機物ペーストから形成した導電性薄膜の導体パターン
３と、この導体パターン３に両端部が重なるように形成
した抵抗膜２と、これらの上から絶縁基板１を被覆する
絶縁層としてのポリイミド膜４とからなる。このポリイ
ミド膜４は導体パターン３に通じるバイアホール４′と
、このバイアホール４′内に導体パターン３と接続する
よう形成した導体薄膜５とを備える。この導体薄膜５は
めっき法またはスパッタリング法により形成したＣｒ、
Ｃｕ、Ｎｉ等の金属薄膜である。

次に、この抵抗内蔵型多層基板Ａの製造方法を説明する
。

まず、絶縁基板１上に金属有機物ペーストの導電性薄膜
をスクリーン印刷法またはフォトエツチング法にてパタ
ーン化して導体パターン３として形成し、さらにこの導
体パターン３に両端部が重なるよう厚膜抵抗ペーストか
らなる抵抗膜２を印刷、焼成して形成し、その後この抵
抗膜２にレーザートリミングを施し抵抗調節をする。次
に、この上からバイアホール４′以外に絶縁層としてポ
リイミド樹脂膜４をスクリーン印刷法またはフォト・リ
ソグラフィー法にてパターン化して約３５０℃で焼き付
は形成する。その後、このポリイミド樹脂膜４上面の全
面に導体薄膜５として例えば、膜厚約５００人のＣｒ膜
及び膜厚的１μｍのＣｕ膜をスパッタリング法にて順次
形成した後、フォトエツチング法にてパターン化し。

このＣｕ膜上に膜厚的２μｍのＮｉ膜を無電解めっき法
により形成する。さらに、多層化するには上述の方法に
てポリイミド樹脂膜、導体薄膜を順次積層することによ
りできる。

以上説明した製造方法によれば、−例としてＱ、３＋５
ｍＸ０．４閣の面積を有する抵抗膜を５０個／ｄという
高密度で内蔵でき、しかもＴＣＲ＝±５０　ｐ　ｐ　ｍ
　／　’Ｃ、抵抗値許容差が±０．５〜±１％という高
精度な抵抗特性を有する抵抗体を内蔵し、この抵抗体の
電気的特性を維持しつつ多層化及び多層配線できる抵抗
内蔵多層基板が製造される。ここで、フォト・リソグラ
フィー法とは、感光基を持ったポリイミド前駆体溶液を
絶縁基板表面にスピンコードし、ブリ・ベーク、露光す
る。

そして、現像、リンスを行い、キュア（例えば、１４０
℃で３０分さらに３５０℃で３０分）を行う技法である
。

〈発明の効果〉 本発明の抵抗内蔵多層基板は、高精度に抵抗値調節され
た抵抗膜の上から絶縁層として低温にて形成可能なポリ
イミド膜を使用したので、その下方の抵抗膜は従来絶縁
層を形成するのに発生する熱を受けず、抵抗膜の電気的
特性を維持しつつ多層化することができる。

また、導体パターンとして、ポリイミド膜と接着性に良
好な全翼有機物ペーストを導電性薄膜にして使用したの
で、従来の厚膜導体より安価で高密度、かつ信頼性のあ
る配線ができる。

なお、本発明の抵抗内蔵多層基板のバイアホールを通し
て導体パターンと接続し、２層以上にわたって延びる３
００℃以下にて形成される薄膜導体を使用すれば、抵抗
膜に熱的劣化を与えず、電気的特性を維持しつつ多層配
線ができる。

【図面の簡単な説明】

第１図は本発明の抵抗内蔵型多層基板の概略断面図、第
２図（ａ）、（ｂ）及び第３図は従来の抵抗内蔵型多層
基板の概略断面図である。 １・・絶縁基板、２・・抵抗膜、３・・導体パターン、
４・・ポリイミド膜、５・・導体薄膜。 特許出願人　　三菱鉱業セメント株式会社同　　　釜屋
電機株式会社

Claims (1)

1. 【特許請求の範囲】 １）　絶縁基板上に形成した導体パターンと、該導体パ
   ターンに形成した抵抗膜と、これらの上から絶縁基板上
   を被覆した絶縁層とを含む抵抗内蔵型多層基板において
   、 前記導体パターンが金属有機物ペースト材料から形成し
   た導電性薄膜よりなり、かつ前記絶縁層がポリイミド膜
   よりなることを特徴とする抵抗内蔵型多層基板。 ２）　前記多層基板は前記絶縁層に設けたバイアホール
   を通して前記導体パターンに接続し、かつ前記絶縁層上
   面に延びる薄膜導体を備え、該薄膜導体が３００℃以下
   の低温にて形成される請求項１記載の抵抗内蔵型多層基
   板。