JPH0744343B2 - 抵抗内蔵型多層基板 - Google Patents
抵抗内蔵型多層基板Info
- Publication number
- JPH0744343B2 JPH0744343B2 JP2270586A JP27058690A JPH0744343B2 JP H0744343 B2 JPH0744343 B2 JP H0744343B2 JP 2270586 A JP2270586 A JP 2270586A JP 27058690 A JP27058690 A JP 27058690A JP H0744343 B2 JPH0744343 B2 JP H0744343B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- built
- resistor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、抵抗内蔵型多層基板、詳細には高精度で超小
型の抵抗膜を高密度で内蔵し、この抵抗膜の電気的特性
を維持して多層化できる抵抗内蔵型多層基板に関する。
型の抵抗膜を高密度で内蔵し、この抵抗膜の電気的特性
を維持して多層化できる抵抗内蔵型多層基板に関する。
〈従来の技術〉 近年、安価で、高精度かつ超小型の抵抗体を内蔵した多
層基板が注目されている。ここで、この多層基板の一種
であるハイブリッドIC基板の多層化技術において従来実
用化されている抵抗付加型多層基板を説明する。まず、
第２図（ａ）に示す抵抗内蔵型多層基板Ｂはセラミック
基板等の絶縁基板１上にパターン化した厚膜導体６とこ
の厚膜導体６に抵抗膜２をその両端部を重ねるようにし
て形成し、かつこの抵抗膜２を所望の抵抗値を得るよう
レーザートリミングを施し、その上から約850℃で印刷
及び焼成したガラスペーストよりなる絶縁層７を積層し
た後、この絶縁層７に設けたバイアホール７′を通して
絶縁基板１上の厚膜導体６から絶縁層７の上面に延びる
よう厚膜導体６を形成したものである。しかしながら、
この抵抗内蔵型多層基板Ｂは上述のように絶縁層７を形
成するためにガラスペーストを印刷し約850℃で焼成す
るので抵抗膜２は熱履歴を受けるために、それ以前の抵
抗膜２の形成後にレーザートリミングを施してどんなに
高精度に抵抗値を調節しても、完成時の製品においては
その精度は大きく損なうという問題がある（ペースト材
料によって異なるが、抵抗値変化率は２〜３倍高くな
り、TCRは負へ大きく変わる）。従って、３層以上積層
させる場合には熱履歴を積層数繰り返し受けることにな
り、さらにその精度を大きく損なうということになる。
そこで、第２図（ｂ）に示す抵抗付加型多層基板Ｃのよ
うに、最上層である絶縁層７の上面のみに抵抗膜２を形
成しようとすると、表面実装用部品９のハンダ付けに要
するスペースが減少してしまい、高密度化を目的とする
本来の多層基板は実現できない。次に、第３図に示す抵
抗内蔵型多層基板Ｄはグリーンシート８にバイアホール
８′を形成し、次いでこのグリーンシート８に厚膜導体
６を順次印刷乾燥し、このグリーンシート８を所定形状
に切断した後、この切断したグリーンシート８をセラミ
ック基板等の絶縁基板１上に焼成してなるものである。
この抵抗内蔵型多層基板Ｄも高温による焼成工程が存在
し、かつ抵抗膜２に対してレーザートリミングを施すこ
とができないことから高精度の抵抗値を有する多層基板
は実現できないという問題がある。さらに、３層以上の
場合には厚膜導体６及び抵抗膜２を順次印刷乾燥したグ
リーンシートを各々積層してプレスしなければならず、
プレスによってもやはり高精度の抵抗値を内蔵する多層
基板は望むことができないという問題がある。
層基板が注目されている。ここで、この多層基板の一種
であるハイブリッドIC基板の多層化技術において従来実
用化されている抵抗付加型多層基板を説明する。まず、
第２図（ａ）に示す抵抗内蔵型多層基板Ｂはセラミック
基板等の絶縁基板１上にパターン化した厚膜導体６とこ
の厚膜導体６に抵抗膜２をその両端部を重ねるようにし
て形成し、かつこの抵抗膜２を所望の抵抗値を得るよう
レーザートリミングを施し、その上から約850℃で印刷
及び焼成したガラスペーストよりなる絶縁層７を積層し
た後、この絶縁層７に設けたバイアホール７′を通して
絶縁基板１上の厚膜導体６から絶縁層７の上面に延びる
よう厚膜導体６を形成したものである。しかしながら、
この抵抗内蔵型多層基板Ｂは上述のように絶縁層７を形
成するためにガラスペーストを印刷し約850℃で焼成す
るので抵抗膜２は熱履歴を受けるために、それ以前の抵
抗膜２の形成後にレーザートリミングを施してどんなに
高精度に抵抗値を調節しても、完成時の製品においては
その精度は大きく損なうという問題がある（ペースト材
料によって異なるが、抵抗値変化率は２〜３倍高くな
り、TCRは負へ大きく変わる）。従って、３層以上積層
させる場合には熱履歴を積層数繰り返し受けることにな
り、さらにその精度を大きく損なうということになる。
そこで、第２図（ｂ）に示す抵抗付加型多層基板Ｃのよ
うに、最上層である絶縁層７の上面のみに抵抗膜２を形
成しようとすると、表面実装用部品９のハンダ付けに要
するスペースが減少してしまい、高密度化を目的とする
本来の多層基板は実現できない。次に、第３図に示す抵
抗内蔵型多層基板Ｄはグリーンシート８にバイアホール
８′を形成し、次いでこのグリーンシート８に厚膜導体
６を順次印刷乾燥し、このグリーンシート８を所定形状
に切断した後、この切断したグリーンシート８をセラミ
ック基板等の絶縁基板１上に焼成してなるものである。
この抵抗内蔵型多層基板Ｄも高温による焼成工程が存在
し、かつ抵抗膜２に対してレーザートリミングを施すこ
とができないことから高精度の抵抗値を有する多層基板
は実現できないという問題がある。さらに、３層以上の
場合には厚膜導体６及び抵抗膜２を順次印刷乾燥したグ
リーンシートを各々積層してプレスしなければならず、
プレスによってもやはり高精度の抵抗値を内蔵する多層
基板は望むことができないという問題がある。
また、以上説明した多層基板の厚膜導体としては、従来
から広く使用されているものであり、Ag-Pd系材料、Cu
系材料、Au系材料の厚膜導電ペーストが考えられ、絶縁
基板上にスクリーン印刷法によってパターン印刷し、60
0〜900℃程度で焼成し形成されるものである。しかしな
がら、Ag-Pd系材料の場合には高密度の配線をした時、
マイグレーションを起こす等信頼性に欠ける。また、Cu
系材料の場合には窒素雰囲気下での焼成が必要となり、
コスト面及び材料技術面から安価で、かつ高精度な導電
性を有する配線は不可能となる。さらに、Au系材料の場
合にはコスト面から高価となるという各々の問題を有す
る。
から広く使用されているものであり、Ag-Pd系材料、Cu
系材料、Au系材料の厚膜導電ペーストが考えられ、絶縁
基板上にスクリーン印刷法によってパターン印刷し、60
0〜900℃程度で焼成し形成されるものである。しかしな
がら、Ag-Pd系材料の場合には高密度の配線をした時、
マイグレーションを起こす等信頼性に欠ける。また、Cu
系材料の場合には窒素雰囲気下での焼成が必要となり、
コスト面及び材料技術面から安価で、かつ高精度な導電
性を有する配線は不可能となる。さらに、Au系材料の場
合にはコスト面から高価となるという各々の問題を有す
る。
〈発明が解決しようとする課題〉 本発明は、上記問題を解消すべくなされたもので、その
目的は高精度で超小型の抵抗膜を高密度でかつ安価に内
蔵でき、この抵抗膜の電気的特性を維持して多層化する
ことのできる抵抗内蔵型多層基板を提供することにあ
る。
目的は高精度で超小型の抵抗膜を高密度でかつ安価に内
蔵でき、この抵抗膜の電気的特性を維持して多層化する
ことのできる抵抗内蔵型多層基板を提供することにあ
る。
〈課題を解決するための手段〉 本発明は上記目的に鑑みてなされたもので、その要旨
は、絶縁基板上に形成した導体パターンと、該導体パタ
ーン上に形成した抵抗膜と、これらの上から絶縁基板上
を被覆した絶縁層とを含む抵抗内蔵型多層基板におい
て、 前記導体パターンが金属有機物ペースト材料から形成し
た導電性薄膜よりなり、かつ前記絶縁層がポリイミド膜
よりなる抵抗内蔵型多層基板にある。
は、絶縁基板上に形成した導体パターンと、該導体パタ
ーン上に形成した抵抗膜と、これらの上から絶縁基板上
を被覆した絶縁層とを含む抵抗内蔵型多層基板におい
て、 前記導体パターンが金属有機物ペースト材料から形成し
た導電性薄膜よりなり、かつ前記絶縁層がポリイミド膜
よりなる抵抗内蔵型多層基板にある。
また、この多層基板には前記絶縁層に設けたバイアホー
ルを通して前記導体パターンに接続し、かつ前記絶縁層
上面に延びる前記厚膜導体に較べて薄く作ることのでき
る薄膜導体を備え、該薄膜導体を300℃以下の比較的低
温にて形成したものとすることができる。
ルを通して前記導体パターンに接続し、かつ前記絶縁層
上面に延びる前記厚膜導体に較べて薄く作ることのでき
る薄膜導体を備え、該薄膜導体を300℃以下の比較的低
温にて形成したものとすることができる。
なお、ここでいう薄膜導体としては、Cr,Ni,Cuが望まし
く、上記温度範囲でスパッタリング法又はめっき法にて
形成することが薄膜を形成する上において好ましい。30
0℃以下としたのは、300℃を超えると抵抗膜の電気的特
性に熱劣化等の影響を及ぼすためである。また、300℃
以下としたが、絶縁層の密着性を考えると50℃以上が好
ましい。
く、上記温度範囲でスパッタリング法又はめっき法にて
形成することが薄膜を形成する上において好ましい。30
0℃以下としたのは、300℃を超えると抵抗膜の電気的特
性に熱劣化等の影響を及ぼすためである。また、300℃
以下としたが、絶縁層の密着性を考えると50℃以上が好
ましい。
金属有機物ペーストとは、Au,Ag,Pd,Ptまたは、これら
を組み合わせた合金の有機化合物をペースト状にしたも
のが好ましい。
を組み合わせた合金の有機化合物をペースト状にしたも
のが好ましい。
ここで、一般的にAu膜とポリイミド膜とは互いに接着性
が弱いと云われている。従って、Auの金属有機物ペース
トを導電性薄膜にして、絶縁層としてのポリイミド膜と
積層させた場合の信頼性を確認するために、絶縁基板と
して、アルミナ基板上に面積約20cm2のAu導電性薄膜を
形成した後、その上から全面にポリイミド膜を形成し、
この基板にプレッシャークッカー試験（120℃,100％RH,
15時間）を行い、テープ試験を行ったが、この面積約20
cm2のAu導電性薄膜を有するアルミナ基板において、ポ
リイミド膜の剥離は認められず、剥離率は０％で接着性
に問題はないことがわかった。
が弱いと云われている。従って、Auの金属有機物ペース
トを導電性薄膜にして、絶縁層としてのポリイミド膜と
積層させた場合の信頼性を確認するために、絶縁基板と
して、アルミナ基板上に面積約20cm2のAu導電性薄膜を
形成した後、その上から全面にポリイミド膜を形成し、
この基板にプレッシャークッカー試験（120℃,100％RH,
15時間）を行い、テープ試験を行ったが、この面積約20
cm2のAu導電性薄膜を有するアルミナ基板において、ポ
リイミド膜の剥離は認められず、剥離率は０％で接着性
に問題はないことがわかった。
〈作用〉 本発明の抵抗内蔵型多層基板は絶縁基板に金属有機物ペ
ーストの導電性薄膜を印刷焼成し、導体パターンを形成
した後、この導体パターンに両端部が重なるよう抵抗膜
を形成し、その上からポリイミド膜を絶縁膜として焼付
け形成する。このとき、ポリイミド膜の焼付け熱による
抵抗膜の抵抗値変化率はほとんどなく、かつTCRの変動
をほとんど生じることなく、抵抗膜の電気的特性を維持
するようにしている。
ーストの導電性薄膜を印刷焼成し、導体パターンを形成
した後、この導体パターンに両端部が重なるよう抵抗膜
を形成し、その上からポリイミド膜を絶縁膜として焼付
け形成する。このとき、ポリイミド膜の焼付け熱による
抵抗膜の抵抗値変化率はほとんどなく、かつTCRの変動
をほとんど生じることなく、抵抗膜の電気的特性を維持
するようにしている。
〈実施例〉 本発明に係る抵抗内蔵型多層基板の実施例を添付図面に
基き説明する。
基き説明する。
第１図は本発明の抵抗内蔵型多層基板Ａの構成を概略的
に示す断面図である。この図に示すように、抵抗内蔵型
多層基板Ａはセラミック基板、例えばアルミナ基板等の
絶縁基板１と、この絶縁基板１上にAu,Au-Pt等の金属有
機物ペーストから形成した導電性薄膜の導体パターン３
と、この導体パターン３に両端部が重なるように形成し
た抵抗膜２と、これらの上から絶縁基板１を被覆する絶
縁層としてのポリイミド膜４とからなる。このポリイミ
ド膜４は導体パターン３に通じるバイアホール４′と、
このバイアホール４′内に導体パターン３と接続するよ
う形成した導体薄膜５とを備える。この導体薄膜５はめ
っき法またはスパッタリング法により形成したCr,Cu,Ni
等の金属薄膜である。
に示す断面図である。この図に示すように、抵抗内蔵型
多層基板Ａはセラミック基板、例えばアルミナ基板等の
絶縁基板１と、この絶縁基板１上にAu,Au-Pt等の金属有
機物ペーストから形成した導電性薄膜の導体パターン３
と、この導体パターン３に両端部が重なるように形成し
た抵抗膜２と、これらの上から絶縁基板１を被覆する絶
縁層としてのポリイミド膜４とからなる。このポリイミ
ド膜４は導体パターン３に通じるバイアホール４′と、
このバイアホール４′内に導体パターン３と接続するよ
う形成した導体薄膜５とを備える。この導体薄膜５はめ
っき法またはスパッタリング法により形成したCr,Cu,Ni
等の金属薄膜である。
次に、この抵抗内蔵型多層基板Ａの製造方法を説明す
る。
る。
まず、絶縁基板１上に金属有機物ペーストの導電性薄膜
をスクリーン印刷法またはフォトエッチング法にてパタ
ーン化して導体パターン３として形成し、さらにこの導
体パターン３に両端部が重なるよう厚膜抵抗ペーストか
らなる抵抗膜２を印刷、焼成して形成し、その後この抵
抗膜２にレーザートリミングを施し抵抗調節をする。次
に、この上からバイアホール４′以外に絶縁層としてポ
リイミド樹脂膜４をスクリーン印刷法またはフォト・リ
ングラフィー法にてパターン化して約350℃で焼き付け
形成する。その後、このポリイミド樹脂膜４上面の全面
に導体薄膜５として例えば、膜厚約500ÅのCr膜及び膜
厚約１μｍのCu膜をスパッタリング法にて順次形成した
後、フォトエッチング法にてパターン化し、このCu膜上
に膜厚約２μｍのNi膜を無電解めっき法により形成す
る。さらに、多層化するには上述の方法にてポリイミド
樹脂膜、導体薄膜を順次積層することによりできる。
をスクリーン印刷法またはフォトエッチング法にてパタ
ーン化して導体パターン３として形成し、さらにこの導
体パターン３に両端部が重なるよう厚膜抵抗ペーストか
らなる抵抗膜２を印刷、焼成して形成し、その後この抵
抗膜２にレーザートリミングを施し抵抗調節をする。次
に、この上からバイアホール４′以外に絶縁層としてポ
リイミド樹脂膜４をスクリーン印刷法またはフォト・リ
ングラフィー法にてパターン化して約350℃で焼き付け
形成する。その後、このポリイミド樹脂膜４上面の全面
に導体薄膜５として例えば、膜厚約500ÅのCr膜及び膜
厚約１μｍのCu膜をスパッタリング法にて順次形成した
後、フォトエッチング法にてパターン化し、このCu膜上
に膜厚約２μｍのNi膜を無電解めっき法により形成す
る。さらに、多層化するには上述の方法にてポリイミド
樹脂膜、導体薄膜を順次積層することによりできる。
以上説明した製造方法によれば、一例として0.3mm×0.4
mmの面積を有する抵抗膜を50個／cm2という高密度で内
蔵でき、しかもTCR＝±50ppm/℃，抵抗値許容差が±0.5
〜±１％という高精度な抵抗特性を有する抵抗体を内蔵
し、この抵抗体の電気的特性を維持しつつ多層化及び多
層配線できる抵抗内蔵多層基板が製造される。ここで、
フォト・リングラフィー法とは、感光基を持ったポリイ
ミド前駆体溶液を絶縁基板表面にスピンコートし、プリ
・ベーク、露光する。そして、現像、リンスを行い、キ
ュア（例えば、140℃で30分さらに350℃で30分）を行う
技法である。
mmの面積を有する抵抗膜を50個／cm2という高密度で内
蔵でき、しかもTCR＝±50ppm/℃，抵抗値許容差が±0.5
〜±１％という高精度な抵抗特性を有する抵抗体を内蔵
し、この抵抗体の電気的特性を維持しつつ多層化及び多
層配線できる抵抗内蔵多層基板が製造される。ここで、
フォト・リングラフィー法とは、感光基を持ったポリイ
ミド前駆体溶液を絶縁基板表面にスピンコートし、プリ
・ベーク、露光する。そして、現像、リンスを行い、キ
ュア（例えば、140℃で30分さらに350℃で30分）を行う
技法である。
〈発明の効果〉 本願発明の抵抗内蔵型多層基板では、上述したように、
抵抗内蔵型多層基板において、高精度に抵抗値調節され
た抵抗膜の上から絶縁層として低温にて形成可能なポリ
イミド膜４を使用すると共に、導体パターンとして上記
ポリイミド膜と接着性に良好な金属有機物ペーストから
なる導電性薄膜３を使用するといった構成を採用したの
で、絶縁層の下方の抵抗膜は従来の絶縁層形成するのに
発生する熱を受けず、抵抗膜の電気的特性を維持しつつ
多層化することができ、且つ抵抗内蔵型多層基板におけ
る絶縁層と導体パターンとを強固に一体化することがで
き、延いては耐久性を向上させ、電気的信頼性をも向上
させることができ、これに伴って従来の厚膜導体より安
価で高密度、かつ信頼性のある配線ができる。
抵抗内蔵型多層基板において、高精度に抵抗値調節され
た抵抗膜の上から絶縁層として低温にて形成可能なポリ
イミド膜４を使用すると共に、導体パターンとして上記
ポリイミド膜と接着性に良好な金属有機物ペーストから
なる導電性薄膜３を使用するといった構成を採用したの
で、絶縁層の下方の抵抗膜は従来の絶縁層形成するのに
発生する熱を受けず、抵抗膜の電気的特性を維持しつつ
多層化することができ、且つ抵抗内蔵型多層基板におけ
る絶縁層と導体パターンとを強固に一体化することがで
き、延いては耐久性を向上させ、電気的信頼性をも向上
させることができ、これに伴って従来の厚膜導体より安
価で高密度、かつ信頼性のある配線ができる。
また、上記抵抗内蔵多層基板のバイアホールを通して導
体パターンと接続し、２層以上にわたって延びる300℃
以下にて形成される薄膜導体５を使用するといった構成
を採用したので、絶縁層の下方の抵抗膜は従来の絶縁層
形成するのに発生する熱を受けず、抵抗膜の電気的特性
を維持しつつ多層化することができ、且つ抵抗内蔵型多
層基板における絶縁層と導体パターンとを強固に一体化
することができ、延いては耐久性の向上させ、電気的信
頼性を向上させることができることにより、従来の厚膜
導体より安価で高密度、かつ信頼性のある配線ができる
といった上述の顕著な効果に併せて、抵抗膜に熱的劣化
を与えず、電気的特性を維持しつつ多層配線ができる。
体パターンと接続し、２層以上にわたって延びる300℃
以下にて形成される薄膜導体５を使用するといった構成
を採用したので、絶縁層の下方の抵抗膜は従来の絶縁層
形成するのに発生する熱を受けず、抵抗膜の電気的特性
を維持しつつ多層化することができ、且つ抵抗内蔵型多
層基板における絶縁層と導体パターンとを強固に一体化
することができ、延いては耐久性の向上させ、電気的信
頼性を向上させることができることにより、従来の厚膜
導体より安価で高密度、かつ信頼性のある配線ができる
といった上述の顕著な効果に併せて、抵抗膜に熱的劣化
を与えず、電気的特性を維持しつつ多層配線ができる。
第１図は本発明の抵抗内蔵型多層基板の概略断面図、第
２図（ａ），（ｂ）及び第３図は従来の抵抗内蔵型多層
基板の概略断面図である。 １……絶縁基板、２……抵抗膜、３……導体パターン、
４……ポリイミド膜、５……導体薄膜。
２図（ａ），（ｂ）及び第３図は従来の抵抗内蔵型多層
基板の概略断面図である。 １……絶縁基板、２……抵抗膜、３……導体パターン、
４……ポリイミド膜、５……導体薄膜。
Claims (2)
- 【請求項１】絶縁基板上に形成した導体パターンと、該
導体パターン上に形成した抵抗膜と、これらの上から絶
縁基板上を被覆した絶縁層とを含む抵抗内蔵型多層基板
において、 前記導体パターンが金属有機物ペースト材料から形成し
た導電性薄膜よりなり、かつ前記絶縁層がポリイミド膜
よりなることを特徴とする抵抗内蔵型多層基板。 - 【請求項２】前記多層基板は前記絶縁層に設けたバイア
ホールを通して前記導体パターンに接続し、かつ前記絶
縁層上面に延びる薄膜導体を備え、該薄膜導体が300℃
以下の低温にて形成される請求項１記載の抵抗内蔵型多
層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2270586A JPH0744343B2 (ja) | 1990-10-11 | 1990-10-11 | 抵抗内蔵型多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2270586A JPH0744343B2 (ja) | 1990-10-11 | 1990-10-11 | 抵抗内蔵型多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04147695A JPH04147695A (ja) | 1992-05-21 |
| JPH0744343B2 true JPH0744343B2 (ja) | 1995-05-15 |
Family
ID=17488188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2270586A Expired - Lifetime JPH0744343B2 (ja) | 1990-10-11 | 1990-10-11 | 抵抗内蔵型多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0744343B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2770262B2 (ja) * | 1994-08-30 | 1998-06-25 | 釜屋電機株式会社 | 抵抗内蔵多層基板の製造方法 |
| JP3840921B2 (ja) | 2001-06-13 | 2006-11-01 | 株式会社デンソー | プリント基板のおよびその製造方法 |
| JP4606329B2 (ja) | 2003-06-30 | 2011-01-05 | イビデン株式会社 | プリント配線板 |
| JP2007165932A (ja) * | 2007-02-22 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 多層基板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285496A (ja) * | 1985-10-09 | 1987-04-18 | 三菱電機株式会社 | 回路基板の製造方法 |
-
1990
- 1990-10-11 JP JP2270586A patent/JPH0744343B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04147695A (ja) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4204029B2 (ja) | チップ抵抗器 | |
| US6703683B2 (en) | Chip resistor and method for manufacturing the same | |
| WO2007034759A1 (ja) | チップ抵抗器 | |
| JP4032459B2 (ja) | 混成集積回路用基板及びその製造方法 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JP4384787B2 (ja) | チップ抵抗器 | |
| JP2699980B2 (ja) | 膜素子を内層した配線基板 | |
| JPH0363237B2 (ja) | ||
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP4782354B2 (ja) | チップ抵抗器及びその製造方法 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP2517726B2 (ja) | 多層配線基板の製造方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JP2006080322A (ja) | チップ型複合電子部品 | |
| JPS63220598A (ja) | セラミック多層配線基板の製法 | |
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| JPH0231798Y2 (ja) | ||
| JPH05152133A (ja) | インダクタンス部品用グリーンシートおよびそれを用いたインダクタンス部品 | |
| JPS6059764A (ja) | 混成集積回路基板の製造方法 | |
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JPS5918843B2 (ja) | 抵抗回路基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| R154 | Certificate of patent or utility model (reissue) |
Free format text: JAPANESE INTERMEDIATE CODE: R154 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100515 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110515 Year of fee payment: 16 |