JPS5918843B2 - 抵抗回路基板とその製造方法 - Google Patents
抵抗回路基板とその製造方法Info
- Publication number
- JPS5918843B2 JPS5918843B2 JP49092791A JP9279174A JPS5918843B2 JP S5918843 B2 JPS5918843 B2 JP S5918843B2 JP 49092791 A JP49092791 A JP 49092791A JP 9279174 A JP9279174 A JP 9279174A JP S5918843 B2 JPS5918843 B2 JP S5918843B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- film resistor
- resistor
- hybrid integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electronic Switches (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Conductive Materials (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は混成集積回路装置に関し、特に混成集積回路に
使用する抵抗と回路基板を安定かつ低廉に製造できるも
のである。
使用する抵抗と回路基板を安定かつ低廉に製造できるも
のである。
混成集積回路用の抵抗と回路基板としては従来セラミッ
ク基板の主面に高温焼成用の厚膜導体および抵抗体のペ
ーストを印刷して焼成したものが主体を占めてきている
が、これは安定度の高い抵抗体が得られるが高価になる
という欠点がある。
ク基板の主面に高温焼成用の厚膜導体および抵抗体のペ
ーストを印刷して焼成したものが主体を占めてきている
が、これは安定度の高い抵抗体が得られるが高価になる
という欠点がある。
そこでこれをさけるために若干安定性において劣るが、
価格を低廉にするためにフェノール、ガラスエポキシ等
の銅貼積層板に低温焼成用の抵抗ペーストを印刷して使
用する方法がとられてきた。この場合は一般に第１図ａ
、ａ’に一部を１で示した銅貼積層板を用意する。上記
図ａは断面図、図ａ’は上面図を示し、以下図ｂ、ｃ、
ｄについて上記に準する。この銅箔２部にたとえばエッ
チングを施こして所定形状の導電パターン３ａ、３ｂを
形成する（図ｂ、ｂ’）。次に前記導電パターンの１３
ａの１部位３ａ′ と、他３ｂ（Ｔ）ｌ部位３ｂ′ と
の間の所定位置に膜抵抗体４を印刷形成する（図ｃ、ｃ
’）。さらに前記導電パターンの２部位３ａ、３ａ′の
夫々と、前記抵抗体４の両端部の夫々とを導電するため
の導体５ａ、５ｂを印刷形成する（図ｄ、ｄ’ ）。上
記従来の混成集積回路装置とは銅箔を導体パターンに形
成するために一例としてエッチングを施すことを要し、
さらに抵抗体との接続のために導体を形成するので工程
が複雑になるという欠点があつた。
価格を低廉にするためにフェノール、ガラスエポキシ等
の銅貼積層板に低温焼成用の抵抗ペーストを印刷して使
用する方法がとられてきた。この場合は一般に第１図ａ
、ａ’に一部を１で示した銅貼積層板を用意する。上記
図ａは断面図、図ａ’は上面図を示し、以下図ｂ、ｃ、
ｄについて上記に準する。この銅箔２部にたとえばエッ
チングを施こして所定形状の導電パターン３ａ、３ｂを
形成する（図ｂ、ｂ’）。次に前記導電パターンの１３
ａの１部位３ａ′ と、他３ｂ（Ｔ）ｌ部位３ｂ′ と
の間の所定位置に膜抵抗体４を印刷形成する（図ｃ、ｃ
’）。さらに前記導電パターンの２部位３ａ、３ａ′の
夫々と、前記抵抗体４の両端部の夫々とを導電するため
の導体５ａ、５ｂを印刷形成する（図ｄ、ｄ’ ）。上
記従来の混成集積回路装置とは銅箔を導体パターンに形
成するために一例としてエッチングを施すことを要し、
さらに抵抗体との接続のために導体を形成するので工程
が複雑になるという欠点があつた。
しかして銅箔に直接抵抗体を印刷すると、抵抗焼成時に
銅箔が酸化されて抵抗体との導電が得られないという欠
点がある。また第２図に示す如く、銅箔が３５μの如く
厚いために抵抗体（通常は膜厚１０〜２０μ）との接続
部で熱膨張係数の差に起因する応力により亀裂６や断線
が生じて不安定になるため実用できなかつた。〔発明の
目的〕 本願は上記従来の欠訊を除去するためになされた混成集
積回路装置にかかり、膜抵抗体と導体パターンとの接続
が確実な構造を提供するものである。
銅箔が酸化されて抵抗体との導電が得られないという欠
点がある。また第２図に示す如く、銅箔が３５μの如く
厚いために抵抗体（通常は膜厚１０〜２０μ）との接続
部で熱膨張係数の差に起因する応力により亀裂６や断線
が生じて不安定になるため実用できなかつた。〔発明の
目的〕 本願は上記従来の欠訊を除去するためになされた混成集
積回路装置にかかり、膜抵抗体と導体パターンとの接続
が確実な構造を提供するものである。
即ち本願は次の如くである。〔発明の概要〕
回路基板の一主面に配設された導体パターンの所定２部
位間に橋絡して配設された膜抵抗体を備えた抵抗回路基
板に卦いて、導体パターンがＮｉ，Ａｕ，Ｓｎ，Ｚｎ，
Ａｇ，Ｐｂの中の少くとも１でなるとともに層厚が８μ
以下の無電解メツキ層にして、かつ低温焼成の抵抗ペー
ストで形成された導体パターンよりも厚い膜厚を有する
膜抵抗体を具備したことを特徴とする混成集積回路装置
。
位間に橋絡して配設された膜抵抗体を備えた抵抗回路基
板に卦いて、導体パターンがＮｉ，Ａｕ，Ｓｎ，Ｚｎ，
Ａｇ，Ｐｂの中の少くとも１でなるとともに層厚が８μ
以下の無電解メツキ層にして、かつ低温焼成の抵抗ペー
ストで形成された導体パターンよりも厚い膜厚を有する
膜抵抗体を具備したことを特徴とする混成集積回路装置
。
〔発明の実施例〕以下に本願の一実施例につき図面を参
照して詳細イ説明する。
照して詳細イ説明する。
第３図に本願の一実施例示す如くまづフエノール、エポ
キシ等の合成樹脂に充填材等を含んでなる絶縁基板１１
の１主面に、無電解メツキによりＮＬＡｕ，Ｓｎ，Ｚｎ
．Ａｇ．ＰＰｂ等の少くとも１を層厚５〜８μにして被
着する。特に該層厚は８μ以下にとどめ、膜抵抗体の厚
さよりも薄く被着することが必要である。な卦、該層厚
の８μは無電解メツキで形成できる層厚の最大値である
。この導体層１２を形成した状態を図ａに断面図で、図
ａｌに上面図で示す。以下図Ｂ，ｃについても上記に準
する。ついで、上記導体層１２にエツチングを施し図Ｂ
．ｂ′に示す如き導体パターン１３ａ．１３ｂに形成す
る。な卦該導体パターンの形成は絶縁基板の１主面全部
に導電層を被着することなく、不所望の部分を予めレジ
ストの如きで被覆して置いて無電解メツキを施せば所望
の部分のみに導電パターンを形成することができる。次
に図Ｃ，ｃ′に示す如く前記導電パターンに卦ける膜抵
抗体との導接予定の２部位１３ａ′，１３ｂ′間を橋絡
する如く低温焼成の抵抗ペーストを被着形成し、ついで
これを加熱焼成を施すことによつて膜抵抗体１４の配設
を達成する。な卦膜抵抗体と導電パターンの導接部を第
４図に例示する如く、その何れか一方を幅広に形成する
ことも本願により達成できる。（第４図は膜抵抗体、導
電パターンの両方とも導接部を広幅にした例である。）
〔発明の効果〕 本願によれば導電パターンの所望部に膜抵抗体を直接に
積層形成することができるので、製造の工程が簡単で廉
価な半導体装置がえられる。
キシ等の合成樹脂に充填材等を含んでなる絶縁基板１１
の１主面に、無電解メツキによりＮＬＡｕ，Ｓｎ，Ｚｎ
．Ａｇ．ＰＰｂ等の少くとも１を層厚５〜８μにして被
着する。特に該層厚は８μ以下にとどめ、膜抵抗体の厚
さよりも薄く被着することが必要である。な卦、該層厚
の８μは無電解メツキで形成できる層厚の最大値である
。この導体層１２を形成した状態を図ａに断面図で、図
ａｌに上面図で示す。以下図Ｂ，ｃについても上記に準
する。ついで、上記導体層１２にエツチングを施し図Ｂ
．ｂ′に示す如き導体パターン１３ａ．１３ｂに形成す
る。な卦該導体パターンの形成は絶縁基板の１主面全部
に導電層を被着することなく、不所望の部分を予めレジ
ストの如きで被覆して置いて無電解メツキを施せば所望
の部分のみに導電パターンを形成することができる。次
に図Ｃ，ｃ′に示す如く前記導電パターンに卦ける膜抵
抗体との導接予定の２部位１３ａ′，１３ｂ′間を橋絡
する如く低温焼成の抵抗ペーストを被着形成し、ついで
これを加熱焼成を施すことによつて膜抵抗体１４の配設
を達成する。な卦膜抵抗体と導電パターンの導接部を第
４図に例示する如く、その何れか一方を幅広に形成する
ことも本願により達成できる。（第４図は膜抵抗体、導
電パターンの両方とも導接部を広幅にした例である。）
〔発明の効果〕 本願によれば導電パターンの所望部に膜抵抗体を直接に
積層形成することができるので、製造の工程が簡単で廉
価な半導体装置がえられる。
また膜抵抗体と導体パターンとの接続部に亀裂を生ずる
こともなく安定した半導体装置がえられるという利点も
ある。さらに導電体が銅に比して比較的酸化し難い金属
でなるため、膜抵抗体との接触も良好なる上、製造も容
易であるなどの顕著な利点がある。
こともなく安定した半導体装置がえられるという利点も
ある。さらに導電体が銅に比して比較的酸化し難い金属
でなるため、膜抵抗体との接触も良好なる上、製造も容
易であるなどの顕著な利点がある。
第１図は従来の混成集積回路装置を説明するための図ａ
−ｄは工程順に示す断面図、図ａ′〜ｄ′は前記図ａ−
ｄに対応する上面図、第２図は従来の半導体装置の一部
を断面で示す図、第３図は本願の一例の混成集積回路装
置を説明するための図ａ−ｃは工程順に示す断面図、図
ａ′〜ｃ／は前記図ａ−ｃに対応する上面図、第４図は
本願の別の一実施例を示す上面図である。 図中同一符号は同一または相当部分を示すものとする。 １１・・・・・・回路基板、１３ａ，１３ｂ・・・・・
・導電パターン、１４・・・・・・膜抵抗体。
−ｄは工程順に示す断面図、図ａ′〜ｄ′は前記図ａ−
ｄに対応する上面図、第２図は従来の半導体装置の一部
を断面で示す図、第３図は本願の一例の混成集積回路装
置を説明するための図ａ−ｃは工程順に示す断面図、図
ａ′〜ｃ／は前記図ａ−ｃに対応する上面図、第４図は
本願の別の一実施例を示す上面図である。 図中同一符号は同一または相当部分を示すものとする。 １１・・・・・・回路基板、１３ａ，１３ｂ・・・・・
・導電パターン、１４・・・・・・膜抵抗体。
Claims (1)
- １ 混成集積回路を形成するための平坦な一主面を有す
る樹脂基板と、この一主面にＮｉ、Ａｕ、Ｚｎ、Ａｇ、
Ｐｂ、Ｓｎからなる群の少なくとも一種で無電解メッキ
により層厚を８μｍ以下に形成した少なくとも一対の導
電パターン層と、この導電パターン層を橋絡する如く前
記樹脂基板の一主面に配置された前記導電パターン層の
層厚よりも厚い低温焼成ペーストからなる膜抵抗体とを
具備し、前記膜抵抗体が前記導電パターンと積層状態で
導通していることを特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49092791A JPS5918843B2 (ja) | 1974-08-15 | 1974-08-15 | 抵抗回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP49092791A JPS5918843B2 (ja) | 1974-08-15 | 1974-08-15 | 抵抗回路基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5121159A JPS5121159A (en) | 1976-02-20 |
| JPS5918843B2 true JPS5918843B2 (ja) | 1984-05-01 |
Family
ID=14064228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49092791A Expired JPS5918843B2 (ja) | 1974-08-15 | 1974-08-15 | 抵抗回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918843B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581336U (ja) * | 1992-04-02 | 1993-11-05 | 富士見グリーンエンジニアリング株式会社 | 排水基盤体 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5931171A (ja) * | 1982-08-14 | 1984-02-20 | Tamura Electric Works Ltd | サ−マルヘツドの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951594A (ja) * | 1972-09-22 | 1974-05-18 |
-
1974
- 1974-08-15 JP JP49092791A patent/JPS5918843B2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4951594A (ja) * | 1972-09-22 | 1974-05-18 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0581336U (ja) * | 1992-04-02 | 1993-11-05 | 富士見グリーンエンジニアリング株式会社 | 排水基盤体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5121159A (en) | 1976-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH023317B2 (ja) | ||
| US4783642A (en) | Hybrid integrated circuit substrate and method of manufacturing the same | |
| JP3665591B2 (ja) | チップ抵抗器 | |
| JPS5918843B2 (ja) | 抵抗回路基板とその製造方法 | |
| JP2935143B2 (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP2699980B2 (ja) | 膜素子を内層した配線基板 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JP2734404B2 (ja) | セラミック配線基板およびその製造方法 | |
| JP2705154B2 (ja) | プリント配線板の製造方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JPS6285496A (ja) | 回路基板の製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH08274472A (ja) | 配線基板 | |
| JPS63186492A (ja) | 回路基板の製造方法 | |
| JPH04348594A (ja) | 多層混成集積回路 | |
| JPS6331101A (ja) | 印刷抵抗体付プリント配線板 | |
| JPS5856498A (ja) | 厚膜回路基板の製造方法 | |
| JPH0758456A (ja) | セラミック回路基板の製造方法 |