JPH04348594A - 多層混成集積回路 - Google Patents

多層混成集積回路

Info

Publication number
JPH04348594A
JPH04348594A JP3121130A JP12113091A JPH04348594A JP H04348594 A JPH04348594 A JP H04348594A JP 3121130 A JP3121130 A JP 3121130A JP 12113091 A JP12113091 A JP 12113091A JP H04348594 A JPH04348594 A JP H04348594A
Authority
JP
Japan
Prior art keywords
resistor
integrated circuit
substrate
hybrid integrated
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3121130A
Other languages
English (en)
Inventor
Masakazu Yamagishi
正和 山岸
Masaki Takeda
正喜 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3121130A priority Critical patent/JPH04348594A/ja
Publication of JPH04348594A publication Critical patent/JPH04348594A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層混成集積回路、特に
印刷抵抗体を用いた多層化する混成集積回路に関する。
【0002】
【従来の技術】従来の混成集積回路に於いて、導電路の
多層化については数多く実施されている。しかしながら
、抵抗体の多層化については実現されていない。これは
混成集積回路に用いるメタルグレーズ抵抗やエポキシ樹
脂ベースのカーボン印刷抵抗は多層化すると樹脂絶縁膜
と反応して相溶しペースト組成が失なわれ抵抗値が制御
できなくなるためである。またカーボン印刷抵抗は2層
目の抵抗体の焼成時にその抵抗値が大幅に変動する欠点
があるためである。
【0003】本出願人は斯上の問題を解決するために第
1層目の抵抗体をエポキシ変性した熱硬化性ポリイミド
樹脂ベースのカーボンレジン印刷抵抗ペーストによる印
刷抵抗体で形成することにより上記の問題を解決した(
特開昭60−1858号公報参照)。
【0004】ところで、印刷抵抗体以外のチップ抵抗を
用いて多層混成集積回路を形成する場合、チップ抵抗が
比較的大きい部品であるため、図4に示す如く、チップ
抵抗(21)を上層の導電路(22)上に搭載するかあ
るいは図5に示す如く、1層目の導電路(23)と2層
目の導電路(22)とを絶縁する絶縁樹脂層(24)に
窓(25)を設けて多層混成集積回路を形成する必要が
ある。尚、(30)は基板、(31)はパワー半導体素
子である。
【0005】
【発明が解決しようとする課題】上述した従来構造では
以下の問題点を有している。
【0006】先ず、図4に示した構造では、上層の導電
路が銅等のメッキにより形成されたときメッキ導体と絶
縁樹脂層とのピール強度が弱いためチップ抵抗を半田付
けする工程時にメッキ半導体と樹脂層界面が剥れるとい
う問題がある。
【0007】次に図5に示した構造では、1層目の導電
路に形成するために絶縁樹脂層に複数の窓を形成しなけ
ればならず、1層目および上層の導電路パターン設計に
制約があるのと同時に多層構造にもかかわらず高密度実
装という点では大きな問題である。
【0008】かかる問題はチップ抵抗特有の問題であり
、従来例で述べたように第1層目の導電路に印刷抵抗体
を形成すれば上記問題は発生しない。しかしながら、従
来例(特開昭60−1858号)の如く、印刷抵抗体を
1層目の導電路に形成し絶縁樹脂層を介して上層の導電
路を形成した場合は新たな問題が発生する。即ち、絶縁
樹脂層の膨張係数αと金属ベース基板の膨張係数αとが
著しく異なるために高温長時間保存試験後、室温に放置
すると温度変化によって印刷抵抗体自体が硬化収縮して
初期設定した抵抗値をマイナスに変化させ精度が要求さ
れる部分においては使用できないという問題がある。
【0009】また、印刷抵抗体は負のTCRを有してい
るため混成集積回路上に搭載したときには、TCRの変
化率を低くすることが望まれる。例えば、20KΩの抵
抗体のTCRは約−900ppm/℃であるが、この抵
抗体をアルミニウム基板上に搭載すると基板の膨張係数
αが23×10−6/℃、抵抗体の膨張係数αが12×
10−6/℃であるため、基板が温度変化によって引張
られたとき抵抗体自体も引張られる。その結果、抵抗体
は引張られるものの抵抗値自体はプラスに変化するため
、抵抗体のTCRは−280ppm/℃まで小さくなる
。しかし、精度が要求される抵抗体を考えると、TCR
を最小限に小さくすることが望ましい中、従来構造では
上記した約−280ppm程度にしか抑制できないとい
う課題が残る。
【0010】上述した問題は金属基板、特にアルミニウ
ム基板をベースとした集積回路特有の問題であり、プリ
ント基板等の他の基板をベースとした集積回路では問題
にならない。何故なら、そのようなベース基板であって
はチップ部品あるいは印刷抵抗体の膨張係数αと基板の
膨張係数αの差による上述した問題が発生しないからで
ある。
【0011】
【課題を解決するための手段】本発明は上述した課題に
鑑みて為されたものであり、少なくとも基板上に第1の
導電路、絶縁樹脂層、第2の導電路と順次積層形成され
、前記第1および第2の導電路に複数の回路素子が接続
された多層混成集積回路において、前記絶縁樹脂層の熱
膨張係数αを前記基板の熱膨張係数αと近似させ前記基
板と絶縁樹脂層間に印刷抵抗体を設けたことを特徴とす
る。
【0012】
【作用】このように本発明に依れば、多層混成集積回路
に形成される印刷抵抗体を基板のαと近似させたαを有
する絶縁樹脂とその基板間に設けることにより、印刷抵
抗体のTCRを小さく設定でき且つ高温保存による変化
の改善された印刷抵抗体を有する多層混成集積回路が実
現可能となる。
【0013】
【実施例】以下に図1に示した実施例に基づいて本発明
を説明する。
【0014】本発明の多層混成集積回路は図1に示す如
く、混成集積回路基板(1)と、基板(1)上に絶縁樹
脂層(2)を介して形成された第1の導電路(3)と、
第1の導電路(3)上にαを基板のαと近似するように
設定された第1の絶縁樹脂層(4)を介して形成された
第2の導電路(5)と、第1の絶縁樹脂層(4)と基板
(1)間に形成された印刷抵抗体(6)とから構成され
る。
【0015】混成集積回路基板(1)としてはアルミニ
ウム基板表面をアルマイト処理したものあるいはアルミ
ニウム基板表面にAl2O3を混入した絶縁樹脂(2)
を塗布したものを用い、良好な放熱特性を得ている。斯
る基板(1)上には銅箔を貼着し、所望の形状にエッチ
ングして第1の導電路(3)が形成される。第1の導電
路(3)は表面の酸化を防止するためにニッケルメッキ
を施している。また抵抗体(6)を形成する予定の第1
の電路路(3)端には銀ペースト等の導電ペースト層(
7)がスクリーン印刷により付着されている。なお導電
ペースト層(7)は抵抗体(6)と第1の導電路(3)
とのオーミック接触をとるためのものである。
【0016】上記したように第1の導電路(3)間には
印刷抵抗体(6)が形成される。本実施例ではエポキシ
樹脂ベースのカーボンレジン印刷抵抗ペーストが用いら
れ、例えば、エポキシ樹脂100、カーボン8、無機フ
ィラー30〜100、有機溶剤100の組成で形成され
、周知のスクリーン印刷により第1の導電路(3)間に
付着し約200℃数時間の焼成工程で印刷抵抗体(6)
が形成される。
【0017】第1の導電路(3)上には絶縁層を介して
第2の導電路(5)が形成されるが、印刷抵抗体(6)
は図1から明らかな如く、第1の導電路(3)間にのみ
形成される。何故なら、第1の導電路(3)と第2の導
電路(5)とを絶縁する第1の絶縁樹脂層(4)の熱膨
張係数αを基板(1)の膨張係数αと近似させ、印刷抵
抗体(6)の抵抗値変化を抑制するためである。
【0018】第1の絶縁樹脂層(4)としては、例えば
エポキシ樹脂の固形分100に対して70〜80重量比
%のフィラー(硫酸バリウム・シリカ)を混入させ第1
の絶縁樹脂層(4)のαが基板(1)のαである23×
10−6/℃に近似するようにフィラー重量比を調整す
る。エポキシ樹脂に上記したフィラーを混入することで
絶縁樹脂層のαを676×10−6/℃から約56×1
0−6/℃に設定できる。
【0019】第1の導電路(3)上に第2の導電路(4
)をαの調整された第1の絶縁樹脂層(4)を介して形
成する場合、第1の絶縁樹脂層(4)の層厚が約35〜
45μと比較的薄いときは第2の導電路(4)を形成す
る銅箔と接着剤を介して予じめ一体化させて第1の導電
路(3)上に貼着することができ、第1の絶縁樹脂層(
4)の層厚が約45〜70μのときはBステージ状態で
第1の絶縁樹脂層(4)を第1の導電路(3)上に付着
し銅箔を貼着する。
【0020】第2の導電路(5)上には印刷抵抗体以外
の半導体チップ(8)、チップ部品(9)等の回路素子
が搭載される。尚、パワー素子を搭載する場合には従来
の如く、窓を設けて第1の導電路上に直接搭載すれば放
熱的に有利であることはいうまでもない。また図示され
ないが第1の導電路(3)と第2の導電路(5)はスル
ーホール孔あるいはワイヤ線によって夫々導通接続され
ている。
【0021】図2は20KΩの印刷抵抗体を基板のαと
近似したαを有する第1の絶縁樹脂層と基板間に形成し
たものと従来の絶縁樹脂層と基板間に形成したときの温
度変化による抵抗変化率を示す特性図であり、図3は高
温保存抵抗変化率を示す特性図である。測定条件として
高温保存抵抗変化特性では常温125℃で1000時間
における抵抗変化率を測定したものである。尚、抵抗体
は本実施例で用いられるアルミニウム基板上に形成して
測定したものである。
【0022】図2及び図3においてAは、膨張係数αを
基板の膨張係数αと近似させた絶縁樹脂層と基板間に抵
抗を形成したものであり、Bは従来の絶縁樹脂層と基板
間に抵抗を形成したものである。図2及び図3から明ら
かな如く、TCRにおいてはAの方はBよりも若干では
あるが抵抗値が変化しないことが明確であり、また、高
温保存試験後においては、従来より改善されることは明
確である。
【0023】何故なら、印刷抵抗体が高温保存状態にお
かれた場合、樹脂の硬化収縮がさらに進み抵抗値を低下
される動きを生じる。本発明の第1の絶縁樹脂層はエポ
キシ当量計算された速硬化性の硬化剤を用いる為、高温
保存において硬化収縮が少ない。従って抵抗体の硬化収
縮を阻害する働きを示す為、抵抗値の低下を防るためで
ある。
【0024】
【発明の効果】以上に詳述した如く、本発明に依れば、
多層混成集積回路に形成される印刷抵抗体を基板のαと
近似させたαを有する絶縁樹脂と基板間に設けることに
より、印刷抵抗体のTCRを小さく設定でき且つ高温保
存による変化の少ない印刷抵抗体を形成することができ
る。その結果、信頼性の優れた印刷抵抗体を有する多層
混成集積回路を実現することができる。
【0025】また、本発明では印刷抵抗体を第1の導電
路間にのみ形成することが可能となり、1層および2層
目の実装スペースを有効使用できるため実装密度の効率
の優れた多層混成集積回路を提供することができる。
【図面の簡単な説明】
【図1】図1は本発明の多層混成集積回路を説明する断
面図である。
【図2】図2は印刷抵抗体の温度変化による抵抗変化率
を示す特性図である。
【図3】図3は印刷抵抗体の高温保存による抵抗変化率
を示す特性図である。
【図4】図4は従来の多層混成集積回路を示す断面図で
ある。
【図5】図5は従来の多層混成集積回路を示す断面図で
ある。
【符号の説明】
(1)        混成集積回路基板(2)   
     絶縁樹脂層 (3)        第1の導電路 (4)        第1の絶縁樹脂層(5)   
     第2の導電路 (6)        印刷抵抗体

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  少なくとも基板上に第1の導電路、絶
    縁樹脂層、第2の導電路と順次積層形成され、前記第1
    および第2の導電路に複数の回路素子が接続された多層
    混成集積回路において、前記絶縁樹脂層の熱膨張係数α
    を前記基板の熱膨張係数αと近似させ前記基板と絶縁樹
    脂層間に印刷抵抗体を設けたことを特徴とする多層混成
    集積回路。
  2. 【請求項2】  前記印刷抵抗体は前記第1の導電路間
    に形成されたことを特徴とする請求項1記載の多層混成
    集積回路。
  3. 【請求項3】  前記第1の導電路の所定の導電路間に
    全ての印刷抵抗体を配置したことを特徴とする請求項1
    記載の多層混成集積回路。
  4. 【請求項4】  前記第2の導電路上にのみ複数の半導
    体素子およびチップ部品を搭載接続したことを特徴とす
    る請求項1記載の多層混成集積回路。
  5. 【請求項5】  前記印刷抵抗体はカーボンレジン印刷
    抵抗ペーストを用いたことを特徴とする請求項1記載の
    多層混成集積回路。
JP3121130A 1991-05-27 1991-05-27 多層混成集積回路 Pending JPH04348594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3121130A JPH04348594A (ja) 1991-05-27 1991-05-27 多層混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3121130A JPH04348594A (ja) 1991-05-27 1991-05-27 多層混成集積回路

Publications (1)

Publication Number Publication Date
JPH04348594A true JPH04348594A (ja) 1992-12-03

Family

ID=14803621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3121130A Pending JPH04348594A (ja) 1991-05-27 1991-05-27 多層混成集積回路

Country Status (1)

Country Link
JP (1) JPH04348594A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208175A (ja) * 2006-02-06 2007-08-16 Toppan Printing Co Ltd 抵抗素子内蔵プリント配線板及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007208175A (ja) * 2006-02-06 2007-08-16 Toppan Printing Co Ltd 抵抗素子内蔵プリント配線板及びその製造方法

Similar Documents

Publication Publication Date Title
US4554229A (en) Multilayer hybrid integrated circuit
US20170265300A1 (en) Double-sided printed circuit board and method for manufacturing same
JP4556422B2 (ja) 電子部品およびその製造方法
US4783642A (en) Hybrid integrated circuit substrate and method of manufacturing the same
JPH05102645A (ja) 混成集積回路
US4601972A (en) Photodefinable triazine based composition
JPH04348594A (ja) 多層混成集積回路
US7417318B2 (en) Thick film circuit board, method of producing the same and integrated circuit device
JPH05206598A (ja) セラミック回路基板
JPH06124850A (ja) 積層複合電子部品
JPS6153852B2 (ja)
JPH04346489A (ja) 混成集積回路
JPS60171792A (ja) 金属ベ−ス多層回路基板
JP2719663B2 (ja) 樹脂系印刷抵抗体付プリント配線板
JPS6355796B2 (ja)
JPH01137690A (ja) 電気回路基板
JPS5918843B2 (ja) 抵抗回路基板とその製造方法
JPS601858A (ja) 多層混成集積回路
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPH03255691A (ja) プリント配線板
JPS6346592B2 (ja)
JP2000216044A (ja) 電子部品
JPH0353793B2 (ja)
JPS59951A (ja) チツプキヤリア搭載基板の2層配線構造
JPH10173341A (ja) セラミック多層基板