JPS59951A - チツプキヤリア搭載基板の２層配線構造 - Google Patents
チツプキヤリア搭載基板の２層配線構造Info
- Publication number
- JPS59951A JPS59951A JP10961782A JP10961782A JPS59951A JP S59951 A JPS59951 A JP S59951A JP 10961782 A JP10961782 A JP 10961782A JP 10961782 A JP10961782 A JP 10961782A JP S59951 A JPS59951 A JP S59951A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- chip carrier
- layer conductor
- layer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はチップキャリアを搭載する２層配線基板の配線
構造Ｃ二関するものである。
構造Ｃ二関するものである。
技術の背景
この種の基板の表面（二は、１層目導体、絶縁体、およ
び１層目導体と接続される２層目導体が順次形成され、
チップキャリアはこの２層目導体（＝半田付けして搭載
されている。
び１層目導体と接続される２層目導体が順次形成され、
チップキャリアはこの２層目導体（＝半田付けして搭載
されている。
従来技術と問題点
このような構成の従来のチップキャリア搭載基板の表面
（二形成される１層目導体、絶縁体、および２層目導体
はいずれも薄膜Ｃ二より形成されている。
（二形成される１層目導体、絶縁体、および２層目導体
はいずれも薄膜Ｃ二より形成されている。
ところが、この場合、薄膜の絶縁体は信頼性が低く（ピ
ンホールが発生し昌く半田付は時の耐熱性が悪い）。ま
た２層目導体においては半田付けの際に半田くわれが発
生することがあり、この２層目導体の半田くわれを防ぐ
ためＮｉ 、 Ａｘメッキを行うと、メッキのストレス
により膜はがれを生じることがある。さらに、これらの
問題があると、チップキャリアの交換は不可能である。
ンホールが発生し昌く半田付は時の耐熱性が悪い）。ま
た２層目導体においては半田付けの際に半田くわれが発
生することがあり、この２層目導体の半田くわれを防ぐ
ためＮｉ 、 Ａｘメッキを行うと、メッキのストレス
により膜はがれを生じることがある。さらに、これらの
問題があると、チップキャリアの交換は不可能である。
発明の目的
本発明は上述の各種の問題を解決するためのもので、チ
ップキャリアの半田付けによる搭載を問題なく行うこと
ができ、しかもチップキャリアの交換を容易（＝行うこ
とのできるチップキャリア搭載基板の２層配線構造を提
供することを目的としている。
ップキャリアの半田付けによる搭載を問題なく行うこと
ができ、しかもチップキャリアの交換を容易（＝行うこ
とのできるチップキャリア搭載基板の２層配線構造を提
供することを目的としている。
発明の構成
本発明では、上述の目的を達成するため、１層目導体だ
けを薄膜により形成し、絶縁体および２層目導体な厚膜
印刷により形成している。
けを薄膜により形成し、絶縁体および２層目導体な厚膜
印刷により形成している。
発明の実施例
以下、図面に関連して本発明の詳細な説明する。
第１図に第１の実施例を示す。
本例はスルーホール部のランドの形状が狭い場合のもの
で、チップキャリア搭載基板１の表面には、薄膜の１層
目導体２．薄膜絶縁体３．厚膜絶縁体４．および厚膜の
２層目導体５が順次形成されている。６は１層目導体２
の所定部分に設けられた２層目導体５接続用のスルーホ
ール部、７は２層目導体５上に形成されたチップキャリ
ア半田付は用のパッド、８はパッド７のみを残して各形
成層の表面を覆うソルダレジストである。
で、チップキャリア搭載基板１の表面には、薄膜の１層
目導体２．薄膜絶縁体３．厚膜絶縁体４．および厚膜の
２層目導体５が順次形成されている。６は１層目導体２
の所定部分に設けられた２層目導体５接続用のスルーホ
ール部、７は２層目導体５上に形成されたチップキャリ
ア半田付は用のパッド、８はパッド７のみを残して各形
成層の表面を覆うソルダレジストである。
１層目導体２は、Ｎ１ｃｒ−Ａｓ、またはＣｒ−Ａｓに
により形成されている。
により形成されている。
１層目導体２のスルーホール部６の表面Ｃｍは。
薄膜絶縁体３の上に広がる薄膜導体９が形成されている
。この薄膜導体９は狭いスルーホール部６を２層目導体
５に接続するためのもので、２層目導体５はこの薄膜導
体９を介しスルーホール部６（：接続されている。
。この薄膜導体９は狭いスルーホール部６を２層目導体
５に接続するためのもので、２層目導体５はこの薄膜導
体９を介しスルーホール部６（：接続されている。
厚膜絶縁体４はソルダレジストを印刷して形成され、２
層目導体５は低温硬化型導体ペースを印刷して形成され
る。
層目導体５は低温硬化型導体ペースを印刷して形成され
る。
パッド７は低温硬化型Ｃｍペーストを印刷して形成され
、図示しないチップキャリアは、その端子部をパッド７
に半田付けして基、板上に搭載される。なお、このよう
なＣｍパッド７を特に形成せず４：２層目導体５に直接
チップキャリアを半田付けする場合は、２層目導体５
ｇ：Ｎ１−ＡｘまたはＮｉ−Ｃｕのメッキを行う。
、図示しないチップキャリアは、その端子部をパッド７
に半田付けして基、板上に搭載される。なお、このよう
なＣｍパッド７を特に形成せず４：２層目導体５に直接
チップキャリアを半田付けする場合は、２層目導体５
ｇ：Ｎ１−ＡｘまたはＮｉ−Ｃｕのメッキを行う。
このように、チップキャリア搭載基板１上には、 ：薄
膜の１層目導体２．薄膜絶縁体３．厚膜絶縁体 □４
、および厚膜の２層目導体５が順次形成され、チップキ
ャリアは２層目導体５にパッド７を介し ｉ半田付け
することにより搭載されるようになっているため、チッ
プキャリア搭載時における前述の各種の問題を解決して
チップキャリアを信頼性を保って半田付けすることが可
能となり、またテップキャリアの交換も問題を起さずに
容易に行うことが可能になる。
膜の１層目導体２．薄膜絶縁体３．厚膜絶縁体 □４
、および厚膜の２層目導体５が順次形成され、チップキ
ャリアは２層目導体５にパッド７を介し ｉ半田付け
することにより搭載されるようになっているため、チッ
プキャリア搭載時における前述の各種の問題を解決して
チップキャリアを信頼性を保って半田付けすることが可
能となり、またテップキャリアの交換も問題を起さずに
容易に行うことが可能になる。
第２図に第２の実施例を示す。
本例はスルーホール部のランドが厚膜導体の印刷が可能
な程度に十分広い場合のもので、１１はチップキャリア
搭載基板、１２は薄膜の１層目導体、１３は厚膜絶縁体
、１４は厚膜の２層目導体、１５は１層目導体１２の所
定部分Ｃ二股けられたスルーホール部、１６は２層目導
体１４上に形成されたパッド、１７はソルダレジスト°
である。
な程度に十分広い場合のもので、１１はチップキャリア
搭載基板、１２は薄膜の１層目導体、１３は厚膜絶縁体
、１４は厚膜の２層目導体、１５は１層目導体１２の所
定部分Ｃ二股けられたスルーホール部、１６は２層目導
体１４上に形成されたパッド、１７はソルダレジスト°
である。
この場合は、前例の薄膜絶縁体３および薄膜導体９に相
当するものがなく、２層目導体１４がスルーホール部１
５のランド上まで形成されて直接１層目導体１２に接続
している以外前例と同様であり、前例と同様の効果が得
られる。
当するものがなく、２層目導体１４がスルーホール部１
５のランド上まで形成されて直接１層目導体１２に接続
している以外前例と同様であり、前例と同様の効果が得
られる。
発明の効果
以上述べたように、本発明によれば、１層目導体のみが
薄膜で形成され、絶゛縁体および２層目導 １体は厚
膜印刷により形成されているため、絶縁体 □の信頼
性を向上させるとともにチップキャリア半田付は時の２
層目導体の半田くゎれを防ぐことができ、チップｉヤリ
アの半田付けによる搭載を問題なく行うことが可能とな
る。まだ、チップキャリアの交換も容易かつ確実に行う
ことが可能である。
薄膜で形成され、絶゛縁体および２層目導 １体は厚
膜印刷により形成されているため、絶縁体 □の信頼
性を向上させるとともにチップキャリア半田付は時の２
層目導体の半田くゎれを防ぐことができ、チップｉヤリ
アの半田付けによる搭載を問題なく行うことが可能とな
る。まだ、チップキャリアの交換も容易かつ確実に行う
ことが可能である。
第１図は本発明に係るチップキャリア搭載基板の２層配
線構造の第１の実施例を示す正面断面図、第２図は同第
２の実施例を示す正面断面図で、図中、１．１１はチッ
プキャリア搭載基板、２．１２は薄膜の１層目導体、３
は薄膜絶縁体、４．１３は厚膜絶縁体、５．１４は厚膜
の２層目導体、６．１５はスルーホール部、７゜１６は
チップキャリア半田付は用パッド、８．１７はソルダレ
ジスト、９は薄膜導体である。
線構造の第１の実施例を示す正面断面図、第２図は同第
２の実施例を示す正面断面図で、図中、１．１１はチッ
プキャリア搭載基板、２．１２は薄膜の１層目導体、３
は薄膜絶縁体、４．１３は厚膜絶縁体、５．１４は厚膜
の２層目導体、６．１５はスルーホール部、７゜１６は
チップキャリア半田付は用パッド、８．１７はソルダレ
ジスト、９は薄膜導体である。
Claims (1)
- 表面に１層目導体、絶縁体、および前記１層目導体に接
続する２層目導体が順次形成され、チップキャリアをキ
の端子部を前記２層目導体に半田付けすることにより搭
載するチップキャリア搭載基板において、前記１層目導
体を薄膜により形成するとともに、前記絶縁体および前
記２層目導体を厚膜により形成したことを特徴とするチ
ップキャリア搭載層板の２層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10961782A JPS59951A (ja) | 1982-06-25 | 1982-06-25 | チツプキヤリア搭載基板の２層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10961782A JPS59951A (ja) | 1982-06-25 | 1982-06-25 | チツプキヤリア搭載基板の２層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59951A true JPS59951A (ja) | 1984-01-06 |
Family
ID=14514828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10961782A Pending JPS59951A (ja) | 1982-06-25 | 1982-06-25 | チツプキヤリア搭載基板の２層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59951A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714733A (en) * | 1987-02-13 | 1987-12-22 | Shin-Etsu Chemical Co., Ltd. | Rubber composition |
-
1982
- 1982-06-25 JP JP10961782A patent/JPS59951A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714733A (en) * | 1987-02-13 | 1987-12-22 | Shin-Etsu Chemical Co., Ltd. | Rubber composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JPS59951A (ja) | チツプキヤリア搭載基板の２層配線構造 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| JPH0219982Y2 (ja) | ||
| JPH1079568A (ja) | プリント配線板の製造方法 | |
| JPH06112633A (ja) | 回路用基板 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPH0745980Y2 (ja) | 回路基板 | |
| JPH08162765A (ja) | 多層プリント配線板 | |
| JP2603863B2 (ja) | プリント配線板 | |
| JPH01264233A (ja) | 混成集積回路の電極構造 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH02148792A (ja) | プリント配線板の製造方法 | |
| JP3146884B2 (ja) | 回路部品 | |
| JPS59119794A (ja) | 混成厚膜集積回路 | |
| JPH02260599A (ja) | 多層基板の製造法 | |
| JPH02148793A (ja) | プリント配線板の製造方法 | |
| JPH01208874A (ja) | Ｌｅｄヘッド | |
| JPH02156594A (ja) | プリント配線板の製造方法 | |
| JPH0282597A (ja) | プリント配線板 | |
| JPH03110886A (ja) | ハイブリッド回路、特にハイブリッド電源回路用の導電線路を製造する方法 | |
| JPH0571177B2 (ja) | ||
| JPH06342983A (ja) | 多層配線基板 | |
| JPH0147912B2 (ja) | ||
| JPH043991A (ja) | 厚膜集積回路の配線導体の形成方法 |