JP3146884B2 - 回路部品 - Google Patents

回路部品

Info

Publication number
JP3146884B2
JP3146884B2 JP24921194A JP24921194A JP3146884B2 JP 3146884 B2 JP3146884 B2 JP 3146884B2 JP 24921194 A JP24921194 A JP 24921194A JP 24921194 A JP24921194 A JP 24921194A JP 3146884 B2 JP3146884 B2 JP 3146884B2
Authority
JP
Japan
Prior art keywords
conductor
insulating layer
island
substrate
pattern film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24921194A
Other languages
English (en)
Other versions
JPH08116142A (ja
Inventor
一雄 堂垣内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP24921194A priority Critical patent/JP3146884B2/ja
Publication of JPH08116142A publication Critical patent/JPH08116142A/ja
Application granted granted Critical
Publication of JP3146884B2 publication Critical patent/JP3146884B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、基板上に導体を設け
た構造を有する回路部品に関するもので、特に、複数の
導体がクロスオーバーする部分を有する回路部品に関す
るものである。
【0002】
【従来の技術】この発明にとって興味ある回路部品とし
て、たとえば回路基板がある。このような回路基板にお
いて、基板上に形成された複数の回路導体を、互いに電
気的に絶縁しながら交差させなければならない場合があ
る。このようないわゆるクロスオーバー部分は、過去に
は、ジャンパー線によって実現されていたが、厚膜技術
や薄膜技術を用いて回路導体を形成する場合、通常、こ
のクロスオーバー部分は、下部導体上に絶縁層を設けて
その上にさらに導体を設けることによって実現されてい
る。
【0003】このようなクロスオーバー構造は、ジャン
パー線を用いたクロスオーバー構造に比べて、回路部品
の小型化を可能にするとともに、クロスオーバー部の導
体および絶縁層の形成が他の導体および絶縁体の形成と
ともにフォトリソグラフィなどの工程において同時に実
施することができるので、工程数の削減に大きく寄与し
ている。
【0004】図4は、上述したクロスオーバー構造を示
す斜視図であり、図5は、図4の線V−Vに沿う断面図
である。図4および図5を参照して、基板1上には、第
1の導体2が設けられ、次いで、この第1の導体2を覆
うように絶縁層3が基板1上に形成され、さらに、絶縁
層3を介在させた状態で第1の導体2に対し交差するよ
うに第2の導体4が設けられる。基板1は、典型的には
絶縁性であり、たとえば、アルミナまたはガラス等によ
って構成される。第1および第2の導体2および4に
は、たとえば、銅、アルミニウム、銀などが用いられ
る。絶縁層3は、たとえば、ガラスまたは樹脂などによ
って構成される。
【0005】
【発明が解決しようとする課題】上述したクロスオーバ
ー構造において、図5に「5」で示す箇所で電気的ショ
ートが発生しやすいことが知られている。その理由は、
絶縁層3が、これら箇所5において比較的薄くなるため
である。より詳細には、絶縁層3は、ペースト状または
液状の材料を塗布し、次いで焼成または硬化することに
よって形成されるが、この材料は、塗布または焼成時に
おいて流動性を示し、その表面張力のため、箇所5にお
いて絶縁層3がより薄くされてしまう。
【0006】上述した問題を避けるため、絶縁層3をよ
り厚く形成したり、2層に形成したり、絶縁層3の表面
を平坦化したりするなどの方策がとられているが、いず
れも、手間がかかり、回路部品の生産性の向上を阻害し
ている。
【0007】それゆえに、この発明の目的は、クロスオ
ーバー部分の信頼性を向上し得るとともに、生産性を向
上し得る、回路部品を提供しようとすることである。
【0008】
【課題を解決するための手段】この発明は、基板と、基
板上に設けられる第1の導体と、第1の導体の少なくと
も一部を覆うように基板上に形成される絶縁層と、この
絶縁層を介在させた状態で第1の導体に対し交差するよ
うに、下面がその絶縁層の上表面に密着して設けられる
第2の導体とを備える回路部品に向けられるものであっ
て、上述した技術的課題を解決するため、次のような構
成を備えることを特徴としている。
【0009】すなわち、この発明に係る回路部品では、
第1の導体の少なくとも一方の側部近傍であって第2の
導体の下方の位置に、第1の導体とほぼ同じ高さを有し
かつ第1の導体とは電気的に絶縁された島状パターン膜
が基板と絶縁層との間に形成されている。
【0010】
【作用】上述した島状パターン膜は、第1の導体の側部
近傍に設けられているため、絶縁層を形成するために付
与されたペースト状または液状の材料に表面張力が生じ
たとしても、第1の導体の側部において絶縁層が薄くさ
れる傾向を大幅に緩和できる。
【0011】
【発明の効果】したがって、この発明によれば、第1の
導体と第2の導体との間でショートする確率を極めて低
くすることができ、そのため、クロスオーバー部分を備
える回路部品の信頼性を高めることができる。また、従
来のように、絶縁層を特別に厚くしたりするなどの対策
が不要であるので、回路部品の生産性も向上させること
ができる。
【0012】なお、この発明では、島状パターン膜の、
第1の導体に向く側とは反対側の端縁においては、絶縁
層が依然として比較的薄く形成される傾向がある。しか
しながら、このように絶縁層が薄くされた結果として、
仮に島状パターン膜と第2の導体とがショートしても、
島状パターン膜は第1の導体とは電気的に絶縁されてい
るので、何ら支障はない。
【0013】この発明において、島状パターン膜は、第
1の導体の両方の側部近傍に設けられるのが好ましい。
これによって、ショートの発生をより確実に防止するこ
とができる。
【0014】また、この発明において、島状パターン膜
を、第1の導体を構成する導電性材料と同じ材料によっ
て形成するようにすれば、島状パターン膜を第1の導体
と同じ工程で形成することができ、生産性をさらに向上
させることができる。
【0015】
【実施例】図1は、この発明の一実施例による回路部品
としての回路基板を示す斜視図である。図2は、図1の
線II−IIに沿う断面図である。図1および図2に
は、回路基板の一部であって、クロスオーバー構造を備
える部分のみが示されている。
【0016】図示した回路基板は、基板11を備える。
基板11は、たとえば、アルミナまたはガラスや樹脂の
ような絶縁性材料から構成される。基板11は、このよ
うに、典型的には絶縁性であるが、その他の特性を有し
ていてもよい。
【0017】基板11上には、第1の導体12が設けら
れる。第1の導体12には、たとえば、銅、アルミニウ
ム、または銀などが用いられる。
【0018】基板11上には、第1の導体12の両方の
側部近傍に位置するように、島状パターン膜13が形成
される。島状パターン膜13は、導電性であっても電気
絶縁性であってもよい。島状パターン膜13が導電性で
あるとき、第1の導体12と同時に島状パターン13を
形成すれば、島状パターン膜13を形成するための特別
な工程が不要となる。島状パターン膜13は、第1の導
体12とほぼ同じ高さをもって形成される。島状パター
ン膜13は、電気絶縁性であるときには、第1の導体1
2に接触するように形成されてもよいが、導電性である
ときには、第1の導体12とは電気的に絶縁されるよう
に、互いの間に間隔が形成される。この間隔は、できる
だけ小さい方が好ましく、たとえば、30μm程度に選
ばれる。なお、第1の導体12および島状パターン膜1
3をたとえばフォトリソグラフィ技術を用いて形成する
場合、第1の導体12と島状パターン膜13とは分解能
の許される範囲でできるだけ近接させて形成されるのが
望ましい。
【0019】上述した第1の導体12および島状パター
ン膜13を覆うように、絶縁層14が基板11上に形成
される。絶縁層14には、たとえばガラスまたは樹脂等
が用いられる。一例として、絶縁層14は、ポリイミド
樹脂から構成される。絶縁層14は、従来と同様、ペー
スト状または液状の材料を基板11上に塗布し、その
後、焼成または硬化することによって形成される。
【0020】絶縁層14上には、この絶縁層14を介在
させた状態で第1の導体12に対し交差するように、第
2の導体15が設けられる。第2の導体15は、第1の
導体12と同様、たとえば、銅、アルミニウムまたは銀
を用いて構成される。第2の導体15の下方には、前述
した島状パターン膜13が位置している。
【0021】このような構成の回路基板のクロスオーバ
ー部分においては、島状パターン膜13が第1の導体1
2に近接して設けられているので、絶縁層14の形成過
程において遭遇する流動性のために表面張力によって第
1の導体12の側部端縁において絶縁層14が比較的薄
く形成されることを防止できる。したがって、第1の導
体12と第2の導体15との間でショートが発生する確
率は極めて低くなる。
【0022】なお、図2において、「16」で示す箇所
は、図5に示した箇所5と変わらない状況にある。した
がって、これら箇所16では、絶縁層14が比較的薄く
形成される傾向がある。しかしながら、このような箇所
16において仮にショートが生じたとしても、それは第
2の導体15と島状パターン膜13との間に限られ、島
状パターン膜13は第1の導体12に対し電気的に絶縁
されているので、何らの支障をももたらすことはない。
【0023】図3は、この発明の他の実施例による回路
部品の一部を示す平面図である。この回路部品は、基板
21を備え、基板21上には、インダクタを与えるべく
渦巻状に延びるストリップ状導体22が形成されてい
る。このストリップ状導体22において、渦巻の中心か
ら渦巻の外側に導出される導体部分23とその下方に位
置される導体部分24および25とが交差し、この交差
する部分においてクロスオーバー構造が与えられてい
る。
【0024】図3において破線で示すように、導体部分
24および25のそれぞれの側部近傍で、導体部分23
の下方の位置には、島状パターン膜26、27および2
8が形成される。これら島状パターン膜26〜28なら
びに導体部分24および25を覆うように絶縁層29が
形成され、この絶縁層29上に導体部分23が設けられ
ている。
【0025】このように、島状パターン膜26〜28を
設けることによって、導体部分24および25のそれぞ
れの側部端縁において絶縁層29が比較的薄くされるこ
とが防止され、それによって、導体部分23と導体部分
24および25との間でショートが発生する確率を極め
て低くすることができる。
【0026】以上、この発明を図示した実施例に関連し
て説明したが、この発明は、クロスオーバー構造を持つ
回路部品であれば、どのような回路部品に対しても適用
することができる。
【0027】また、第1および第2の導体や島状パター
ン膜の形成には、上述のフォトリソグラフィ技術に限ら
ず、印刷や転写技術を用いることも可能である。
【図面の簡単な説明】
【図1】この発明の一実施例による回路部品の主要部を
示す斜視図である。
【図2】図1の線II−IIに沿う断面図である。
【図3】この発明の他の実施例による回路部品の主要部
を示す平面図である。
【図4】この発明にとって興味ある従来の回路部品の主
要部を示す斜視図である。
【図5】図4の線V−Vに沿う断面図である。
【符号の説明】
11,21 基板 12 第1の導体 13,26,27,28 島状パターン膜 14,29 絶縁層 15 第2の導体 23 導体部分(第2の導体) 24,25 導体部分(第1の導体)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板と、 前記基板上に設けられる第1の導体と、 前記第1の導体の少なくとも一部を覆うように前記基板
    上に形成される絶縁層と、 前記絶縁層を介在させた状態で前記第1の導体に対し交
    差するように、下面が前記絶縁層の上表面に密着して
    けられる第2の導体とを備える回路部品において、 前記第1の導体の少なくとも一方の側部近傍であって前
    記第2の導体の下方の位置に、前記第1の導体とほぼ同
    じ高さを有しかつ前記第1の導体とは電気的に絶縁され
    た島状パターン膜が前記基板と前記絶縁層との間に形成
    されていることを特徴とする、回路部品。
JP24921194A 1994-10-14 1994-10-14 回路部品 Expired - Fee Related JP3146884B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24921194A JP3146884B2 (ja) 1994-10-14 1994-10-14 回路部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24921194A JP3146884B2 (ja) 1994-10-14 1994-10-14 回路部品

Publications (2)

Publication Number Publication Date
JPH08116142A JPH08116142A (ja) 1996-05-07
JP3146884B2 true JP3146884B2 (ja) 2001-03-19

Family

ID=17189572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24921194A Expired - Fee Related JP3146884B2 (ja) 1994-10-14 1994-10-14 回路部品

Country Status (1)

Country Link
JP (1) JP3146884B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255840B1 (en) 1997-04-25 2001-07-03 Micron Technology, Inc. Semiconductor package with wire bond protective member

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255840B1 (en) 1997-04-25 2001-07-03 Micron Technology, Inc. Semiconductor package with wire bond protective member

Also Published As

Publication number Publication date
JPH08116142A (ja) 1996-05-07

Similar Documents

Publication Publication Date Title
GB1265375A (ja)
US4845313A (en) Metallic core wiring substrate
US5119272A (en) Circuit board and method of producing circuit board
JP3146884B2 (ja) 回路部品
US4962287A (en) Flexible printed wire board
JP2002231502A (ja) フィレットレス形チップ抵抗器及びその製造方法
JPS6359535B2 (ja)
US12207410B2 (en) Wiring circuit board
JPS58130589A (ja) 混成集積回路
JPH0143474B2 (ja)
JPS6149491A (ja) セラミツク多層配線基板
JP2876659B2 (ja) 固体撮像装置
JPH06112653A (ja) 多層薄膜デバイスと薄膜の接続方法
JP2001148302A (ja) チップ部品及びチップ部品の製造方法
KR20240133588A (ko) 배선 회로 기판
JP2815003B2 (ja) 混成集積回路装置
JPH09270333A (ja) 薄膜チップ部品及びその製造方法
JPH0138924Y2 (ja)
JP2710492B2 (ja) 多層印刷配線基板の製造方法
JPS62171194A (ja) マトリクス配線板
JPH0193192A (ja) 厚膜多層配線基板
JPS59951A (ja) チツプキヤリア搭載基板の2層配線構造
JPS6388898A (ja) 厚膜回路基板
JPH01208874A (ja) Ledヘッド
JPS5890797A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees