JPH0138924Y2 - - Google Patents
Info
- Publication number
- JPH0138924Y2 JPH0138924Y2 JP1982069388U JP6938882U JPH0138924Y2 JP H0138924 Y2 JPH0138924 Y2 JP H0138924Y2 JP 1982069388 U JP1982069388 U JP 1982069388U JP 6938882 U JP6938882 U JP 6938882U JP H0138924 Y2 JPH0138924 Y2 JP H0138924Y2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- terminal
- insulating layer
- hybrid integrated
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004020 conductor Substances 0.000 claims description 87
- 239000011521 glass Substances 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 20
- 239000000919 ceramic Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000007639 printing Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000000740 bleeding effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Landscapes
- Multi-Conductor Connections (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【考案の詳細な説明】
本考案は、厚膜混成集積回路、特に、セラミツ
ク基板上に形成され所定の電子部品の接続端子と
接続される端子導体相互間の絶縁に関する。
ク基板上に形成され所定の電子部品の接続端子と
接続される端子導体相互間の絶縁に関する。
従来、厚膜混成集積回路においては、所定の電
子部品を回路パターンが形成されたセラミツク基
板に取り付けるに際し、電子部品の接続端子とセ
ラミツク基板上に形成された端子導体とをハンダ
づけしている。このハンダづけは、端子導体にハ
ンダペーストを塗布し、それに電子部品の接続端
子を重ね合わせ、しかる後、加熱冷却するように
している。
子部品を回路パターンが形成されたセラミツク基
板に取り付けるに際し、電子部品の接続端子とセ
ラミツク基板上に形成された端子導体とをハンダ
づけしている。このハンダづけは、端子導体にハ
ンダペーストを塗布し、それに電子部品の接続端
子を重ね合わせ、しかる後、加熱冷却するように
している。
ところで、このようなハンダづけの方法による
と、セラミツク基板上の端子導体は近接して設け
られていることから、上記加熱時に、ハンダペー
ストが液状になつて流れ、隣りの端子導体に塗布
した液状のハンダとつながつてしまうようなこと
がおこり、端子導体間が短絡して厚膜混成集積回
路の製造歩留りの低下をきたすことになる。
と、セラミツク基板上の端子導体は近接して設け
られていることから、上記加熱時に、ハンダペー
ストが液状になつて流れ、隣りの端子導体に塗布
した液状のハンダとつながつてしまうようなこと
がおこり、端子導体間が短絡して厚膜混成集積回
路の製造歩留りの低下をきたすことになる。
そこで、このような端子導体間の短絡を防止す
るために、セラミツク基板上の端子導体間に絶縁
体層が設けられ、液状ハンダの隣りの端子導体へ
の流れを防止するようにしている。
るために、セラミツク基板上の端子導体間に絶縁
体層が設けられ、液状ハンダの隣りの端子導体へ
の流れを防止するようにしている。
第１図は従来の厚膜混成集積回路の一例を示す
平面図、第２図は第１図のＡ−Ａ線における断面
図であつて、１は電子部品、２は接続端子、３は
端子導体、４は絶縁体層、５はセラミツク基板、
６はハンダ部材である。
平面図、第２図は第１図のＡ−Ａ線における断面
図であつて、１は電子部品、２は接続端子、３は
端子導体、４は絶縁体層、５はセラミツク基板、
６はハンダ部材である。
第１図および第２図において、セラミツク基板
上には、端子導体３を含む所定の領域を除いて絶
縁体層４により被覆されており、電子部品１は、
夫々の接続端子２がハンダ部材６により対応する
端子導体３に接続されて取りつけられている。各
端子導体３の間には絶縁体層４が介在しているた
めに、電子部品１をセラミツク基板５に取りつけ
るときのハンダ部材６による端子導体３間の短絡
を防止することができる。
上には、端子導体３を含む所定の領域を除いて絶
縁体層４により被覆されており、電子部品１は、
夫々の接続端子２がハンダ部材６により対応する
端子導体３に接続されて取りつけられている。各
端子導体３の間には絶縁体層４が介在しているた
めに、電子部品１をセラミツク基板５に取りつけ
るときのハンダ部材６による端子導体３間の短絡
を防止することができる。
このようにして端子導体間の短絡が防止される
が、一方、厚膜混成集積回路では、導体が交叉す
ることができるように配置された、いわゆる、多
層導体構造がとられており、かかる厚膜混成集積
回路のセラミツク基板上には、互いに交叉せる導
体がガラス絶縁体層を介して設けられている。
が、一方、厚膜混成集積回路では、導体が交叉す
ることができるように配置された、いわゆる、多
層導体構造がとられており、かかる厚膜混成集積
回路のセラミツク基板上には、互いに交叉せる導
体がガラス絶縁体層を介して設けられている。
第３図は従来の厚膜混成集積回路の多層導体構
造の一例を示す斜視図、第４図は第３図の多層導
体構造表面に絶縁樹脂層を設けて形成された厚膜
混成集積回路を示す斜視図であつて、７はガラス
絶縁体層、８は上部導体、９は下部導体であり、
第１図および第２図に対する部分には同一符号を
つけている。
造の一例を示す斜視図、第４図は第３図の多層導
体構造表面に絶縁樹脂層を設けて形成された厚膜
混成集積回路を示す斜視図であつて、７はガラス
絶縁体層、８は上部導体、９は下部導体であり、
第１図および第２図に対する部分には同一符号を
つけている。
第３図において、未焼成のセラミツク基板５上
に、端子導体３と下部導体９とが導体ペーストに
より印刷形成され、次に、上部導体８が下部導体
９と交叉する部分にガラス絶縁層７が印刷形成さ
れて、その上に上部導体８が導体ペーストにより
印刷形成される。
に、端子導体３と下部導体９とが導体ペーストに
より印刷形成され、次に、上部導体８が下部導体
９と交叉する部分にガラス絶縁層７が印刷形成さ
れて、その上に上部導体８が導体ペーストにより
印刷形成される。
このようにして導体と絶縁体層とが順次の印刷
により多層に形成されると、所定の温度で加熱さ
れてセラミツク基板５が焼成され、その表面に多
層構造の導体パターンが得られる。
により多層に形成されると、所定の温度で加熱さ
れてセラミツク基板５が焼成され、その表面に多
層構造の導体パターンが得られる。
次に、第４図に示すように、かかるセラミツク
基板５上に絶縁樹脂が印刷されて絶縁体層４が形
成され、加熱することによつて硬化して厚膜混成
集積回路が得られることになる。絶縁層４は所定
の印刷スクリーンにより端子導体３を避けるよう
にスクリーン印刷される。そして、端子導体３の
周囲には絶縁体層４が形成され、したがつて、図
示しない近接せる他の端子導体とのハンダ部材に
よる短絡を防止することができる。
基板５上に絶縁樹脂が印刷されて絶縁体層４が形
成され、加熱することによつて硬化して厚膜混成
集積回路が得られることになる。絶縁層４は所定
の印刷スクリーンにより端子導体３を避けるよう
にスクリーン印刷される。そして、端子導体３の
周囲には絶縁体層４が形成され、したがつて、図
示しない近接せる他の端子導体とのハンダ部材に
よる短絡を防止することができる。
しかしながら、かかる厚膜混成集積回路におい
ては、上部導体８と下部導体９との交叉する部分
は端子導体３に非常に接近しており、このため
に、端子導体３に接近してガラス絶縁体層７によ
る段差が存在する。そこで、上述のように、所定
のマスクによつて絶縁体層４を印刷すると、上記
段差のために絶縁層４が存在してはならない部分
に絶縁樹脂の印刷にじみが生ずることになる。
ては、上部導体８と下部導体９との交叉する部分
は端子導体３に非常に接近しており、このため
に、端子導体３に接近してガラス絶縁体層７によ
る段差が存在する。そこで、上述のように、所定
のマスクによつて絶縁体層４を印刷すると、上記
段差のために絶縁層４が存在してはならない部分
に絶縁樹脂の印刷にじみが生ずることになる。
第５図は厚膜混成集積回路のかかる印刷にじみ
を示す平面図、第６図は第５図のＢ−Ｂ線におけ
る断面図であつて、１０は印刷にじみであり、第
３図および第４図に対応する部分には同一符号を
つけている。
を示す平面図、第６図は第５図のＢ−Ｂ線におけ
る断面図であつて、１０は印刷にじみであり、第
３図および第４図に対応する部分には同一符号を
つけている。
第５図、第６図において、絶縁樹脂による印刷
にじみ１０は、端子導体３を含む絶縁樹脂がマス
クされる領域のガラス絶縁体層７により段差があ
る角の部分から生じ、端子導体３の一部を覆うこ
とになる。かかるにじみ１０は、ガラス絶縁体層
７による段差により該段差部分で印刷用スクリー
ン（図示せず）と絶縁体層４が形成されるべきセ
ラミツク基板５の表面との間隙が不当に広くな
り、このために、印刷する際にスクリーンの開口
部からまわり込んで絶縁樹脂が広がつていくこと
によるものである。
にじみ１０は、端子導体３を含む絶縁樹脂がマス
クされる領域のガラス絶縁体層７により段差があ
る角の部分から生じ、端子導体３の一部を覆うこ
とになる。かかるにじみ１０は、ガラス絶縁体層
７による段差により該段差部分で印刷用スクリー
ン（図示せず）と絶縁体層４が形成されるべきセ
ラミツク基板５の表面との間隙が不当に広くな
り、このために、印刷する際にスクリーンの開口
部からまわり込んで絶縁樹脂が広がつていくこと
によるものである。
しかるに、従来の多層導体構造をとる厚膜混成
集積回路においては、端子導体はその一部が絶縁
体層によつて覆われることからハンダのつき具合
が悪化することになる。したがつて、厚膜混成集
積回路の製造歩留りが低下し、また、端子導体の
表面を修正することにより製造歩留りを向上させ
ようとすると、製造工程数が増加して厚膜混成集
積回路のコストアツプをまねくことになる。
集積回路においては、端子導体はその一部が絶縁
体層によつて覆われることからハンダのつき具合
が悪化することになる。したがつて、厚膜混成集
積回路の製造歩留りが低下し、また、端子導体の
表面を修正することにより製造歩留りを向上させ
ようとすると、製造工程数が増加して厚膜混成集
積回路のコストアツプをまねくことになる。
これを防止するために、印刷にじみ１０が端子
導体３を覆うことがないように、絶縁体層４をそ
の境界が端子導体から充分はなして形成すればよ
いが、近接せる端子導体３間ではこのように絶縁
体層４を形成することができない。したがつて、
従来技術においては、絶縁体層４による端子導体
３のハンダ付着性の劣化を防止することができな
かつた。
導体３を覆うことがないように、絶縁体層４をそ
の境界が端子導体から充分はなして形成すればよ
いが、近接せる端子導体３間ではこのように絶縁
体層４を形成することができない。したがつて、
従来技術においては、絶縁体層４による端子導体
３のハンダ付着性の劣化を防止することができな
かつた。
本考案の目的は、上記従来技術の欠点を除き、
絶縁体層のにじみによる端子導体のハンダ付着性
の劣化を防止することができるようにした厚膜混
成集積回路を提供することにある。
絶縁体層のにじみによる端子導体のハンダ付着性
の劣化を防止することができるようにした厚膜混
成集積回路を提供することにある。
この目的を達成するために、本考案は、端子導
体の周囲に、上部導体と下部導体とを絶縁するガ
ラス絶縁体層と一体化したガラス絶縁層を形成
し、近接せる端子導体間を該ガラス絶縁層により
絶縁するようにした点を特徴とする。
体の周囲に、上部導体と下部導体とを絶縁するガ
ラス絶縁体層と一体化したガラス絶縁層を形成
し、近接せる端子導体間を該ガラス絶縁層により
絶縁するようにした点を特徴とする。
以下、本考案の実施例を図面について説明す
る。
る。
第７図は本考案による厚膜混成集積回路の一実
施例を示す平面図、第８図は第７図のＣ−Ｃ線に
よる断面図であつて、第５図および第６図に対応
する部分には同一符号をつけている。
施例を示す平面図、第８図は第７図のＣ−Ｃ線に
よる断面図であつて、第５図および第６図に対応
する部分には同一符号をつけている。
第７図および第８図において、ガラス絶縁体層
７は上部導体８と下部導体９との間に介在し、そ
れら導体間を絶縁しているとともに、端子導体３
の周囲にも形成されている。ガラス絶縁体層７は
その表面が一様な平面をなしており、また、近接
せる端子導体３間に介在してそれら端子導体３間
のハンダ付けによる短絡が生じないようにしてい
る。そして、かかる多層導体構造をとるセラミツ
ク基板上に絶縁樹脂による絶縁体層４が形成され
ているが、互いに近接した端子導体３を含みガラ
ス絶縁体層７上の境界線１１で囲まれる領域内に
は形成されない。この境界線１１は、ガラス絶縁
体層７の端子導体３側の縁よりもガラス絶縁体層
７の表面上100μmないし１mm程度づれているよう
にする。
７は上部導体８と下部導体９との間に介在し、そ
れら導体間を絶縁しているとともに、端子導体３
の周囲にも形成されている。ガラス絶縁体層７は
その表面が一様な平面をなしており、また、近接
せる端子導体３間に介在してそれら端子導体３間
のハンダ付けによる短絡が生じないようにしてい
る。そして、かかる多層導体構造をとるセラミツ
ク基板上に絶縁樹脂による絶縁体層４が形成され
ているが、互いに近接した端子導体３を含みガラ
ス絶縁体層７上の境界線１１で囲まれる領域内に
は形成されない。この境界線１１は、ガラス絶縁
体層７の端子導体３側の縁よりもガラス絶縁体層
７の表面上100μmないし１mm程度づれているよう
にする。
かかるガラス絶縁体層７の形状は、端子導体３
および下部導体９を印刷した後、下部導体９と上
部導体８とが交叉する部分と各近接する端子導体
３の周囲とにガラス絶縁体を印刷すればよい。絶
縁体層４は、境界線１１で囲まれる領域内をマス
クすることにより、スクリーン印刷によつて形成
される。
および下部導体９を印刷した後、下部導体９と上
部導体８とが交叉する部分と各近接する端子導体
３の周囲とにガラス絶縁体を印刷すればよい。絶
縁体層４は、境界線１１で囲まれる領域内をマス
クすることにより、スクリーン印刷によつて形成
される。
しかるに、近接せる端子導体３間にはガラス絶
縁体層７が形成されているものであるから、さら
に、絶縁樹脂による絶縁体層を設ける必要がな
く、また、ガラス絶縁体層７は平坦な表面を有し
ていることから、絶縁体層４の境界線１１の角度
における絶縁樹脂の印刷にじみは充分小さくする
ことができる。したがつて、端子導体３のハンダ
付着性は大幅に向上することになる。
縁体層７が形成されているものであるから、さら
に、絶縁樹脂による絶縁体層を設ける必要がな
く、また、ガラス絶縁体層７は平坦な表面を有し
ていることから、絶縁体層４の境界線１１の角度
における絶縁樹脂の印刷にじみは充分小さくする
ことができる。したがつて、端子導体３のハンダ
付着性は大幅に向上することになる。
以上説明したように、本考案によれば、端子導
体のハンダ付着性が大幅に向上し、端子導体の表
面修正のための格別の製造工程を必要とすること
なく歩留り良く製造することができ、上記従来技
術の欠点を除いて優れた機能の厚膜混成集積回路
を提供することができる。
体のハンダ付着性が大幅に向上し、端子導体の表
面修正のための格別の製造工程を必要とすること
なく歩留り良く製造することができ、上記従来技
術の欠点を除いて優れた機能の厚膜混成集積回路
を提供することができる。
第１図は従来の厚膜混成集積回路の一例を示す
平面図、第２図は第１図のＡ−Ａ線における断面
図、第３図は従来の厚膜混成集積回路の多層導体
構造の一例を示す斜視図、第４図は第３図の多層
導体構造表面に絶縁体層を設けて形成された厚膜
混成集積回路を示す斜視図、第５図は絶縁樹脂の
印刷にじみを生じた厚膜混成集積回路を示す平面
図、第６図は第５図のＢ−Ｂ線における断面図、
第７図は本考案による厚膜混成集積回路の一実施
例を示す平面図、第８図は第７図のＣ−Ｃ線にお
ける断面図である。 １……電子部品、２……接続端子、３……端子
導体、４……絶縁体層、７……ガラス絶縁体層、
８……上部導体、９……下部導体。
平面図、第２図は第１図のＡ−Ａ線における断面
図、第３図は従来の厚膜混成集積回路の多層導体
構造の一例を示す斜視図、第４図は第３図の多層
導体構造表面に絶縁体層を設けて形成された厚膜
混成集積回路を示す斜視図、第５図は絶縁樹脂の
印刷にじみを生じた厚膜混成集積回路を示す平面
図、第６図は第５図のＢ−Ｂ線における断面図、
第７図は本考案による厚膜混成集積回路の一実施
例を示す平面図、第８図は第７図のＣ−Ｃ線にお
ける断面図である。 １……電子部品、２……接続端子、３……端子
導体、４……絶縁体層、７……ガラス絶縁体層、
８……上部導体、９……下部導体。
Claims (1)
- セラミツク基板上に、所定の電子部品の接続端
子が接続される複数個の端子導体が夫々下部導体
に接続されて互いに近接して配置され、かつ該端
子導体の近傍で該下部導体と交叉して上部導体が
配置された厚膜混成集積回路において、前記セラ
ミツク基板上の前記下部導体、上部導体間と前記
各端子導体の周囲とに一体にガラス絶縁体層を設
けるとともに、前記セラミツク基板上の前記各端
子導体と前記端子導体間とを含み該ガラス絶縁体
層上に境界をもつ領域を除いた領域に樹脂絶縁体
層を設け、該ガラス絶縁体層によつて前記下部導
体、上部導体間と前記端子導体相互間とを絶縁し
たことを特徴とする厚膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982069388U JPS58173267U (ja) | 1982-05-14 | 1982-05-14 | 厚膜混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982069388U JPS58173267U (ja) | 1982-05-14 | 1982-05-14 | 厚膜混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58173267U JPS58173267U (ja) | 1983-11-19 |
| JPH0138924Y2 true JPH0138924Y2 (ja) | 1989-11-21 |
Family
ID=30079115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982069388U Granted JPS58173267U (ja) | 1982-05-14 | 1982-05-14 | 厚膜混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58173267U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555286B2 (ja) * | 1975-10-31 | 1980-02-05 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152759U (ja) * | 1978-04-15 | 1979-10-24 | ||
| JPS555286U (ja) * | 1978-06-28 | 1980-01-14 |
-
1982
- 1982-05-14 JP JP1982069388U patent/JPS58173267U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555286B2 (ja) * | 1975-10-31 | 1980-02-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58173267U (ja) | 1983-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7782173B2 (en) | Chip resistor | |
| US4336551A (en) | Thick-film printed circuit board and method for producing the same | |
| JP2649491B2 (ja) | Ｓｍｄ構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US4725925A (en) | Circuit board | |
| JPH0138924Y2 (ja) | ||
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS5999794A (ja) | 厚膜回路装置 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP3655977B2 (ja) | 複数のスルーホール電極部を備えた電子部品 | |
| JPS5996791A (ja) | 配線板及びその製造方法 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JP2001155903A (ja) | 電子部品 | |
| JPS61144049A (ja) | 混成集積回路用基板 | |
| JPH0824215B2 (ja) | 厚膜回路装置の製造方法 | |
| JPS6347248B2 (ja) | ||
| JPH0749823Y2 (ja) | 回路基板 | |
| JP2627625B2 (ja) | 積層集積回路 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH0487356A (ja) | 混成集積回路の製造方法 | |
| JPH0350785A (ja) | 混成集積回路装置のパターン形成方法 | |
| JPH1116702A (ja) | チップ抵抗器 |