JPS5996791A - 配線板及びその製造方法 - Google Patents

配線板及びその製造方法

Info

Publication number
JPS5996791A
JPS5996791A JP57205391A JP20539182A JPS5996791A JP S5996791 A JPS5996791 A JP S5996791A JP 57205391 A JP57205391 A JP 57205391A JP 20539182 A JP20539182 A JP 20539182A JP S5996791 A JPS5996791 A JP S5996791A
Authority
JP
Japan
Prior art keywords
electrodes
resistor
main surface
insulating substrate
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57205391A
Other languages
English (en)
Other versions
JPS6367353B2 (ja
Inventor
哲雄 野村
野々村 俊夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Narumi China Corp
Original Assignee
Narumi China Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Narumi China Corp filed Critical Narumi China Corp
Priority to JP57205391A priority Critical patent/JPS5996791A/ja
Publication of JPS5996791A publication Critical patent/JPS5996791A/ja
Publication of JPS6367353B2 publication Critical patent/JPS6367353B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明(ri抵抗体を厚膜によって形成した配線板及び
その製造方法に関する。
一般に、この種の配線板はアルミナ等のセラミック基板
の一生面上に形成された厚膜抵抗体及びとの厚膜抵抗体
の両端に設けられた一対の電極とを有している。これら
厚膜抵抗体及び電極はスクリーン印刷法で形成されるの
が普通であるが、スクリーン印刷法を用いた場合、厚膜
抵抗体と電極とのずれが不可避的に発生するから、この
ずれを考慮して、電極面積を広く取る必要がある。更に
、厚膜抵抗体を高精度に被着することは非常に難しいた
め、電極及び抵抗体を形成後、測定段階において抵抗値
の調整を行なう方法が採用されている。この目的のため
に。
電極と同一材料によって形成されたバンドが各より、抵
抗値の調整が行なわれている。このパッドの形成により
、抵抗体に被着される導体領域としての電極及びパッド
の面積は更に広く取る必要がある。
上記したように、導体領域の面積を広くすることは高集
積化及び高密度化の障害となる。また、高周波領域にお
ける浮遊容量が大きくなるという欠点も生ずる。
本発明の目的は厚膜抵抗体を含む回路を高密度に集積で
きる配線板を提供することである。
本発明の他の目的は高周波における浮遊容量を低減でき
る配線板を提供することである。
本発明の更に他の目的は高集積化でき、且つ。
高周波における浮遊容量を低減できる配線板の製造方法
を提供することである。
本発明によれば、絶縁基板の一生面上に、互いに間隔を
置いて配置された一対の電極を形成し、これら一対の電
極を覆うように厚膜抵抗体を破着する一方、絶縁基板上
の他の主面には。
各電極8とスルーホールを介して電気的に接続された一
対のパッドを設けた構成を有する配線板が得られる。
以下9図面を参照して説明する。
第1図及び第2図を参照すると、従来の配線板はアルミ
ナ等のセラミックによって形成された絶縁基板11と、
この絶縁基板11の一生面上に互いに所定間隔を置いて
配置された一対の電極12及び16とを有している。各
電極12及び16には、第1図に示されているように、
トリミング用プローブパッド16及び17がそれぞれ電
極12及び16の延長部として形成されている。
各電極12又は13と各・(ノド16又は17とは導体
領域を形成しており、これら導体領域はスクリーン印刷
法によって被着されている。両電極12及び13間の領
域には、厚膜抵抗体18がスクリーン印刷法により形成
され、厚膜抵抗体18の両端は電極12及び13と電気
的に接続されている。ここで、厚膜抵抗体18の幅をW
とすると、この幅Wは電極12及び13の幅W′より狭
い。
換言すれば、各電極12.13は抵抗体18の幅Wより
広い幅W′を有している。これはスクリーン印刷の際に
おける位置合わせのずれを考慮しているためである。更
に、)<ノド16及び17がそれぞれ電極12及び13
に接続されているため。
この構成では、各導体領域全体の面積を非常に広く取る
必要がある。したがって、前述したように、この種の抵
抗体18を含む回路を高密度に集積することは困難であ
る。また、導体領域の面積が太きいから、高周波での浮
遊容量も太きいという欠点がある。
第3図及び第4図を参照すると2本発明の一実施例に係
る配線板はアルミナプレート21と。
このアルミナプレート21の一表面上に一様に被着され
た絶縁層22とを備え、これらアルミナプレート21及
び絶縁層22とてより、絶縁基板を形成している。ここ
で、絶縁層22側の面を第1の主面と呼び、この第1の
主面と対向する面を第2の主面と呼ぶ。第1の主面側に
は。
予め定められた間隔りを置いて一対の電極24及び25
が絶縁層22を一部除去した領域に破着されている。第
4図に示すように、電極24及び25(ζ第1及び第2
の主面間を貫通するスル−ホール26及び27を介して
、第2の主面上に形成されたトリミング用パット28及
び29とそれぞれ電気的に接続されている。この例では
電極24及び25ハ幅Waを有している。又アルミナプ
レート21自体が絶縁体であるので、絶縁層22を備え
ていない場合も本性は有効に使用できる。
次に1両電極24.25間の領域を覆う゛と共に。
両電極24.25をも被覆するように、各電極24゜2
5より広い幅Wbの厚膜抵抗体31がスクリ−ン印刷法
により形成されている。この実施例の場合、抵抗体31
としてポリマー抵抗体を使用している。尚、電極24.
25及びパッド28.29もスクリーン印刷法によって
形成され、このスクリーン印刷法により、スルーホール
26及び27内に、電極24.25及びバンド28.2
9と同一材料の導体配線を施すことが可能である。
上述した構成の配線板では、電極24.25の幅Waを
抵抗体31の゛幅wbより狭くすることができ、したが
って、電極24.25の面積を第1図及び第2図に示し
た電極12.13の面積より縮小できる。また、トリミ
ング用パッド28,29を第2の主面上に形成し、この
パッド28,29を用いてレーザトリミング法等により
抵抗体をトリミングすることにより抵抗値の調整が可能
である。
第3図において、抵抗体31の抵抗値Rid次式でらら
れすことかできる。
R二ρ・(L/We) ここで、ρは抵抗体61を形成するポリマーによって定
まる面積当りの抵抗値であり、We ij:抵抗体31
の有効幅weである。
上述したことがらも明らかな通り、この実施例に係る配
線板は電極24及び25全体を覆うように、電極24.
25より幅の広い抵抗体31を形成している。したがっ
て、電極24.25及び抵抗体31を形成する際に1位
置合せにずれが多少生じても、電極2’4.25と抵抗
体61とが不接続になる等の事故は発生しない。抵抗体
31と他の回路素子との接続は第2の主面上に設けられ
たパッド28及び29を利用して行なえる。
このため、抵抗体61と他の回路素子との接続上の問題
も生じない。
更に、抵抗体610幅wbを第1図に示された抵抗体1
8の幅Wと等しいものとすると、第3図及び第4図に示
された配線板は電極24及び25の面積を著しく縮小で
き、集積度を上昇させ得る。集積度の上昇は抵抗体31
を絶縁基板の一生面側に集中して配置することにより。
より促進される。
第5図を参照すると2本発明の他の実施例に係る配線板
はセラミック絶縁基板21の第1の主面上に形成された
複数の抵抗体31 a p 3 l bを有している。
各抵抗体31a、 31b fi□一対の電極24a、
 25a; 24b、 25bを覆うように形成されて
いる。各電極24a、 25a、 24b、 25bは
スルーホール26a、 27a、 26b、 27bを
、介して、絶縁基板21の第2の主面上あ導体パターン
と電気的に接続されている。この実施例では、絶縁層3
2と導体層36とを交互に被着することによって。
各電極24a、 25a、 24b、 25bと電気的
に接続された導体パターンを形成している。この多層構
造により、導体パターンは配線部分及び容量を形成でき
る。第5図では、外部に露出した導体パターンのうち、
導体パターン28aと29a、及び28bと29bを各
抵抗値測定用ノくノドとして使用し、これらパッド間に
プローブを接触させて抵抗値の夕1]定を行なう。測定
の結果、実Ill値と設計値とが異なっていれば、露出
した導体パターンを利用してレーザ等により抵抗体をト
リミングし、抵抗値を調整する。
上記した配線板は所定の位置にスルーホールを有するセ
ラミックグリーンノートを用意し。
第2の主面側に絶縁層32と導体層66をスクリーン印
刷法により交互に積層すると共+C、第1の主面fl]
にスルーホールを介して導体層63と電気的に接続され
た電極24a〜25bをスクリーン印刷する。以後、還
元住雰凹気中でグリ−7ノート、導体パターンを同時に
焼成する。次に。
第2の主面上の導体パターンのうち露出した部分にニッ
ケルメッキが施され、導体パターンの半田付性及び抵抗
体との接続上を良くする。次に一対の電極24a、 2
5a ; 24b、 25b間に抵抗体31a、31b
をスクリーン印刷することによって形成される。
以上述べた通り5本発明では、抵抗体側に設けられる電
極の面積を縮小でき、且つ、゛抵抗体を絶縁基板の一生
面側に集中して配設できる。
このため9回路素子の集積度を上げ得る。更に。
抵抗体は平坦面上に形成されるため、抵抗値のバラツキ
を減少できる。
【図面の簡単な説明】
第1図は抵抗体を含む従来の配線板を示す平面図、第2
図は第1図の2−2線に沿う断面図。 第3図は本発明の一実施例に係る配線板の平面図、第4
図は第3図の4−4線に沿って断面した場合を示す断面
図、及び第5図は本発明の他の実施例に係る配線板の断
面図である。 記号の説明 11:絶縁基板 12.13 ; 24,25 ; 2
4a、 25a。 24b、25b:電極 16,17 ;2B、29 ;
28a、29a。 28b、29b : トリミング用プローブパッド18
;31 ;31a、31b :抵抗体 26.27 ;
 26a。

Claims (1)

  1. 【特許請求の範囲】 1 互いに対向する第1及び第2の主面を有する絶縁基
    板を用意し、前記絶縁基板の所定位置に予め定められた
    間隔を置いて前記第1及び第2の主面間に延びるスルー
    ホールを形成した後。 前記スルーホールの形成部分を含む第1の主面上の領域
    に電極導体を被着する一方、前記スルーホールの形成部
    分を含む第2の主面上の領域に導体パターンを被着し、
    前記第1の主面上の電極導体及び第2の主面上の導体パ
    ターンとをスルーホールを介して電気的に接続し、続い
    て。 前記第1の主面上の電極導体を覆うように、抵抗体を形
    成することを特徴とする配線板の製造方法。 2 互いに対向する第1及び第2の主面を有する絶縁基
    板と、前記第1の主面側に、予め定められた間隔を置い
    て配置された所定形状の一対の電極と、該一対の電極よ
    り広い幅を有し、前記一対の電極によって挾捷れた前記
    第1の主面並びに一対の電極を覆うように設けられた抵
    抗体と、前記各電極に対応して絶縁基板に穿設されたス
    ルーホールを介して、前記各電極と電気的に接続された
    前記抵抗体を測定するための導体パターンとを備え、前
    記導体パター7は前記第2の主面上に形成されているこ
    とを特徴とする配線板。
JP57205391A 1982-11-25 1982-11-25 配線板及びその製造方法 Granted JPS5996791A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57205391A JPS5996791A (ja) 1982-11-25 1982-11-25 配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57205391A JPS5996791A (ja) 1982-11-25 1982-11-25 配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JPS5996791A true JPS5996791A (ja) 1984-06-04
JPS6367353B2 JPS6367353B2 (ja) 1988-12-26

Family

ID=16506039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57205391A Granted JPS5996791A (ja) 1982-11-25 1982-11-25 配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JPS5996791A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300884A (ja) * 1987-05-30 1988-12-08 ぺんてる株式会社 ロボットの教示方法
JPS63314888A (ja) * 1987-06-17 1988-12-22 Cmk Corp プリント配線板の製造方法
JPS63314887A (ja) * 1987-06-17 1988-12-22 Cmk Corp プリント配線板
JPH02137292A (ja) * 1988-11-17 1990-05-25 Nec Corp プリント配線板の製造方法
JPH02309695A (ja) * 1989-05-24 1990-12-25 Murata Mfg Co Ltd 多層回路基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124201A (ja) * 1982-01-20 1983-07-23 日本電気株式会社 セラミツク複合抵抗体構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124201A (ja) * 1982-01-20 1983-07-23 日本電気株式会社 セラミツク複合抵抗体構造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63300884A (ja) * 1987-05-30 1988-12-08 ぺんてる株式会社 ロボットの教示方法
JPS63314888A (ja) * 1987-06-17 1988-12-22 Cmk Corp プリント配線板の製造方法
JPS63314887A (ja) * 1987-06-17 1988-12-22 Cmk Corp プリント配線板
JPH02137292A (ja) * 1988-11-17 1990-05-25 Nec Corp プリント配線板の製造方法
JPH02309695A (ja) * 1989-05-24 1990-12-25 Murata Mfg Co Ltd 多層回路基板

Also Published As

Publication number Publication date
JPS6367353B2 (ja) 1988-12-26

Similar Documents

Publication Publication Date Title
JP2976049B2 (ja) 積層電子部品
JPH0236285Y2 (ja)
US4884170A (en) Multilayer printed circuit board and method of producing the same
JPH11288839A (ja) 積層チップ型電子部品及びその製造方法
JPH10270819A (ja) 表面実装用電子部品とその製造方法
JPS5842639B2 (ja) セラミツク配線基板の製造法
JPS5996791A (ja) 配線板及びその製造方法
JPS60117705A (ja) 集積回路用バイパスコンデンサ
JPH0137879B2 (ja)
JPH06252612A (ja) ストリップ線路内蔵回路基板
JP2846803B2 (ja) 多層配線基板
JPH0680964B2 (ja) ストリップラインを有する回路装置
JPS5999794A (ja) 厚膜回路装置
JPH098427A (ja) コンデンサ内蔵プリント基板
US6801439B2 (en) Multiple network electronic component
JP3655977B2 (ja) 複数のスルーホール電極部を備えた電子部品
JP2002246206A (ja) チップ抵抗器及びその製造方法
JPH0274099A (ja) 電子部品内蔵多層樹脂基板
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH0367357B2 (ja)
JPH0464212A (ja) チップ型cr複合部品
JPH0138924Y2 (ja)
JPS6020598A (ja) 高周波用多層導体基板
JP2568044Y2 (ja) 電子部品
JPH06302961A (ja) 混成多層配線基板とその製造方法