JPS5842639B2 - セラミツク配線基板の製造法 - Google Patents

セラミツク配線基板の製造法

Info

Publication number
JPS5842639B2
JPS5842639B2 JP4969675A JP4969675A JPS5842639B2 JP S5842639 B2 JPS5842639 B2 JP S5842639B2 JP 4969675 A JP4969675 A JP 4969675A JP 4969675 A JP4969675 A JP 4969675A JP S5842639 B2 JPS5842639 B2 JP S5842639B2
Authority
JP
Japan
Prior art keywords
wiring
ceramic
layer
conductor layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4969675A
Other languages
English (en)
Other versions
JPS51125865A (en
Inventor
寛治 大塚
道明 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4969675A priority Critical patent/JPS5842639B2/ja
Publication of JPS51125865A publication Critical patent/JPS51125865A/ja
Publication of JPS5842639B2 publication Critical patent/JPS5842639B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 本発明はセラ□ツク配線基板の製造法に関するもので、
主としてIC(集積回路装置)を封止するセラミックパ
ッケージの製造を対象とするものである。
セラミックパッケージの製造に釦いて、セラミックの高
温焼成工程後に、半導体ペレット、外部リード線及び封
止用キャップを取付けるためのメッキ処理が成され、そ
のメタライズ配線層表面にN 12Auメツキ被膜が形
成される。
配線層へのメッキ処理の方法としては、従来より電気メ
ッキによる方法と無電解メッキによる方法があるが、後
者の無電解メッキ法による方法では配線層にのみに選択
的に施すことが面倒で、かつ困難であることから、電気
メッキによる方法が一般に採用される。
ところで、電気メツキ法による場合、配線が夫夫独立し
ているとこれらに同時にメッキを施すことができないの
で、セラミック基板の余白部分を利用して配線相互間を
接続する構造にしている。
そして、焼成後、導通個所の一部をメッキ用電極として
配線層にメッキを施している。
。その後、不要な導通配線層(補助配線層)の
部分を切断し、セラ□ツク配線基板を個々の小基板に分
離する境界線に沿って分離溝を形成し、然る後、該溝に
沿って切断し所定の七う□ツクパッケージを作る。
しかしながら、焼成後のセラミック基板は硬質でこの基
板に正確でしかも深い分離溝を形成することは困難であ
る。
そのために、その後に行なう切断分離の確実性が悪く不
良品が多量に出ることになった。
また、分離溝の形成にはダイヤモンドカッターを使用す
るが、焼成後のセラミック基板は前述したように硬質で
あるため、カッター摩耗が激しくカッターの交換頻度が
高くなり、その結果セラミック配線基板の製造単価が高
価になる問題があった。
上記の対策として、焼成前の未焼成セラミツク配線基板
の状態で分離溝を形成することが考えられるが、この分
離溝の形成の際にその部分にあるメッキ用導通配線層が
同時に切断されてしまうので、その後に配線層にメッキ
を施すことができない○ したがって、従来に釦いては、焼成及びメッキ処理後、
セラミック配線基板に分離溝を形成しなければならず、
上記問題をさけることができなかったO 本発明は上記した困難な問題を解決するためになされた
もので、その目的は、焼成前のセラミック配線基板にあ
らかじめ分離溝を形成してもメッキ用導通配線層が切断
されないようにして配線層に電気メツキ法によりメッキ
を施せるようにし、もって、セラミック基板の切断を容
易ならしめ、かつ確実にできるようにするとともに安価
なセラミック配線基板を提供することにある。
本発明の要旨は、未焼成セラ□ツク大形基板主面に単位
配線層パターンをくりかえし複数形成するとともに、上
記単位配線層パターン毎に上記大形基板を個別基板に分
離すべき境界線が横切る各配線層に対し、上記境界線上
に位置するようにスルーホール導体層を配設し、前記ス
ルーホール導体層より幅の細い分離溝を形成した後、上
記大形基板を焼成し、しかる後、上記スルーホール導体
層の一部を電極の通路として利用した電気メツキ法によ
り上記各配線層にメッキを施し、然る後、上記分離溝に
沿って上記大形基板を個別基板に切断することにある。
以下本発明の一実施例を図面を参照しながら具体的に説
明する。
(1) 打抜き切断により未焼成セラミツクシートを
所定形状に打抜いて、大寸法の未焼成セラミック基板(
上層、中層、下層)L2,3を形成し、それぞれ各基板
表面に所定のパターンの配線層(導体層)4,5,6を
形成するとともにスルーホール部にもスルーホール導体
層7を形成する。
同時に積層するときの上層板1の上面及び下層板3の下
面のそれぞれの余白部にそれぞれ独立した配線層(導体
層)4及び6を相互に接続する補助配線層8及び9を形
成する。
そして、3層の未焼成セラミック板1,2,3を積層し
第1図に示すような大きな未焼成セラミツク配線基板を
形成する。
なむ、上記スルーホール導体層7は一方でセラミック板
2上面に形成された配線層5とセラミック板3下面に形
成された配線層6と接続し、゛他方、各基板毎に分離す
るX方向及びY方向の境界線X線及びY線に沿って配設
されている。
(2)次に積層した未焼成セラミツク配線基板の下面に
、各基板毎に分離する境界線X線及びY線に沿って第2
図に示すように基板の厚さの約1/10の深さの分離溝
10を形成する。
この分離溝10はホットプレスにより一体化して未焼成
セラミツク配線基板を形成するとき同時に形成するよう
にしてもよい。
分離溝10は同時に各スルーホール導体層7の中央を通
るようになる。
なむ、この分離溝10の形成によって各配線層を相互接
続している補助配線層9が切断されることはない。
(3)次に上記大形未焼成配線基板を1100℃〜12
00℃で焼成し焼成セラミック配線基板にする。
その後者配線層4及び6を相互接続する補助配線層8及
び9をそれぞれ電気メツキ用−電極として基板上に露出
する配線層4,5,6上面にNi又はAuメッキを施す
然る後、焼威犬形セラミック配線基板を上記分離溝10
に沿って切断し、第3図に示すようなセラミックパッケ
ージを得る。
以上実施例で説明したような本発明によれば下記の理由
から上記目的が遠戚できる。
すなわち、本発明によれば、未焼成セラミック配線基板
の状態で各セラミック基板毎に分離する分離溝を形成し
ても、この分離溝をスルーホール導体層上に形成するた
め、このスルーホール導体層内部で接続してむり、配線
相互間を接続しているメッキ用補助配線層が切断される
ことがない。
したがって、その後め焼成し、配線の二端を電極とし電
気メツキ法により、配線層上にメッキを施すことができ
る。
また、未焼成セラミツク基板の状態のときに形成した深
い分離溝を基線として、焼成後者セラミック配線基板に
切断することから、切断を容易ならしめ、かつ確実に切
断できる。
さらに本発明によれば、分離溝を未焼成セラミック基板
に形成しておくから、ダイヤモンドカッターを使う必要
がなく、かつカッターの消耗がない。
したがって、安価なセラミック配線基板を提供すること
ができる。
本発明は上記実施例に限定されず、これ以外に下記の形
態で実施できるものである。
上記実施例においては、上下層間の二つの配線層を相互
接続するスルーホール導体層に、各セラミック配線基板
に分離する分離溝を形成したが、上下層間暫4相互接続
するスルーホール導体層とは別に、各配線層を相:亙接
続する補助配線層の切断を防接するためにス1ノ←二ホ
ール導体層を設け、このスルーホ−ル導体層に分離溝を
形成するようにしてもよい。
、、。また、未焼成セラミツク配線基
板に形成する分離溝は基板の両面にそれぞれ形感するよ
うにしてもよい。
この場合、分離溝の形 によって各配線層を相互接続し
ているメッキ用 助配線層が切断されないような配線パ
ターンに る。
本発明は一般に、パッケージ以外に単なるセラミック配
線基板を形成する場合べも利用できるも□ のであり、多層セラミック配線基板に限らず、単層セラ
ミック配線基板の製造に利用できるものである。
【図面の簡単な説明】
第1図は本発明製造工程の未焼成セラミック配線基板を
示し、aは平面図、bはA −A断面図、Cは下面図、
第2図は本発明製造工程の分離溝形成した状態を示す断
面拡大図、第3図は本発明により得られたセラミック配
線基板を示すもので、a平面図、bは断面図、Cは下面
図を示すものである0 1.2,3・・・・・・セラミック板、4,5,6・・
・・・・配線層、7・・・・・・スルーホール導体層、
8,9・・・・・・補助配線層、10・・・・・・分離
溝。

Claims (1)

    【特許請求の範囲】
  1. 1 未焼成セラミツク大形基板主面に単位配線層ご〈タ
    ーンをくりかえし複数形成するとともに、上記単位配線
    層パターン毎に上記大形基板を個別基板に分離すべき境
    界線p二横切る各配線層に対し、上記境界線上に位置す
    るようにスルーホール導体層を配設し、前記スルーホー
    ル導体層を通る境界線上に沿って土即スルーホーノ、し
    導体層より幅の細い分離溝を形成した後、上記大形基板
    を焼成し1、しかる後、上記スルーホール導体層の一部
    を電極の通路として利用した電気メツキ法により上記分
    離溝によって2公事れる上記各配線層にメッキを施し、
    然る後、上記分離溝に沿って上記大形基板を個別基板に
    切断することを特徴とするセラミック配線基板の製造法
JP4969675A 1975-04-25 1975-04-25 セラミツク配線基板の製造法 Expired JPS5842639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4969675A JPS5842639B2 (ja) 1975-04-25 1975-04-25 セラミツク配線基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4969675A JPS5842639B2 (ja) 1975-04-25 1975-04-25 セラミツク配線基板の製造法

Publications (2)

Publication Number Publication Date
JPS51125865A JPS51125865A (en) 1976-11-02
JPS5842639B2 true JPS5842639B2 (ja) 1983-09-21

Family

ID=12838334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4969675A Expired JPS5842639B2 (ja) 1975-04-25 1975-04-25 セラミツク配線基板の製造法

Country Status (1)

Country Link
JP (1) JPS5842639B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS561595A (en) * 1979-06-15 1981-01-09 Matsushita Electric Works Ltd Method of forming electric path for circuit board
JPS57184240A (en) * 1981-02-09 1982-11-12 British Telecomm Integrated circuit chip carrier and method of producing same
JPS58170041A (ja) * 1982-03-31 1983-10-06 Narumi China Corp パツケ−ジ用積層体及びその製造方法
JPS6024093A (ja) * 1984-06-04 1985-02-06 株式会社日立製作所 セラミツク配線基板の製造法
JPH0783068B2 (ja) * 1985-07-01 1995-09-06 日本電気株式会社 半導体装置用パツケ−ジの製造方法
JPS6381892A (ja) * 1986-09-25 1988-04-12 双信電機株式会社 電気回路用複数取り基板の分割法
JPH0274056A (ja) * 1988-09-09 1990-03-14 Matsushita Electric Ind Co Ltd チップキャリア及びチップキャリアアレイ
JPH0346518Y2 (ja) * 1988-11-24 1991-10-01
JPH0550731U (ja) * 1991-12-05 1993-07-02 オリジン電気株式会社 絶縁基板,それを用いた半導体装置および回路装置
JPH0832204A (ja) * 1994-07-19 1996-02-02 Dowa Mining Co Ltd セラミックス配線基板の製造方法
JP4554831B2 (ja) * 2001-02-13 2010-09-29 ローム株式会社 個片基板の製造方法および個片基板並びに集合基板
JP4721926B2 (ja) * 2005-06-28 2011-07-13 京セラ株式会社 多数個取り配線基板
JP6301645B2 (ja) * 2013-12-19 2018-03-28 京セラ株式会社 多数個取り配線基板、配線基板および電子装置

Also Published As

Publication number Publication date
JPS51125865A (en) 1976-11-02

Similar Documents

Publication Publication Date Title
US4328530A (en) Multiple layer, ceramic carrier for high switching speed VLSI chips
US7652213B2 (en) Internal conductor connection structure and multilayer substrate
JP4703342B2 (ja) 配線基板の製造方法
JPS5842639B2 (ja) セラミツク配線基板の製造法
JPH0236285Y2 (ja)
JPH0348495A (ja) 多層セラミツク基板
KR100489820B1 (ko) 세라믹 다층기판 및 그 제조방법
JP2008153441A (ja) 配線基板およびその製造方法
JP4277012B2 (ja) 多数個取り配線基板
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JPS6024093A (ja) セラミツク配線基板の製造法
JPH10289964A (ja) 配線基板とその製造方法
JPH05327222A (ja) セラミック多層配線基板
EP0098114B1 (en) Leadless chip carrier semiconductor integrated circuit device
JP2945291B2 (ja) セラミック多層基板
JPS5996791A (ja) 配線板及びその製造方法
JPH01179389A (ja) 回路配線基板の製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH07221433A (ja) セラミック回路基板及びその製造方法
JPH03215995A (ja) 多層配線モジュール
JPH0727989B2 (ja) セラミックパッケージ型半導体装置の製造方法
JPH03133136A (ja) 集積回路用パッケージの製造方法
JPH0738217A (ja) セラミック基板
JPH0750462A (ja) 電子回路基板
JPH0653004A (ja) 角形チップ抵抗器およびその製造方法