JP2945291B2 - セラミック多層基板 - Google Patents
セラミック多層基板Info
- Publication number
- JP2945291B2 JP2945291B2 JP6324496A JP32449694A JP2945291B2 JP 2945291 B2 JP2945291 B2 JP 2945291B2 JP 6324496 A JP6324496 A JP 6324496A JP 32449694 A JP32449694 A JP 32449694A JP 2945291 B2 JP2945291 B2 JP 2945291B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic multilayer
- substrate
- multilayer substrate
- semiconductor chip
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
プをフリップチップ方式で実装するようにしたセラミッ
ク多層基板に関するものである。
るため、セラミック多層基板に半導体チップをフリップ
チップ方式で実装したIC製品の需要が益々増大してい
る。一般に、フリップチップは、ワイヤボンディング用
として製造された半導体チップをそのままフリップチッ
プ用のチップとして流用することが多い。従って、チッ
プ側の電極部(バンプ)は、チップの外周に一列に並ん
で形成されている。一方、セラミック多層基板も、小型
化のために多層化する傾向にあり、多層基板ではチップ
直下の基板内層に何層もの導体や誘電体を形成してい
る。このため、内層の導体や誘電体とセラミック基材と
の間で焼成収縮に微妙なミスマッチがあり、これが原因
で焼成後の基板に反りが生じることが多い。
縮のミスマッチにより生じるセラミック多層基板の反り
が凸反りである場合には、図6に示すように、半導体チ
ップ11がセラミック多層基板17から浮き上がってし
まい、セラミック多層基板17の表面のパッド13と、
半導体チップ11の電極部14に形成されたバンプ15
との接続が不完全となる。これを防ぐために、セラミッ
ク多層基板17の反りを15μm以下(1チップ当た
り)に抑えることが要求されることが多い。
板焼成後に基板表面を研磨して平坦化し、その後に、基
板表面にフリップチップ接続用のパッドを薄膜形成又は
印刷焼成することが考えられる。しかしながら、この方
法では、基板表面の研磨やパッドの薄膜形成又は印刷焼
成という手間のかかる工程を追加しなければならないた
め、製造コストが大幅に高くなる欠点がある。しかも、
基板焼成後は、焼成前のグリーンシートに比して2割程
度も焼成収縮すると共に、基板表面における印刷塗料の
にじみが大きく、ファインパターン化にも限界がある。
たものであり、従ってその目的は、基板表面を研磨しな
くても、基板の凸反りによる半導体チップの浮き上がり
を防止することができて、半導体チップの接続信頼性を
向上できると共に、ファインパターン化・低コスト化の
要求も満たすことができるセラミック多層基板を提供す
ることにある。
に、本発明の請求項1のセラミック多層基板は、グリー
ンシートを積層・焼成して成り、基板表面に半導体チッ
プをフリップチップ方式で実装する多数のパッドが列設
されたものにおいて、前記パッドの列の内側領域に穴部
が形成されたグリーンシートを最上層に積層して焼成す
ることで、前記基板表面のうちの前記パッドの列の内側
領域に、前記半導体チップの下面に対向する凹部を形成
した構成としたものである。
リーンシートを積層し、1000℃以下で焼成しても良
い。
の内側領域に形成された凹部が半導体チップ(フリップ
チップ)の下面に対向し、凹部底面と半導体チップとの
間にある程度の隙間が開いた状態となる。このため、た
とえ、セラミック多層基板が凸反りして、凹部底面が凸
反りしたとしても、凹部底面が半導体チップの下面に当
接することが避けられ、基板の凸反りによる半導体チッ
プの浮き上がりが防止される。更に、穴部が形成された
グリーンシートを最上層に積層して焼成すれば、セラミ
ック多層基板の製造に用いられるグリーンシート積層法
で基板表面に凹部を形成することができ、凹部の形成も
容易である。
し、1000℃以下で焼成してセラミック多層基板を作
れば、予めグリーンシート上に微細なパターンを印刷に
より容易に形成できると共に、基板の熱膨張係数がアル
ミナ多層基板よりもかなり小さく、半導体チップ(S
i)の熱膨張係数に近いので、半導体チップをフリップ
チップ方式で基板表面に直接接合しても、その接合部に
発生する熱応力は小さく、熱サイクル疲労による接続不
良の発生が抑えられる。勿論、低温焼成による製造コス
トの削減も期待できる。
づいて説明する。図1及び図2に示すように、半導体チ
ップ11の下面外周の4辺部には、それぞれ多数の電極
部14がほぼ等ピッチで一列に形成され、各電極部14
にバンプ15が形成されている。一方、セラミック多層
基板12の表面には、上記半導体チップ11の電極部1
4の配列と同じパターンで多数のパッド13が形成さ
れ、この基板表面のうちのパッド13の列の内側領域
に、半導体チップ11の下面に対向する凹部16が形成
されている。このセラミック多層基板12の各パッド1
3に対して、フリップチップ方式で半導体チップ11の
各電極部14がバンプ15により接合されている。
ック多層基板12の製造方法を説明する。まず、CaO
−Al2 O3 −SiO2 −B2 O3 系のガラス粉末60
wt%とアルミナ粉末40wt%とを混合した粉体に、
可塑剤(例えばDOP)、バインダー(例えばアクリル
樹脂)、溶剤(トルエン、キシレン、アルコール類)を
加え、十分に混練して粘度2000〜40000cps
のスラリーを作成し、ドクターブレード法によって例え
ば0.3mmと0.05mm厚の低温焼成用のグリーン
シート21,22(図4参照)を形成する。ここで、
0.05mm厚のグリーンシート22は、最上層に積層
するグリーンシートであり、これに、層間接続用の0.
05〜1.00mmφ程度のビアホール23と凹部16
形成用の角穴部24とを打抜き型やパンチングマシーン
で打ち抜き形成する。また、0.3mm厚のグリーンシ
ート21には、ビアホール23のみを打ち抜き形成す
る。
に接続できるように、各グリーンシート21,22のビ
アホール23にAg系導体材料を充填した後、各グリー
ンシート21,22上に、導体パターン25をAg、A
g−Pd、Ag−Pt、Ag−Pd−Pt等の導体材料
ペーストを使用してスクリーン印刷すると共に、最上層
に積層される0.05mm厚のグリーンシート22上に
は、フリップチップ接続用の多数のパッド13も上記導
体材料ペーストを使用してスクリーン印刷する。このよ
うにして導体パターン25が印刷された複数枚(例えば
4枚)のグリーンシート21,22を、位置決め孔によ
り正確に位置決めして積層し、最上層には、フリップチ
ップ接続用の多数のパッド13が印刷された0.05m
m厚のグリーンシート22を積層し、この積層体を例え
ば80〜150℃、50〜250kg/cm2 の条件で
熱圧着して一体化する。次いで、この積層体を電気式連
続ベルト炉を使用して、空気中で900℃、20分の保
持条件で焼成し、図4に示すようなセラミック多層基板
12を作成する。このセラミック多層基板12は、最上
層のグリーンシート22に形成された角穴部24が焼成
後に凹部16となる。
板12は、図1(a)に示すように、基板表面の凹部1
6が半導体チップ11(フリップチップ)の下面に対向
し、凹部16の底面と半導体チップ11との間にある程
度の隙間が開いた状態となる。このため、図1(b)に
示すように、たとえ、セラミック多層基板11が凸反り
して、凹部16の底面が凸反りしたとしても、凹部16
の底面が半導体チップ11の下面に当接することが避け
られ、セラミック多層基板12の凸反りによる半導体チ
ップ11の浮き上がりが防止され、セラミック多層基板
12の各パッド13と半導体チップ11の各電極部14
とが確実に接続される。
実施例のセラミック多層基板12では、パッド13の列
の反りは最大12μmであり、凹部16の底面の対角線
の反りは最大26μmであり、凹部16の深さ(50μ
m)よりも低かった。従って、セラミック多層基板12
が凸反りしたとしても、凹部16の底面がパッド13よ
り高くなることはなく、半導体チップ11がセラミック
多層基板12から浮き上がってしまうことがない。従っ
て、本実施例のセラミック多層基板12を用いると、実
装歩留りが100%となり、接続不良品は発生しなかっ
た。
に、凹部形成用の0.05mm厚のグリーンシート22
を用いないで、0.3mm厚のグリーンシート21のみ
を積層して焼成したセラミック多層基板17を用いた場
合、本発明者が行った試験結果によれば、パッド13の
列の反りは最大11μmであり、チップ接合面の対角線
の反りは最大24μmであった。このようなセラミック
多層基板17にフリップチップ方式で半導体チップ11
を実装した場合には、セラミック多層基板17が凸反り
していると、図6に示すように、半導体チップ11がセ
ラミック多層基板17から浮き上がってしまう。本発明
者が行った試験結果によれば、図5のセラミック多層基
板17を用いると、実装歩留りが89%となり、接続不
良品が11%も発生した。
多層基板12,17の反りが円周で近似できるとすれ
ば、チップ接合面の高低差hは次式で算出できる。 h=a×sinθ ……(1) この場合、θは小さく、a=r×θ、sinθ=θ、θ
=L/rと近似できるので、(1)式は次のようにな
る。 h=r×θ2 =L2 /r ……(2) この(2)式において、反りの曲率半径rが一定と仮定
すると、チップ接合面の高低差hは長さLの2乗に比例
するので、本実施例と図5(比較例)とを比較した場
合、チップ接合面の高低差hの比が (チップ接合面の辺÷対角線)2 =1/2 となる。つまり、本実施例のセラミック多層基板12
は、反りによるチップ接合面の高低差hが図5(比較
例)の場合の1/2となり、フリップチップ実装の信頼
性を向上できることが理論上からも証明される。
ンシート21を3枚積層したが、これを2枚以下又は4
枚以上積層するようにしても良い。また、グリーンシー
ト21,22の厚みは0.3mm、0.05mmに限定
されず、この厚みを用途等に応じて適宜変更しても良い
ことは言うまでもない。また、本実施例は、セラミック
多層基板12を低温焼成セラミック多層基板により構成
したので、セラミック多層基板12の熱膨張係数が半導
体チップの熱膨張係数に近くなるという利点があるが、
低温焼成セラミックに代えて、アルミナ基板により構成
しても良く、この場合でも本発明の所期の目的は達成で
きる。
形状に限定されず、円形等、他の形状であっても良い
等、要旨を逸脱しない範囲内で種々変更して実施できる
ことは言うまでもない。
の請求項1のセラミック多層基板によれば、基板表面の
パッドの列の内側領域に形成された凹部が半導体チップ
(フリップチップ)の下面に対向し、両者間に隙間が開
いた状態となるため、この隙間により基板の凸反りを逃
げることができて、基板の凸反りによる半導体チップの
浮き上がりを防止することができる。従って、従来のよ
うに基板表面を研磨しなくても、基板の凸反りによる半
導体チップの浮き上がりを防止することができて、フリ
ップチップの接続信頼性を向上できると共に、パッド印
刷も焼成前に行うことができ、ファインパターン化・低
コスト化の要求も満たすことができる。
グリーンシートを最上層に積層して焼成することで基板
表面に凹部を形成したので、セラミック多層基板の製造
に用いられるグリーンシート積層法で基板表面に凹部を
容易に形成することができて、生産性を向上することが
できる。
ンシートを用いたので、セラミック多層基板の熱膨張係
数を半導体チップの熱膨張係数に近づけることができ
て、接続の信頼性を向上させることができる。
プ実装部分の縦断面図、(b)はセラミック多層基板が
凸反りした時のフリップチップ実装部分の状態を示す縦
断面図である。
を説明する図である。
の要部を示す縦断面図である。
面図である。
した時のフリップチップの接合状態を示す縦断面図であ
る。
ック多層基板、13…パッド、14…電極部、15…バ
ンプ、16…凹部、21,22…グリーンシート、23
…ビアホール、24…角穴部、25…導体パターン。
Claims (2)
- 【請求項1】 グリーンシートを積層・焼成して成り、
基板表面に半導体チップをフリップチップ方式で実装す
る多数のパッドが列設されたセラミック多層基板におい
て、 前記パッドの列の内側領域に穴部が形成されたグリーン
シートを最上層に積層して焼成することで、前記基板表
面のうちの前記パッドの列の内側領域に、前記半導体チ
ップの下面に対向する凹部を形成したことを特徴とする
セラミック多層基板。 - 【請求項2】 低温焼成用のグリーンシートを積層し、
1000℃以下で焼成して成ること特徴とする請求項1
に記載のセラミック多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6324496A JP2945291B2 (ja) | 1994-12-27 | 1994-12-27 | セラミック多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6324496A JP2945291B2 (ja) | 1994-12-27 | 1994-12-27 | セラミック多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08181251A JPH08181251A (ja) | 1996-07-12 |
JP2945291B2 true JP2945291B2 (ja) | 1999-09-06 |
Family
ID=18166462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6324496A Expired - Lifetime JP2945291B2 (ja) | 1994-12-27 | 1994-12-27 | セラミック多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2945291B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10173089A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | ワイヤレスチップ実装基板、ワイヤレスチップ実装構造および前記ワイヤレスチップ実装基板の製造方法 |
JP2005108950A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | セラミックモジュール部品およびその製造方法 |
JP2020031130A (ja) * | 2018-08-22 | 2020-02-27 | トヨタ自動車株式会社 | 半導体装置 |
CN111446213A (zh) * | 2020-03-23 | 2020-07-24 | 维沃移动通信有限公司 | 一种电路板以及电子设备 |
-
1994
- 1994-12-27 JP JP6324496A patent/JP2945291B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH08181251A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703980B2 (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
JP2996510B2 (ja) | 電子回路基板 | |
JP2001168125A (ja) | 半導体装置 | |
JP2945291B2 (ja) | セラミック多層基板 | |
JPS5842639B2 (ja) | セラミツク配線基板の製造法 | |
JP3508905B2 (ja) | 配線基板とその製造方法 | |
JP4637720B2 (ja) | 半導体装置およびその製造方法 | |
JP3091378B2 (ja) | セラミック多層基板 | |
JP4868196B2 (ja) | セラミック多層基板の製造方法 | |
JPH0983141A (ja) | セラミック多層基板の製造方法 | |
JP2004247464A (ja) | 半導体装置及びその製造方法 | |
EP2480058B1 (en) | Multi-layer substrate and manufacture method thereof | |
EP0100727B1 (en) | Semiconductor device comprising a ceramic base | |
JPH0992780A (ja) | 多層配線基板及び表面実装型電子部品の実装方法 | |
JPH10242324A (ja) | 電極を内包したセラミック基板およびその製造方法 | |
JP3783754B2 (ja) | 絶縁性基板および半導体装置および半導体実装装置 | |
JP2001244578A (ja) | 積層基板 | |
JPS60263447A (ja) | 電子回路パツケ−ジ | |
JPS6055648A (ja) | 高密度実装基板 | |
KR20050081472A (ko) | 볼 그리드 어레이 패키지 및 그의 제조 방법 | |
JPH0727989B2 (ja) | セラミックパッケージ型半導体装置の製造方法 | |
JPH11233674A (ja) | セラミックス基板の製造方法 | |
JP2006185977A (ja) | 配線基板 | |
JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
JP2002151805A (ja) | 多数個取りセラミック配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100810 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100810 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110810 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20130810 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |