JPS60263447A - 電子回路パツケ−ジ - Google Patents

電子回路パツケ−ジ

Info

Publication number
JPS60263447A
JPS60263447A JP11967284A JP11967284A JPS60263447A JP S60263447 A JPS60263447 A JP S60263447A JP 11967284 A JP11967284 A JP 11967284A JP 11967284 A JP11967284 A JP 11967284A JP S60263447 A JPS60263447 A JP S60263447A
Authority
JP
Japan
Prior art keywords
ceramic substrate
multilayer ceramic
pad
connection
conductive rubber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11967284A
Other languages
English (en)
Inventor
Takeshi Kiyono
健 清野
Masaya Ikeda
池田　連也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11967284A priority Critical patent/JPS60263447A/ja
Publication of JPS60263447A publication Critical patent/JPS60263447A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H01L23/4828—Conductive organic material or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の属する技術分野の説明 本発明はコンピュータ装置、電子交換装置等における電
子回路パッケージに関するもので、特に高密度、多層化
、多集積回路に適したパッケージの構造に関する。
（２）従来技術の説明 従来、この種の電子回路パッケージは第２図に示すよう
にタングステンＷやモリブデン（ＭＯ）のペーストをア
ルミナ（Ａ１２０３）を主成分としたグリーンシート板
に印刷し、１３００℃以上の高温で焼成した、電源回路
１１、入出力接続ピンパッド１２、上部信号配線用接続
パッド１３、ヴイアホール１４を有する多層セラミック
基板１と、入出力接続ピンパッド１２に銀ロウ付された
入出力接続ピン３と、上部信号配線用パッド１３に接続
した薄膜およびメッキプロセスからなる多層微細信号回
路２３と、ポリイミド樹脂等からなる有機絶縁層２４と
、有機絶縁層２４上に実装された集積回路５および接続
用パッド２５に結合したり−ド５１とからなっていた。
この構成によるときには、信号回路２３と有機絶縁層２
４とは、多層セラミック基板ｌの形成並びに接続ピン３
のロウ付は後に形成する必要があるが、接続ピン３がつ
いた状態で信号回路２３および有機絶縁層２４を構成す
ることは大変難しく、ひいては歩留リ、コスト、製造リ
ードタイムの点からも問題になるという欠点があった。
（３）発明の詳細な説明 本発明は製造工程上の上記問題点を解消し、製造組立て
が容易なパッケージを提供することにある。
（４）発明の構成 本発明は一方の面に接続用パッドを有し、もう一方の面
に接続用ピンを有する第１のセラミック回路基板と、一
方の面に有機絶縁膜およびこの有機絶縁膜上に半導体素
子用接続パッドを有し、もう一方の面に接続用パッドを
有する第２のセラミック回路基板と、前記第１のセラミ
ック回路基板の接続用パッドと第２のセラミック回路基
板の接続用パッドとを接続する異方性導電ゴムと、前記
有機絶縁膜上の半導体素子用接続パッドに結合した半導
体素子とからなる電子回路パッケージであ１　６゜ （５）実施例の説明 次に、本発明の実施例について図面を参照して詳細に説
明する。
第１図に本発明の一実施例を示す。なお、図中、第２図
と同一構成部分には同一番号を付して説明する。図にお
いて、本発明のパッケージは多層セラミック基板ｌと、
ポリイミド絶縁層２４を有する多層セラミック基板２と
、入出力接続ピン３と、多層セラミック基板ｌと多層セ
ラミック基板２との間に介在させて両者を接続する異方
性導電ラバーシート４と、ポリイミド絶縁層２４上に接
合した集積回路５とからなっている。
多層セラミック基板ｌは９２％アルミナグリーンシート
を約１３００℃の還元雰囲気中で焼成したもので、その
内層に共通となる電源回路１１、下面に入出力ピンパッ
ド１２、上面に接続パッド１３を有し、さらに両パッド
１２　、１３と内層間を接続するヴイアホール１４を有
しており、それらはＷもしくはＭｏ材質からなっている
。また、入出力ビンパッド１２と接続パッド１３とはＮ
ｉメッキが２〜３μの厚さにかけられており、入出力ビ
ンパッド１２は入出力接続ピン３に銀ロウ付されている
。また、接続パット１３は異方性導電ラバーシート４を
介して多層セラミック基板２の下面の接続パッド２１に
接続させである。多層セラミック基板２は接続パッド２
１と上部微細パターン２３及び両者を接続するグイアホ
ール２２とを有しており、それらは多層セラミック基板
ｌに設けた各パッド並びにヴイアホールと同様にＷもし
くはＭｏ材質からなっている。更にこのセラミック基板
２は、薄膜（Ｔｉ−Ｐｄ）とんメッキによる１０〜３０
μ巾の微細パターン２３およびポリイミド有機樹脂から
なる有機絶縁層２４で多層化されている。
有機絶縁層２４上に形成された接続用パッド２５はＭメ
ッキ（１０μ厚）からな９、集積回路５のり一ド５１と
はＡｕ−Ａｕ熱圧着接合をしている。ここで集積回路５
は通常ＴＡＢ　（Ｔａｐｅ　Ａｕｔｏｍａｔｉｃ　Ｂｏ
ｎｄｉｎｇ）と呼ばれている構造をなしている。このよ
うな微細パターン２３および有機絶縁層２４を形成する
には通常、薄膜（蒸着、スパッタ）露光・現像を含むＰ
Ｒ（フォトレジスト）工程、メッキ、エツチング工程が
必要であるが１本発明によればこの工程を接続パッド２
１とヴイアホール２２のみを有する平板なセラミック基
板上に形成できるため、作業が行ないやすく歩留りも向
上する。ｔｆｃ多層セラミック基板１には電源回路１１
のみを共通パターンとして入れればよく、上部の多層セ
ラミック基板２の個別パターンや集積回路５に問題が発
生した場合には、異方性導電ラバーシート４をはずすこ
とにより別の良品ととりかえることも可能である。
尚ここで使用されているポリイミド有機樹脂は、耐熱性
が４００℃程度であるため、多層セラミック基板ｌもし
くは２の焼成（１３００℃）前、または接続ピン３のロ
ウ付け（８００°Ｇ）前に形成することは不可能である
。また、図示はしていないが多層セラミック基板１と多
層セラミック基板２とをそれぞれ上下方向からおしつけ
るとともに、導電性ラバーシート４を厚さ方向にのみ電
気を通すためのホルダーが必要であることはいうまでも
ない。
（６）発明の詳細な説明 本発明は以上説明したように、共通電源を有する多層セ
ラミック基板と個別微細パターンを有する多層セラミッ
ク基板とに分離し、両者を導電ゴムで接続構成したため
、平坦な基板に対してＰＲ、メッキ、エツチングなどの
工程を容易に行うことができ、ひいてはコストダウン、
リードタイム短縮、歩留りの向上を図り、あわせて基板
の互換性を得ることができるなどの効果を有するもので
ある。
【図面の簡単な説明】
第１図は本発明の実施例を示す断面図、第２図は従来例
を示す断面図である。 ｌ・・・多層セラミック基板、２・・・多層セラミック
基板、３・・・入出力接続ピン、４・・・異方性導電ラ
バーシート、５・・・集積回路、１１・・・電源回路、
１２・・・入力出接続ビンパッド、１３・・・接続パッ
ド、１４・・・ダイアホール、２１・・・接続ハツト、
２２・・・ダイアホール、２３・・・微細パターン、２
４・・・有機絶縁層、２５・・・接続用パッド、５１・
・・リード 艷 特許出願人　日本電気株式会社 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. （１）一方の面に接続用パッドを有し、もう一方の面に
    接続用ピンを有する第１のセラミック回路基板と、一方
    の面に有機絶縁膜とこの有機絶縁膜上に半導体素子用接
    続パッドを有し、もう一方の面に接続用パッドを有する
    第２のセラミック回路基板と、前記第１のセラミック回
    路基板の接続用パッドと第２のセラミック回路基板の接
    続用パッドとを接続する異方性導電ゴムと、前記有機絶
    縁膜上の半導体素子用接続パッドに結合した半導体素子
    とからなることを特徴とする電子回路パッケージ。
JP11967284A 1984-06-11 1984-06-11 電子回路パツケ−ジ Pending JPS60263447A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11967284A JPS60263447A (ja) 1984-06-11 1984-06-11 電子回路パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11967284A JPS60263447A (ja) 1984-06-11 1984-06-11 電子回路パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS60263447A true JPS60263447A (ja) 1985-12-26

Family

ID=14767190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11967284A Pending JPS60263447A (ja) 1984-06-11 1984-06-11 電子回路パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS60263447A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224958A (ja) * 1986-03-19 1987-10-02 ヒエミ−　ウント　フイルタ−　ゲゼルシヤフト　ミツト　ベシユレンクタ−　ハフツング 相互に積層された主モジユ−ルを有する電子装置
JPS6332958A (ja) * 1986-05-07 1988-02-12 デイジタル　イクイプメントコ−ポレ−シヨン 導体基板上に半導体を取外し可能に取付けるシステム
US5014161A (en) * 1985-07-22 1991-05-07 Digital Equipment Corporation System for detachably mounting semiconductors on conductor substrate
US5382829A (en) * 1992-07-21 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Packaged microwave semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014161A (en) * 1985-07-22 1991-05-07 Digital Equipment Corporation System for detachably mounting semiconductors on conductor substrate
JPS62224958A (ja) * 1986-03-19 1987-10-02 ヒエミ−　ウント　フイルタ−　ゲゼルシヤフト　ミツト　ベシユレンクタ−　ハフツング 相互に積層された主モジユ−ルを有する電子装置
JPS6332958A (ja) * 1986-05-07 1988-02-12 デイジタル　イクイプメントコ−ポレ−シヨン 導体基板上に半導体を取外し可能に取付けるシステム
US5382829A (en) * 1992-07-21 1995-01-17 Mitsubishi Denki Kabushiki Kaisha Packaged microwave semiconductor device
US5534727A (en) * 1992-07-21 1996-07-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
JP2996510B2 (ja) 電子回路基板
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
JPH0236285Y2 (ja)
US6077728A (en) Method of producing a ceramic package main body
JPS60263447A (ja) 電子回路パツケ−ジ
US4965700A (en) Thin film package for mixed bonding of chips
JPS62122258A (ja) マルチチツプパツケ−ジ
JP2837521B2 (ja) 半導体集積回路装置およびその配線変更方法
JPS6142159A (ja) 電子回路パツケ−ジ
JPH06112355A (ja) セラミックパッケージ
JP2580727B2 (ja) 多層プリント基板の配線方法
JPS6140048A (ja) 電子回路パツケ−ジ
CN111683459B (zh) 一种在ltcc基板高平整表面上高精密微细线条的制作方法
CN211183933U (zh) 一种平衡式布局的微型化振荡器
JP2002151805A (ja) 多数個取りセラミック配線基板
JPH0574943B2 (ja)
JPH0462457B2 (ja)
JP3015504B2 (ja) 半導体装置
JPS6226896A (ja) 電子回路パツケ−ジ
JPH03133136A (ja) 集積回路用パッケージの製造方法
JP2001210746A (ja) 半導体素子搭載用基板
JPH1079402A (ja) 半導体パッケージ
EP0343379A2 (en) Thin film package for mixed bonding of a chip
JPH0240937A (ja) 半導体パッケージ
JPH09232505A (ja) マルチチップモジュールの製造方法及びマルチチップモジュール