JPS6226896A - 電子回路パツケ−ジ - Google Patents
電子回路パツケ−ジInfo
- Publication number
- JPS6226896A JPS6226896A JP60166494A JP16649485A JPS6226896A JP S6226896 A JPS6226896 A JP S6226896A JP 60166494 A JP60166494 A JP 60166494A JP 16649485 A JP16649485 A JP 16649485A JP S6226896 A JPS6226896 A JP S6226896A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit package
- circuit board
- semiconductor element
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の４ＩＩ用分野〕
本発明は、コンビ息−タ、等の゛電子装置に使用される
電子回路パッケージに関し、時に高密度多層化された集
積回路を搭載した電子回路パッケージに関する。
電子回路パッケージに関し、時に高密度多層化された集
積回路を搭載した電子回路パッケージに関する。
従来、この種の電子回路パッケージは、第２図に示すよ
うに、タングステン（Ｗ）やモリブデン（ＭＯ）、等ノ
べ−ｘ トｔフルミｆ （Ａｌｔ Ｏｓ ） を主成
分としたグリーンシート上に印刷し、約１５００°Ｃの
高温で焼成した電源回路１１．入出力接続ピンパッド２
１．上部信号配線用パッド１２．グイアホール１３を有
するセラミック回路基板１と、入出力接続ピンパッド２
１にロク付けされた入出力接続ピン２２と、上部信号配
）線用パッド１２に接続された薄膜およびメッキプロセ
スからなる微細パターン１４と、ポリイミド樹脂、等か
らなる有機Ｐ！練膜２と、有機絶縁膜２の上に実装され
た半導体素子３とを備える構造のものである。
うに、タングステン（Ｗ）やモリブデン（ＭＯ）、等ノ
べ−ｘ トｔフルミｆ （Ａｌｔ Ｏｓ ） を主成
分としたグリーンシート上に印刷し、約１５００°Ｃの
高温で焼成した電源回路１１．入出力接続ピンパッド２
１．上部信号配線用パッド１２．グイアホール１３を有
するセラミック回路基板１と、入出力接続ピンパッド２
１にロク付けされた入出力接続ピン２２と、上部信号配
）線用パッド１２に接続された薄膜およびメッキプロセ
スからなる微細パターン１４と、ポリイミド樹脂、等か
らなる有機Ｐ！練膜２と、有機絶縁膜２の上に実装され
た半導体素子３とを備える構造のものである。
しかし、このような構造の電子回路パッケージの場合、
微細パターン１４と有機絶＃膜２は、セラミック回路基
板１の形成と入出力接続ピン２２のロク付けの後に形成
する必要があり、この結果、入出力接続ピンパッド２１
に入出力接続ピン２２がロク付けされた状態で、＃細パ
ターン１４および有機絶縁！２を形成することは、困難
であり、かつ、少貿シの低下、コストの上昇、製造リー
ドタイムの延長、等、電子回路パッケージを製造する９
えにおいて問題になるという欠点がある。
微細パターン１４と有機絶＃膜２は、セラミック回路基
板１の形成と入出力接続ピン２２のロク付けの後に形成
する必要があり、この結果、入出力接続ピンパッド２１
に入出力接続ピン２２がロク付けされた状態で、＃細パ
ターン１４および有機絶縁！２を形成することは、困難
であり、かつ、少貿シの低下、コストの上昇、製造リー
ドタイムの延長、等、電子回路パッケージを製造する９
えにおいて問題になるという欠点がある。
本＠明の電子回路パッケージは、上記欠点を解決するも
のであって、セラεツク回路基板に接続される接続用パ
ッドを有し、プリント基板、等との接続はこの接続用パ
ッドを介して行なわれる０〔実施例〕 次に本発明について図面をｈ照して説明する０第１図は
本発明の一実施例のｒａ面図である０本発明の電子回路
パッケージは、有機絶縁膜２を有するセラミック回路基
板１と、有機絶縁膜２の上に接続された半導体素子３と
、接続用バッド４とを備える構造のものである０ここで
、セラミック回路基板１はアルミナ（Ａ１２０ｓ ）を
主成分とするグリーンシートを約１３００°Ｃの環元雰
囲気で焼成したもので、その内層に共通となる電源回路
ＩＬ上部信号配、嶽用バパッ１２と内層間接続用のヴイ
アホール１３とを有しており、それらはタングステン（
Ｗ）やモリブデン（Ｍｏ）、寺を成分としている。有機
絶縁ｄ２はポリイミド樹脂等を成分とし、内層としてチ
タン−パラジウム（Ｔｉ−Ｐｄ）薄膜と金（Ａｕ）メッ
キによる１０〜３０μｍ の幅の微細パターン１４およ
び内層間接続用のグイアホール１５を有し、上部には半
導体素子用接続パッド１６を有する。半導体素子３は半
導体素子用接続パッド１６ｉＣノ・ンダ付け、ワイヤボ
ンディング、等の方法で接続されている。
のであって、セラεツク回路基板に接続される接続用パ
ッドを有し、プリント基板、等との接続はこの接続用パ
ッドを介して行なわれる０〔実施例〕 次に本発明について図面をｈ照して説明する０第１図は
本発明の一実施例のｒａ面図である０本発明の電子回路
パッケージは、有機絶縁膜２を有するセラミック回路基
板１と、有機絶縁膜２の上に接続された半導体素子３と
、接続用バッド４とを備える構造のものである０ここで
、セラミック回路基板１はアルミナ（Ａ１２０ｓ ）を
主成分とするグリーンシートを約１３００°Ｃの環元雰
囲気で焼成したもので、その内層に共通となる電源回路
ＩＬ上部信号配、嶽用バパッ１２と内層間接続用のヴイ
アホール１３とを有しており、それらはタングステン（
Ｗ）やモリブデン（Ｍｏ）、寺を成分としている。有機
絶縁ｄ２はポリイミド樹脂等を成分とし、内層としてチ
タン−パラジウム（Ｔｉ−Ｐｄ）薄膜と金（Ａｕ）メッ
キによる１０〜３０μｍ の幅の微細パターン１４およ
び内層間接続用のグイアホール１５を有し、上部には半
導体素子用接続パッド１６を有する。半導体素子３は半
導体素子用接続パッド１６ｉＣノ・ンダ付け、ワイヤボ
ンディング、等の方法で接続されている。
従来の技術においては、このような微細パターン１４を
有する有機絶縁膜２を形成するためには。
有する有機絶縁膜２を形成するためには。
通常、薄膜工程、フォトレジスト工程、メッキ工程、エ
ッテング工程の工程が必要であるが、以上説明したよう
に、本発明によれば、これらの工程をピンのない平板の
セラミック回路基板１に対して行なえばよいのであって
、工事が容易で、しかも歩留りも向上するという効果が
ある０
ッテング工程の工程が必要であるが、以上説明したよう
に、本発明によれば、これらの工程をピンのない平板の
セラミック回路基板１に対して行なえばよいのであって
、工事が容易で、しかも歩留りも向上するという効果が
ある０
第１図は本発明の一実施例のｖｆｒ面図、第２図は従来
の電子回路パッケージの一例の断面図である０１・・・
・・・セラミック回路基板、２・・・・・・有機絶縁膜
、３・・・・・・半導体素子、４・・・・・・接続用ツ
ク、ド、１１・・・・電源回路、１２・・・・・・上部
信号配線用／（ラド、１３・・・・・・グイアホール、
１４・・・・・・微細）くターン、１５・・・・・・グ
イアホール、１６・・・・・・半導体素子用接続ノ（ラ
ド、２１・・・・・・入出力接続ビンノくラド、２２・
・・・・・入出力接続ビン。 ＄ ２ 図
の電子回路パッケージの一例の断面図である０１・・・
・・・セラミック回路基板、２・・・・・・有機絶縁膜
、３・・・・・・半導体素子、４・・・・・・接続用ツ
ク、ド、１１・・・・電源回路、１２・・・・・・上部
信号配線用／（ラド、１３・・・・・・グイアホール、
１４・・・・・・微細）くターン、１５・・・・・・グ
イアホール、１６・・・・・・半導体素子用接続ノ（ラ
ド、２１・・・・・・入出力接続ビンノくラド、２２・
・・・・・入出力接続ビン。 ＄ ２ 図
Claims (1)
- 一方の面には有機絶縁膜とこの有機絶縁膜の上に形成
される半導体素子用接続パッドとを有し、かつ、もう一
方の面には接続用パッドを有するセラミック回路基板と
、前記半導体素子用接続パッドに接続される半導体素子
とを備えることを特徴とする電子回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166494A JPS6226896A (ja) | 1985-07-26 | 1985-07-26 | 電子回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60166494A JPS6226896A (ja) | 1985-07-26 | 1985-07-26 | 電子回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6226896A true JPS6226896A (ja) | 1987-02-04 |
Family
ID=15832410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60166494A Pending JPS6226896A (ja) | 1985-07-26 | 1985-07-26 | 電子回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6226896A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472680U (ja) * | 1990-11-06 | 1992-06-26 |
-
1985
- 1985-07-26 JP JP60166494A patent/JPS6226896A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472680U (ja) * | 1990-11-06 | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003991B1 (ko) | 양면 메모리보드 및 그것을 사용한 메모리 모듈 | |
| JP3016910B2 (ja) | 半導体モジュール構造 | |
| JPH04123448A (ja) | 半導体実装装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JPS6226896A (ja) | 電子回路パツケ−ジ | |
| JPH05109977A (ja) | 半導体装置 | |
| JP3537699B2 (ja) | 半導体素子の実装構造体 | |
| JPS62122258A (ja) | マルチチツプパツケ−ジ | |
| JPS60263447A (ja) | 電子回路パツケ−ジ | |
| JP2580727B2 (ja) | 多層プリント基板の配線方法 | |
| JPH0462457B2 (ja) | ||
| JP3128324B2 (ja) | 半導体用セラミックス多層パッケージ | |
| JPS58125859A (ja) | 半導体装置 | |
| JP3867875B2 (ja) | 半導体装置 | |
| JPH01302757A (ja) | 基板集合シート | |
| JPS6142159A (ja) | 電子回路パツケ−ジ | |
| JPH10209332A (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3015504B2 (ja) | 半導体装置 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP2826518B2 (ja) | 半導体装置 | |
| JPH0618240B2 (ja) | マルチチツプパツケ−ジ | |
| JPH02116152A (ja) | 混成集積回路装置 | |
| JPS6185834A (ja) | 半導体装置 | |
| JPS63175452A (ja) | ピングリツドアレイパツケ−ジ |