JP3015504B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3015504B2 JP3015504B2 JP14175491A JP14175491A JP3015504B2 JP 3015504 B2 JP3015504 B2 JP 3015504B2 JP 14175491 A JP14175491 A JP 14175491A JP 14175491 A JP14175491 A JP 14175491A JP 3015504 B2 JP3015504 B2 JP 3015504B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor device
- ceramic
- conductor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
回路基板の外部端子の改良に関する。
回路基板の外部端子の改良に関する。
【０００２】
【従来の技術】従来、演算回路や制御回路に用いられて
いるＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅ
ｄ ｃｉｒｃｕｉｔ）は、サイズが一辺約１０ｍｍ、動
作周波数が約１０ＭＨｚ、発熱量が約２Ｗ、入出力ピン
の本数が１００〜２００、ピンピッチが１５０〜２００
μｍである。これを収めるパッケージに関しては、材料
としてプラスチック、セラミック又はメタルが用いら
れ、形状としてＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ
ａｇｅ）、ＰＧＡ（Ｐｉｎ ＧｒｉｄＡｒｒａｙ）、Ｃ
Ｃ（Ｃｈｉｐ Ｃａｒｒｉｅｒ）などがある。
いるＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅ
ｄ ｃｉｒｃｕｉｔ）は、サイズが一辺約１０ｍｍ、動
作周波数が約１０ＭＨｚ、発熱量が約２Ｗ、入出力ピン
の本数が１００〜２００、ピンピッチが１５０〜２００
μｍである。これを収めるパッケージに関しては、材料
としてプラスチック、セラミック又はメタルが用いら
れ、形状としてＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋ
ａｇｅ）、ＰＧＡ（Ｐｉｎ ＧｒｉｄＡｒｒａｙ）、Ｃ
Ｃ（Ｃｈｉｐ Ｃａｒｒｉｅｒ）などがある。
【０００３】セラミックパッケージは、気密封止性が良
好で信頼性が高いが、材料費が高く、複雑な工程が多い
という欠点がある。このため、セラミックパッケージ
は、大型コンピュータのＣＰＵ（中央処理装置）などの
ＬＳＩを対象として採用される場合が多い。一般に、パ
ッケージに用いられるセラミック回路基板の材料は、ア
ルミナやガラスセラミックであった。近年になって、Ｌ
ＳＩの発熱量の増加に対応するため、窒化アルミニウム
や、Ｗ／Ｃｕなどの材料も用いられるようになってきて
いる。現在では、セラミックとＷ、Ｍｏ、又はＣｕ導体
との同時焼成技術により５層程度のセラミック回路基板
が用いられてきている。
好で信頼性が高いが、材料費が高く、複雑な工程が多い
という欠点がある。このため、セラミックパッケージ
は、大型コンピュータのＣＰＵ（中央処理装置）などの
ＬＳＩを対象として採用される場合が多い。一般に、パ
ッケージに用いられるセラミック回路基板の材料は、ア
ルミナやガラスセラミックであった。近年になって、Ｌ
ＳＩの発熱量の増加に対応するため、窒化アルミニウム
や、Ｗ／Ｃｕなどの材料も用いられるようになってきて
いる。現在では、セラミックとＷ、Ｍｏ、又はＣｕ導体
との同時焼成技術により５層程度のセラミック回路基板
が用いられてきている。
【０００４】一方、プラスチックパッケージは、原材料
が安価であり、製造コストが低いという長所があるが、
セラミックパッケージに比べて耐湿性などの長期信頼性
に欠ける。
が安価であり、製造コストが低いという長所があるが、
セラミックパッケージに比べて耐湿性などの長期信頼性
に欠ける。
【０００５】従来の多層セラミック回路基板を用いた半
導体装置は以下のようにして製造されている。まず、原
料を秤量、混合した後、グリーンシートを成形する。こ
のグリーンシートを適当な大きさに打ち抜き、スルーホ
ールを形成してスルーホールに導電ペーストを充填し、
導体配線を形成する。続いて、各層を位置合わせし加熱
圧着して積層した後、脱脂、脱炭、焼成、表面の研磨を
行う。次に、スパッタ法などの成膜技術と写真食刻法に
より表面導体の微細パターンとＩ／Ｏ端子ピンろう付け
用のランドを形成し、めっきを施す。この後、ランドに
外部端子としてのＩ／Ｏ端子ピンをろう付けし、めっき
を施す。さらに、ＬＳＩを導電ペーストにより搭載し、
ボンディングワイヤでＬＳＩと回路基板とを接続する。
このようにして製造された半導体装置は、図２に示すよ
うに、回路基板１１の裏面側のスルーホール導体１２の
位置にランドが形成され、ランドにＩ／Ｏ端子ピン１３
がろう付けされ、セラミック回路基板１１の表面側にＬ
ＳＩ１４が搭載されてワイヤボンディングされた構造を
有している。
導体装置は以下のようにして製造されている。まず、原
料を秤量、混合した後、グリーンシートを成形する。こ
のグリーンシートを適当な大きさに打ち抜き、スルーホ
ールを形成してスルーホールに導電ペーストを充填し、
導体配線を形成する。続いて、各層を位置合わせし加熱
圧着して積層した後、脱脂、脱炭、焼成、表面の研磨を
行う。次に、スパッタ法などの成膜技術と写真食刻法に
より表面導体の微細パターンとＩ／Ｏ端子ピンろう付け
用のランドを形成し、めっきを施す。この後、ランドに
外部端子としてのＩ／Ｏ端子ピンをろう付けし、めっき
を施す。さらに、ＬＳＩを導電ペーストにより搭載し、
ボンディングワイヤでＬＳＩと回路基板とを接続する。
このようにして製造された半導体装置は、図２に示すよ
うに、回路基板１１の裏面側のスルーホール導体１２の
位置にランドが形成され、ランドにＩ／Ｏ端子ピン１３
がろう付けされ、セラミック回路基板１１の表面側にＬ
ＳＩ１４が搭載されてワイヤボンディングされた構造を
有している。
【０００６】また、プラスチックＰＧＡは以下のように
して製造されている。まず、精密ドリルで基材（プリン
ト基板）にＩ／Ｏ端子ピン用の穴をあける。続いて、必
要な個所に導体配線となるＣｕめっきを施し、穴にＩ／
Ｏ端子ピンを通して半田付けする。さらに、ＬＳＩをＡ
ｇペーストなどで搭載し、ボンディングワイヤによりＬ
ＳＩと回路基板とを接続する。この後、耐湿性などの問
題を考慮して、ポッティング樹脂で封止する。
して製造されている。まず、精密ドリルで基材（プリン
ト基板）にＩ／Ｏ端子ピン用の穴をあける。続いて、必
要な個所に導体配線となるＣｕめっきを施し、穴にＩ／
Ｏ端子ピンを通して半田付けする。さらに、ＬＳＩをＡ
ｇペーストなどで搭載し、ボンディングワイヤによりＬ
ＳＩと回路基板とを接続する。この後、耐湿性などの問
題を考慮して、ポッティング樹脂で封止する。
【０００７】
【発明が解決しようとする課題】上述したような従来の
半導体装置では、多層セラミック回路基板を用いる場合
のようにＩ／Ｏ端子ピンをろう付けするためにランドを
形成したり、プラスチックＰＧＡのようにＩ／Ｏ端子ピ
ンを半田付けする必要があるため、Ｉ／Ｏ端子ピンのピ
ンピッチを小さくすることができず、外部端子すなわち
Ｉ／Ｏ端子ピンの数の増加とともにパッケージサイズ等
も大型化するという問題があった。本発明の目的は、外
部端子の数が増えてもサイズの小さい半導体装置を提供
することにある。 ［発明の構成］
半導体装置では、多層セラミック回路基板を用いる場合
のようにＩ／Ｏ端子ピンをろう付けするためにランドを
形成したり、プラスチックＰＧＡのようにＩ／Ｏ端子ピ
ンを半田付けする必要があるため、Ｉ／Ｏ端子ピンのピ
ンピッチを小さくすることができず、外部端子すなわち
Ｉ／Ｏ端子ピンの数の増加とともにパッケージサイズ等
も大型化するという問題があった。本発明の目的は、外
部端子の数が増えてもサイズの小さい半導体装置を提供
することにある。 ［発明の構成］
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
外部端子を有する回路基板及び前記回路基板上に搭載さ
れた半導体素子を備えてなる半導体装置において、前記
回路基板はセラミックスからなり、前記外部端子は前記
回路基板に設けられたスルーホールにスルーホール導体
を充填し、前記回路基板をエッチング又は研磨すること
により前記回路基板から突出させたスルーホール導体か
らなることを特徴とする。なお、本発明の半導体装置に
おいては、スルーホール導体を突出させることによって
形成された外部端子に、所望により金メッキ等を施すこ
とも可能である。
外部端子を有する回路基板及び前記回路基板上に搭載さ
れた半導体素子を備えてなる半導体装置において、前記
回路基板はセラミックスからなり、前記外部端子は前記
回路基板に設けられたスルーホールにスルーホール導体
を充填し、前記回路基板をエッチング又は研磨すること
により前記回路基板から突出させたスルーホール導体か
らなることを特徴とする。なお、本発明の半導体装置に
おいては、スルーホール導体を突出させることによって
形成された外部端子に、所望により金メッキ等を施すこ
とも可能である。
【０００９】
【作用】本発明の半導体装置では、回路基板からスルー
ホール導体を突出させて外部端子として用いるので、Ｉ
／Ｏ端子ピンろう付け用のランドを形成したり、Ｉ／Ｏ
端子ピンを半田付けする必要がなく、外部端子の数が増
えてもサイズの大型化を避けることができる。さらに、
従来のセラミック回路基板で問題となっていた、ランド
にＩ／Ｏ端子ピンをろう付けするときの位置ずれを解消
できるため、極めて高い信頼性が達成される。
ホール導体を突出させて外部端子として用いるので、Ｉ
／Ｏ端子ピンろう付け用のランドを形成したり、Ｉ／Ｏ
端子ピンを半田付けする必要がなく、外部端子の数が増
えてもサイズの大型化を避けることができる。さらに、
従来のセラミック回路基板で問題となっていた、ランド
にＩ／Ｏ端子ピンをろう付けするときの位置ずれを解消
できるため、極めて高い信頼性が達成される。
【００１０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 実施例１
する。 実施例１
【００１１】セラミック回路基板材料（ＡｌＮ）、焼結
助剤、可塑剤、界面活性剤を秤量し、ポットローラーを
用い、有機溶媒中で均一に解砕して混合分散させ、さら
にバインダーを混合して脱泡した。得られたスラリーを
ドクターブレード装置でシート状に成形した。続いて、
グリーンシートをブランク打ち抜きして、回路基板４枚
分に相当する大きさに切断した後、スルーホールを形成
した。このスルーホールには、セラミック回路基板材料
と熱膨張を合わせるためにタングステンペーストにセラ
ミック粉末を添加したペーストをスクリーン印刷により
充填した。さらに、スクリーン印刷により、タングステ
ンペーストを印刷して導体配線を形成した。なお、導体
配線としては、信号、電源、接地線系があり、信号系は
線状に、電源、接地線系は全面に形成した。次いで、各
層を位置合わせして加熱圧着により積層した後、これを
回路基板１枚分の大きさに切断した。
助剤、可塑剤、界面活性剤を秤量し、ポットローラーを
用い、有機溶媒中で均一に解砕して混合分散させ、さら
にバインダーを混合して脱泡した。得られたスラリーを
ドクターブレード装置でシート状に成形した。続いて、
グリーンシートをブランク打ち抜きして、回路基板４枚
分に相当する大きさに切断した後、スルーホールを形成
した。このスルーホールには、セラミック回路基板材料
と熱膨張を合わせるためにタングステンペーストにセラ
ミック粉末を添加したペーストをスクリーン印刷により
充填した。さらに、スクリーン印刷により、タングステ
ンペーストを印刷して導体配線を形成した。なお、導体
配線としては、信号、電源、接地線系があり、信号系は
線状に、電源、接地線系は全面に形成した。次いで、各
層を位置合わせして加熱圧着により積層した後、これを
回路基板１枚分の大きさに切断した。
【００１２】次に、８００℃で４時間熱処理してバイン
ダーなどの有機物を揮散させて脱脂した後、脱炭炉を用
い、カーボン残留量を低下させ導体抵抗を低減させた。
さらに、焼成炉を用い、セラミック回路基板材料及びタ
ングステン導体を同時焼成した後、反りを直した。
ダーなどの有機物を揮散させて脱脂した後、脱炭炉を用
い、カーボン残留量を低下させ導体抵抗を低減させた。
さらに、焼成炉を用い、セラミック回路基板材料及びタ
ングステン導体を同時焼成した後、反りを直した。
【００１３】次いで、セラミック回路基板の外部端子形
成側を耐水研磨紙（順次１５０、４００、６００、８０
０、１０００を使用）で研磨し、セラミックとスルーホ
ール導体との硬度差を利用してスルーホール導体を突出
させた。スルーホール導体の突き出し量は５０μｍであ
った。なお、純水で研磨屑を超音波洗浄した。
成側を耐水研磨紙（順次１５０、４００、６００、８０
０、１０００を使用）で研磨し、セラミックとスルーホ
ール導体との硬度差を利用してスルーホール導体を突出
させた。スルーホール導体の突き出し量は５０μｍであ
った。なお、純水で研磨屑を超音波洗浄した。
【００１４】さらに、セラミック回路基板表面には、ス
パッタ法によりＭｏ薄膜を成膜した後、ホトエッチング
して表面導体の微細パターンを形成した。この後、セラ
ミック回路基板を外形切断した。更に、ＬＳＩを搭載し
た後、ワイヤボンディングした。
パッタ法によりＭｏ薄膜を成膜した後、ホトエッチング
して表面導体の微細パターンを形成した。この後、セラ
ミック回路基板を外形切断した。更に、ＬＳＩを搭載し
た後、ワイヤボンディングした。
【００１５】以上のようにして製造された半導体装置
は、図１に示すように、セラミック回路基板１の外部端
子形成側から突出したスルーホール導体２が外部端子と
して用いられ、セラミック回路基板１の表面側にＬＳＩ
４が搭載されてワイヤボンディングされた構造を有して
いる。 実施例２
は、図１に示すように、セラミック回路基板１の外部端
子形成側から突出したスルーホール導体２が外部端子と
して用いられ、セラミック回路基板１の表面側にＬＳＩ
４が搭載されてワイヤボンディングされた構造を有して
いる。 実施例２
【００１６】窒化アルミニウムを積層して焼成まで行っ
た後に、セラミック回路基板の外部端子形成側の窒化ア
ルミニウムを１０％ＮａＯＨ水溶液でエッチングして、
スルーホール導体の突出量を２ｍｍとした以外は実施例
１と同様にして半導体装置を製造した。なお、エッチン
グ溶液としては、Ｈ2 ＳＯ4 水溶液、又はＨＣｌ水溶液
を用いてもよい。 実施例３
た後に、セラミック回路基板の外部端子形成側の窒化ア
ルミニウムを１０％ＮａＯＨ水溶液でエッチングして、
スルーホール導体の突出量を２ｍｍとした以外は実施例
１と同様にして半導体装置を製造した。なお、エッチン
グ溶液としては、Ｈ2 ＳＯ4 水溶液、又はＨＣｌ水溶液
を用いてもよい。 実施例３
【００１７】実施例１と同様の方法により得られたグリ
ーンシートにスルーホールを形成し、スクリーン印刷に
よりこのスルーホールにタングステンペーストを充填し
た。この後、グリーシートの脱脂、脱炭、焼成を行い、
スパッタ装置を用いて得られた焼成体にＭｏ薄膜の導体
配線を形成した。次いで、このようなＡｌＮ基板を張り
合わせ、２８００℃に加熱することによりＡｌＮ基板の
接合を行い、さらにセラミック回路基板の外部端子形成
側のＡｌＮを１０％ＮａＯＨ水溶液でエッチングして、
スルーホール導体の突出量を２ｍｍとした。この後、実
施例１と同様にして、得られたセラミック回路基板にＬ
ＳＩを搭載し、本発明の半導体装置を製造した。 実施例４
ーンシートにスルーホールを形成し、スクリーン印刷に
よりこのスルーホールにタングステンペーストを充填し
た。この後、グリーシートの脱脂、脱炭、焼成を行い、
スパッタ装置を用いて得られた焼成体にＭｏ薄膜の導体
配線を形成した。次いで、このようなＡｌＮ基板を張り
合わせ、２８００℃に加熱することによりＡｌＮ基板の
接合を行い、さらにセラミック回路基板の外部端子形成
側のＡｌＮを１０％ＮａＯＨ水溶液でエッチングして、
スルーホール導体の突出量を２ｍｍとした。この後、実
施例１と同様にして、得られたセラミック回路基板にＬ
ＳＩを搭載し、本発明の半導体装置を製造した。 実施例４
【００１８】回路基板表面の導体パターンをＴｉ５０ｎ
ｍ、Ｐｔ１００ｎｍ、Ａｕ２００ｎｍが順次積層されて
なる薄膜により形成した以外は、実施例１と同様にセラ
ミック回路基板を作製した。このセラミック回路基板に
複数個のＬＳＩを搭載してワイヤボンディングした後、
さらに受動部品（低抗体、キャパシタ、インダクタ）を
はんだ付けにより搭載し、これらの素子をポッティング
樹脂で封止して本発明の半導体装置を得た。 実施例５
ｍ、Ｐｔ１００ｎｍ、Ａｕ２００ｎｍが順次積層されて
なる薄膜により形成した以外は、実施例１と同様にセラ
ミック回路基板を作製した。このセラミック回路基板に
複数個のＬＳＩを搭載してワイヤボンディングした後、
さらに受動部品（低抗体、キャパシタ、インダクタ）を
はんだ付けにより搭載し、これらの素子をポッティング
樹脂で封止して本発明の半導体装置を得た。 実施例５
【００１９】回路基板表面の導体パターンをタングステ
ンペーストのスクリーン印刷により形成した以外は、実
施例１と同様にセラミック回路基板を作製した。このセ
ラミック回路基板に複数個のＬＳＩを搭載してワイヤボ
ンディングした後、さらに受動部品をはんだ付けにより
搭載し、これらの素子の搭載部をメタルキャップでシー
ルして本発明の半導体装置を得た。 実施例６
ンペーストのスクリーン印刷により形成した以外は、実
施例１と同様にセラミック回路基板を作製した。このセ
ラミック回路基板に複数個のＬＳＩを搭載してワイヤボ
ンディングした後、さらに受動部品をはんだ付けにより
搭載し、これらの素子の搭載部をメタルキャップでシー
ルして本発明の半導体装置を得た。 実施例６
【００２０】プリント基板に精密ドリルで穴を形成し
た。この穴にスルーホール導体を充填し、必要な個所に
Ｃｕめっきを施した。次いで、ＬＳＩをＡｇペーストな
どで搭載し、ワイヤボンディングした。さらに、耐湿性
などの問題を考慮して、ポッティング樹脂で封止した。
この後、プリント基板を発煙硝酸でエッチングし、プリ
ント基板からスルーホール導体を突出させて外部端子と
した。以上の実施例１〜６の半導体装置は、いずれも半
田ペーストを用いてプリント基板上に良好の実装を行う
ことが可能であった。
た。この穴にスルーホール導体を充填し、必要な個所に
Ｃｕめっきを施した。次いで、ＬＳＩをＡｇペーストな
どで搭載し、ワイヤボンディングした。さらに、耐湿性
などの問題を考慮して、ポッティング樹脂で封止した。
この後、プリント基板を発煙硝酸でエッチングし、プリ
ント基板からスルーホール導体を突出させて外部端子と
した。以上の実施例１〜６の半導体装置は、いずれも半
田ペーストを用いてプリント基板上に良好の実装を行う
ことが可能であった。
【００２１】
【発明の効果】以上詳述したように本発明の半導体装置
では、回路基板からスルーホール導体を突出させて外部
端子として用いるので、Ｉ／Ｏ端子ピンろう付け用のラ
ンドを形成したり、Ｉ／Ｏ端子ピンを半田付けする必要
がなく、外部端子の数が増えてもサイズの大型化を避け
ることができる。
では、回路基板からスルーホール導体を突出させて外部
端子として用いるので、Ｉ／Ｏ端子ピンろう付け用のラ
ンドを形成したり、Ｉ／Ｏ端子ピンを半田付けする必要
がなく、外部端子の数が増えてもサイズの大型化を避け
ることができる。
【図１】本発明の実施例における半導体装置の断面図。
【図２】従来の半導体装置の断面図。
１…セラミック回路基板、２…スルーホール導体、３…
外部端子、４…ＬＳＩ。
外部端子、４…ＬＳＩ。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12
Claims (1)
- 【請求項１】 外部端子を有する回路基板及び前記回路
基板上に搭載された半導体素子を備えてなる半導体装置
において、前記回路基板はセラミックスからなり、前記
外部端子は前記回路基板に設けられたスルーホールにス
ルーホール導体を充填し、前記回路基板をエッチング又
は研磨することにより前記回路基板から突出させたスル
ーホール導体からなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14175491A JP3015504B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14175491A JP3015504B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04365364A JPH04365364A (ja) | 1992-12-17 |
| JP3015504B2 true JP3015504B2 (ja) | 2000-03-06 |
Family
ID=15299418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14175491A Expired - Fee Related JP3015504B2 (ja) | 1991-06-13 | 1991-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015504B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118204A (ja) * | 1999-11-17 | 2002-04-19 | Sumitomo Bakelite Co Ltd | 半導体装置、並びに半導体搭載用基板及びその製造方法 |
-
1991
- 1991-06-13 JP JP14175491A patent/JP3015504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04365364A (ja) | 1992-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461204B2 (ja) | マルチチップモジュール | |
| WO1998012744A1 (fr) | Composants electroniques passifs, elements de circuit integre et plaquette | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPH081936B2 (ja) | チップ・キャリア及びその製造方法 | |
| US4731699A (en) | Mounting structure for a chip | |
| US5669136A (en) | Method of making high input/output density MLC flat pack | |
| JP3015504B2 (ja) | 半導体装置 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP2000340716A (ja) | 配線基板 | |
| JPH10275878A (ja) | 半導体パッケージ | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JP2564297B2 (ja) | 回路基板 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JPH0462457B2 (ja) | ||
| JPH0240937A (ja) | 半導体パッケージ | |
| JPH01151252A (ja) | セラミックパッケージとその製造方法 | |
| JP2535739B2 (ja) | パッケ−ジの製造方法 | |
| JPH10135637A (ja) | セラミック多層配線基板 | |
| JPH01305544A (ja) | 半導体装置 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPH1167967A (ja) | Ｃｓｐ搭載用基板 | |
| JPH0272696A (ja) | セラミックス回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |