JPS58125859A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS58125859A
JPS58125859A JP758882A JP758882A JPS58125859A JP S58125859 A JPS58125859 A JP S58125859A JP 758882 A JP758882 A JP 758882A JP 758882 A JP758882 A JP 758882A JP S58125859 A JPS58125859 A JP S58125859A
Authority
JP
Japan
Prior art keywords
substrate
chip
thermal expansion
mounting
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP758882A
Other languages
English (en)
Other versions
JPH0439231B2 (ja
Inventor
Chikaichi Ito
伊藤　親市
Yukiyoshi Harada
原田　征喜
Ryotaro Kamikawai
上川井　良太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP758882A priority Critical patent/JPS58125859A/ja
Publication of JPS58125859A publication Critical patent/JPS58125859A/ja
Publication of JPH0439231B2 publication Critical patent/JPH0439231B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体素子実装用基板に関し、とくに、多数の
３ｉ半導体のＬ８Ｉ（大規模集積回路）を搭載し％ＬＳ
ＩＬＳＩ間の結線および基板外部との結線を行なう高密
度実装基板に用いて効あるものである。
従来ＩＣ（集積回路）チップは一個ずつノシツケージン
グして［）■’［、（［）ｕａｌ　　ｉｎ　　Ｌｉｎｅ
）ノビンをとり出し、エポキシのプリント基板に搭載す
る方式がとらｎてきた。この方法ではＩＣチップの面積
に比ベパッケージングの占める面積が大きくＩＣ実装の
高密度化に限界があった。最近この問題を回避してＩＣ
チップ実装の高密度化をはかるためにセラミックの多層
基板にＩＣチップを面接接続する方式が用いられるよう
になってきている。
このセラミック基板実装法においては、ＩＣチップとセ
ラミック基板との電気的接続には通常はんだの小球を用
いるＣ　ＣＢ　（Ｃ０ｎｔｒｏｌｅｄＣｏｌｌａｐｓｅ
　　Ｂｏｎｄｉｎｇ　）法が用いらｊＬティる。このは
んだ接続技術においてはチップに用いるＢ＋と基板に用
いるアルミナとの熱膨張係数の差のために接続はんだ小
球に大きな応力が働き、接続部が破断しやすいという問
題がある。この傾向はチップの面積を大きくしたり、は
んだ小球の直径を小さくすると激しくなり、チップの大
面積化および接続ビンの多ビン化を妨げ、ひいてはチッ
プの高集積化を妨げる要因となっていた。
本発明の目的は上記欠点のない半導体素子実装用基板を
提供することにある。
上記目的を達成する友めの本発明の構成は、基板材料と
してＳｉを用いＩＣチップと基板材料との熱膨張係数の
差をなくすことにある。このため、多層配線を実現させ
るための絶縁膜としてポリイミド等の比較的軟かいポリ
マーを用いることによりチップと基板との接続部におけ
る応力集中が防止される。ポリマーは通常Ｓｉよりも熱
膨張係数が大きいが膜厚が薄いので、Ｓ’根板上形成し
念ポリマー膜の熱膨張の挙動はＢｒのそれにほぼ追従す
る。したがって、Ｓｉ基板上に形成したポリマー膜上の
配線にはんだボールを用いて３ｉチツプを電気的に接続
しｔときには熱膨張を原因とする接続部の破断はほぼな
くなる。そのためチップの大面積化および接続ビンの高
密度多ビン化が容易となる。
以下図面を参照しながら、実施例を用いて本発明を具体
的に説明する。
実施例 第１図（ａ）に示すように基板１として厚さ２ｍのシリ
コン板を用いた。これにレーザ又は電子ビームを用いて
直径１■のスルーホール１１をあけた。
次に第１図（ｂ）に示すように、上記基板１に酸化処理
をほどこして％　　Ｓ’０＠の被膜２を基板表面および
スルーホール１１内部に形成した。次いで、スルーホー
ル内に導体ペースト３を充填し乾燥固化し、平坦化処理
をほどこし念。つぎに第１図（Ｃ）に示すように、ポリ
イミドイソンドロキナゾリンジオン（ポリイミドの一稽
で、以下ＰＩＫと略称する）ｔｌ−スピンコードにより
被着させ、１０μｍのＰＩＫ膜４を形成した。ＰＩＫｌ
ｌｉの所定の箇所にスルーホールをあけアルミニューム
配線５を施こしｔｏさらに第１図（ｄｌＫ示すように、
ＰＩＫ膜形成、スルーホール孔あけ、アルミニウム配線
工程を繰返して第二配線層５１を形成した。第二配線層
の上面にあるアルミ配線部の接続パッドに必要な表面処
理を行なった。接続パッドにシリコンＩＣチップ６をＣ
ＣＢ接続する。
以上説明したごとく本発明によればシリコンチップと配
線基板との熱膨張の差を非常に小さくすることができる
。そのため両者の接続部に働く応力を小さくすることが
でき配線基板の信頼性を著しく高めることができる。ま
ｔ上記両者の中間に比較的軟かいポリマー絶縁膜を配置
するので配線の多層化が容易である。そのため多数のＩ
Ｃチップを一枚の配線基板に搭載することも容易となっ
た。
【図面の簡単な説明】
第１図＜ａ）〜（（９Ｆｉ本発明の一実施例としての半
導体装基板の構造とその製造工程の概略を示した説明図
である。

Claims (1)

    【特許請求の範囲】
  1. １、基板と、該基板上に半導体素子の戴置用に設けられ
    た接着層とを有する半導体素子実装用基板において、上
    記基板は上記半導体素子と同じ物質を用いてなることを
    特徴とする半導体素子実装用基板。
JP758882A 1982-01-22 1982-01-22 半導体装置 Granted JPS58125859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP758882A JPS58125859A (ja) 1982-01-22 1982-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP758882A JPS58125859A (ja) 1982-01-22 1982-01-22 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5213738A Division JPH0810738B2 (ja) 1993-08-30 1993-08-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPS58125859A true JPS58125859A (ja) 1983-07-27
JPH0439231B2 JPH0439231B2 (ja) 1992-06-26

Family

ID=11669969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP758882A Granted JPS58125859A (ja) 1982-01-22 1982-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS58125859A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430543A (ja) * 1990-05-28 1992-02-03 Matsushita Electric Works Ltd 半導体装置実装用回路基板の構造
JPH05251626A (ja) * 1991-08-05 1993-09-28 Internatl Business Mach Corp <Ibm> 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US7176556B2 (en) 2001-10-26 2007-02-13 Fujitsu Limited Semiconductor system-in-package
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473564A (en) * 1977-11-24 1979-06-12 Hitachi Ltd Circuit device
JPS552738A (en) * 1978-06-20 1980-01-10 Nippon Giken:Kk Sheltering system of gas generated during electrolytic treatment and catching and collecting apparatus of gas
JPS5514000A (en) * 1978-07-12 1980-01-31 Siemens Ag Printed board
JPS5571091A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Multilayer circuit board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5473564A (en) * 1977-11-24 1979-06-12 Hitachi Ltd Circuit device
JPS552738A (en) * 1978-06-20 1980-01-10 Nippon Giken:Kk Sheltering system of gas generated during electrolytic treatment and catching and collecting apparatus of gas
JPS5514000A (en) * 1978-07-12 1980-01-31 Siemens Ag Printed board
JPS5571091A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Multilayer circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430543A (ja) * 1990-05-28 1992-02-03 Matsushita Electric Works Ltd 半導体装置実装用回路基板の構造
JPH05251626A (ja) * 1991-08-05 1993-09-28 Internatl Business Mach Corp <Ibm> 多重レベル高密度相互接続構造体及び高密度相互接続構造体
US7176556B2 (en) 2001-10-26 2007-02-13 Fujitsu Limited Semiconductor system-in-package
US7557014B2 (en) 2001-10-26 2009-07-07 Fujitsu Limited Semiconductor system-in-package
US7388295B2 (en) 2001-11-19 2008-06-17 Renesas Technology Corp. Multi-chip module

Also Published As

Publication number Publication date
JPH0439231B2 (ja) 1992-06-26

Similar Documents

Publication Publication Date Title
JP4581768B2 (ja) 半導体装置の製造方法
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US5616958A (en) Electronic package
JP3578770B2 (ja) 半導体装置
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US5939783A (en) Electronic package
US4721831A (en) Module for packaging and electrically interconnecting integrated circuit chips on a porous substrate, and method of fabricating same
US6131278A (en) Metal substrate having an IC chip and carrier mounting
JPH1154552A (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JPH10233463A (ja) 半導体装置およびその製造方法
JP2753696B2 (ja) 半導体パッケージのテープ自動結合構造
JPS58125859A (ja) 半導体装置
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH05211256A (ja) 半導体装置
JPH0810738B2 (ja) 半導体装置及びその製造方法
JP2936819B2 (ja) Ｉｃチップの実装構造
JPH1084011A (ja) 半導体装置及びこの製造方法並びにその実装方法
JP2903013B2 (ja) 金属基板を含む回路パッケージ及び実装方法
JPS5815264A (ja) マルチチツプパツケ−ジ
JPS586951B2 (ja) 電子回路装置
JP2841825B2 (ja) 混成集積回路
JPH0645763A (ja) 印刷配線板
JPH0462457B2 (ja)
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2001085802A (ja) 配線基板及びそれを用いた電子装置及びその製造方法