JPH10209332A - 金属基板を含む回路パッケージ及び実装方法 - Google Patents
金属基板を含む回路パッケージ及び実装方法Info
- Publication number
- JPH10209332A JPH10209332A JP10003024A JP302498A JPH10209332A JP H10209332 A JPH10209332 A JP H10209332A JP 10003024 A JP10003024 A JP 10003024A JP 302498 A JP302498 A JP 302498A JP H10209332 A JPH10209332 A JP H10209332A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- metal substrate
- mounting
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 238000000576 coating method Methods 0.000 claims description 19
- 239000011248 coating agent Substances 0.000 claims description 18
- 239000004642 Polyimide Substances 0.000 claims description 11
- 229920001721 polyimide Polymers 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 description 16
- 239000000919 ceramic Substances 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 239000011253 protective coating Substances 0.000 description 4
- 238000007667 floating Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910001374 Invar Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012050 conventional carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 125000003700 epoxy group Chemical group 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 集積回路チップを回路ボードなどに実装する
ためのパッケージを提供する。 【解決手段】 パッケージは、金属基板１２を有するチ
ップ・キャリア１０を含む。誘電被覆２０が少なくとも
一方の面上に提供され、これは好適には約２０μｍ以下
の厚さを有し、好適には約３．５乃至４．０の誘電率を
有する。誘電被覆２０上には、チップ実装パッド２２、
接続パッド２４、及びチップ実装パッドを接続パッドに
接続する回路トレース２６が形成される。ＩＣチップ３
０が、フリップチップ・ボンディング若しくはワイヤ・
ボンディングにより、誘電被覆を有する金属基板の面上
に実装される。電気リード３８がチップ・キャリア上の
接続パッド２４から伸び、回路基板４８上の対応するパ
ッドに接続され、それによりＩＣチップのＩ／Ｏ信号が
提供される。
ためのパッケージを提供する。 【解決手段】 パッケージは、金属基板１２を有するチ
ップ・キャリア１０を含む。誘電被覆２０が少なくとも
一方の面上に提供され、これは好適には約２０μｍ以下
の厚さを有し、好適には約３．５乃至４．０の誘電率を
有する。誘電被覆２０上には、チップ実装パッド２２、
接続パッド２４、及びチップ実装パッドを接続パッドに
接続する回路トレース２６が形成される。ＩＣチップ３
０が、フリップチップ・ボンディング若しくはワイヤ・
ボンディングにより、誘電被覆を有する金属基板の面上
に実装される。電気リード３８がチップ・キャリア上の
接続パッド２４から伸び、回路基板４８上の対応するパ
ッドに接続され、それによりＩＣチップのＩ／Ｏ信号が
提供される。
Description
【０００１】
【発明の属する技術分野】本発明は一般に、回路カード
または回路ボードなどの回路基板上に実装するための、
チップ・キャリア上の集積回路（ＩＣ）チップのパッケ
ージングに関し、特に、いわゆるフラット・パック・パ
ッケージのためのチップ及びキャリア実装を提供する技
術に関する。
または回路ボードなどの回路基板上に実装するための、
チップ・キャリア上の集積回路（ＩＣ）チップのパッケ
ージングに関し、特に、いわゆるフラット・パック・パ
ッケージのためのチップ及びキャリア実装を提供する技
術に関する。
【０００２】
【従来の技術】長年にわたり使用されてきたチップ実装
のための従来のキャリアは、金属化セラミック・フラッ
ト・パック構造である。セラミックは多くの優れた特徴
を有するが、その利用に当たり特定の欠点も有する。例
えば、セラミックは特に優れた熱伝導特性を有さず、従
ってしばしば熱の除去のために革新的な技術を必要とす
る。また、セラミックは慎重な取り扱いを要求し、この
ことは特に焼成以前に、破損を避けるために当てはま
る。更に、セラミックは、必要なセラミック・キャリア
を形成するために、幾つかの操作を必要とし、結果的に
かなり高コストとなる。
のための従来のキャリアは、金属化セラミック・フラッ
ト・パック構造である。セラミックは多くの優れた特徴
を有するが、その利用に当たり特定の欠点も有する。例
えば、セラミックは特に優れた熱伝導特性を有さず、従
ってしばしば熱の除去のために革新的な技術を必要とす
る。また、セラミックは慎重な取り扱いを要求し、この
ことは特に焼成以前に、破損を避けるために当てはま
る。更に、セラミックは、必要なセラミック・キャリア
を形成するために、幾つかの操作を必要とし、結果的に
かなり高コストとなる。
【０００３】セラミック・キャリアを、回路基板と類似
の特性を有する、すなわち同一材料のガラス充填エポキ
シなどの有機キャリアにより置換する努力が払われてき
た。セラミック・キャリアの幾つかの欠点は克服される
が、こうしたキャリアは熱伝導性がかなり低いといった
欠点の外に、キャリア面上のチップの接続及び回路基板
との信号のやり取りのために、キャリア面上に要求され
る微細な回路を形成する上で、技術的問題を有する。
の特性を有する、すなわち同一材料のガラス充填エポキ
シなどの有機キャリアにより置換する努力が払われてき
た。セラミック・キャリアの幾つかの欠点は克服される
が、こうしたキャリアは熱伝導性がかなり低いといった
欠点の外に、キャリア面上のチップの接続及び回路基板
との信号のやり取りのために、キャリア面上に要求され
る微細な回路を形成する上で、技術的問題を有する。
【０００４】
【発明が解決しようとする課題】従って、本発明の主目
的は、集積回路チップを回路基板に実装するためのパッ
ケージであって、改善された熱伝達特性及び優れた電気
特性を有するチップ・キャリアを含み、浮遊接地面を含
むパッケージを提供することである。
的は、集積回路チップを回路基板に実装するためのパッ
ケージであって、改善された熱伝達特性及び優れた電気
特性を有するチップ・キャリアを含み、浮遊接地面を含
むパッケージを提供することである。
【０００５】
【課題を解決するための手段】本発明によれば、集積回
路チップを回路基板などに実装するためのパッケージが
提供される。パッケージは、第１及び第２の対向面を含
む金属基板を有するチップ・キャリアを含む。好適に
は、金属基板は、片面または両面をクロムめっきされた
銅材料から成る。誘電被覆が少なくとも一方の面上に提
供され、この誘電被覆は好適にはポリイミドである。誘
電被覆は好適には約２０μｍ以下の厚さであり、好適に
は約３．５乃至４．０の誘電率を有する。電気回路が誘
電被覆上に配置され、前記回路はチップ実装パッド、接
続パッド、及びチップ実装パッドを接続パッドに接続す
る回路トレースを含む。
路チップを回路基板などに実装するためのパッケージが
提供される。パッケージは、第１及び第２の対向面を含
む金属基板を有するチップ・キャリアを含む。好適に
は、金属基板は、片面または両面をクロムめっきされた
銅材料から成る。誘電被覆が少なくとも一方の面上に提
供され、この誘電被覆は好適にはポリイミドである。誘
電被覆は好適には約２０μｍ以下の厚さであり、好適に
は約３．５乃至４．０の誘電率を有する。電気回路が誘
電被覆上に配置され、前記回路はチップ実装パッド、接
続パッド、及びチップ実装パッドを接続パッドに接続す
る回路トレースを含む。
【０００６】ＩＣチップが、誘電被覆を有する金属基板
の面上に実装される。この実装は、機械的及び電気的相
互接続用にはんだを利用するフリップチップ・ボンディ
ングによるか、或いはチップを基板に接着式に実装し、
ワイヤボンド電気接続を使用することによる。いずれの
場合にも、ＩＣチップははんだボールまたはワイヤボン
ド接続により、チップ実装パッドに電気的に接続され
る。電気リードがチップ・キャリア上の接続パッドから
伸び、回路基板などの上の対応するパッドに接続され、
それによりＩＣチップのＩ／Ｏ信号が提供される。特定
の実施例では、追加のヒートシンクがチップ・キャリア
に取り付けられたり、チップ・キャリアの容量を増加す
るために、チップがチップ・キャリアの両面に実装され
たりする。
の面上に実装される。この実装は、機械的及び電気的相
互接続用にはんだを利用するフリップチップ・ボンディ
ングによるか、或いはチップを基板に接着式に実装し、
ワイヤボンド電気接続を使用することによる。いずれの
場合にも、ＩＣチップははんだボールまたはワイヤボン
ド接続により、チップ実装パッドに電気的に接続され
る。電気リードがチップ・キャリア上の接続パッドから
伸び、回路基板などの上の対応するパッドに接続され、
それによりＩＣチップのＩ／Ｏ信号が提供される。特定
の実施例では、追加のヒートシンクがチップ・キャリア
に取り付けられたり、チップ・キャリアの容量を増加す
るために、チップがチップ・キャリアの両面に実装され
たりする。
【０００７】
【発明の実施の形態】図１及び図２を参照すると、本発
明に従い回路基板に実装される集積回路（ＩＣ）チップ
・パッケージの１つの実施例が示される。
明に従い回路基板に実装される集積回路（ＩＣ）チップ
・パッケージの１つの実施例が示される。
【０００８】パッケージは、一般に参照番号１０で示さ
れるチップ・キャリアを含み、これは金属基板１２を含
む。好適には、金属基板は、両面にクロム１６及び１８
をめっきされた銅コア１４である。しかしながら、後述
されるように、純銅、インバ、銅−インバ−銅（Ｃ−Ｉ
−Ｃ）及び他のこうした材料などの、他の金属も使用可
能である。しかしながら、クロムめっきされた銅は、極
めて優れた電気導体であり、ヒートシンクとして作用す
るための優れた熱伝導特性を有するので、好適な材料で
ある。通常、金属基板１２は０．６３５ｍｍ（０．０２
５インチ）の厚さであるが、約０．２５４ｍｍ乃至１．
０１６ｍｍ（約０．０１０インチ乃至約０．０４０イン
チ）の範囲の厚さを取り得る。０．２５４ｍｍ（０．０
１０インチ）よりも薄い基板は、放熱器としての基板の
有効性を多大に低減し、約１．０１６ｍｍ（０．０４０
インチ）よりも厚い基板は、パッケージを大型化及び重
量化し、大きな追加の放熱を提供しない。
れるチップ・キャリアを含み、これは金属基板１２を含
む。好適には、金属基板は、両面にクロム１６及び１８
をめっきされた銅コア１４である。しかしながら、後述
されるように、純銅、インバ、銅−インバ−銅（Ｃ−Ｉ
−Ｃ）及び他のこうした材料などの、他の金属も使用可
能である。しかしながら、クロムめっきされた銅は、極
めて優れた電気導体であり、ヒートシンクとして作用す
るための優れた熱伝導特性を有するので、好適な材料で
ある。通常、金属基板１２は０．６３５ｍｍ（０．０２
５インチ）の厚さであるが、約０．２５４ｍｍ乃至１．
０１６ｍｍ（約０．０１０インチ乃至約０．０４０イン
チ）の範囲の厚さを取り得る。０．２５４ｍｍ（０．０
１０インチ）よりも薄い基板は、放熱器としての基板の
有効性を多大に低減し、約１．０１６ｍｍ（０．０４０
インチ）よりも厚い基板は、パッケージを大型化及び重
量化し、大きな追加の放熱を提供しない。
【０００９】誘電材料の薄い層２０が、基板１２の片面
のクロム１６上に付着され、その誘電体は好適には、約
３．５乃至４．０の誘電率を有する。好適な誘電体はポ
リイミドである。ポリイミドは好適には、一様な薄い被
覆の付着を可能にするスプレーにより付着される。しか
しながら、ポリイミドはスピン・コーティングによって
も付着され得る。エポキシ、ポリテトラフルオロエチレ
ンなどの他の誘電体も使用され得るが、ポリイミドが好
適である。なぜなら、ポリイミドは容易に付着され、一
様な被覆を有し、また本質的な欠陥無しに、好適な約６
μｍの厚さで表面上に維持され得るからである。しかし
ながら、約２０μｍまでの厚さが使用され得る。被覆は
薄いほど好ましい。なぜなら、コアは浮遊接地面として
作用するからである。また、誘電体が薄いほど、金属基
板１２の効率は優れている。実際、約６μｍのポリイミ
ド２０の厚さでは、金属基板１２の効率は理論的な効率
の約９５％であるが、２０μｍの厚さでは、約５０％に
低下する。従って、約２０μｍ厚さが、誘電材料２０の
所望される最大の厚さであり、約６μｍ以下の厚さが好
適である。
のクロム１６上に付着され、その誘電体は好適には、約
３．５乃至４．０の誘電率を有する。好適な誘電体はポ
リイミドである。ポリイミドは好適には、一様な薄い被
覆の付着を可能にするスプレーにより付着される。しか
しながら、ポリイミドはスピン・コーティングによって
も付着され得る。エポキシ、ポリテトラフルオロエチレ
ンなどの他の誘電体も使用され得るが、ポリイミドが好
適である。なぜなら、ポリイミドは容易に付着され、一
様な被覆を有し、また本質的な欠陥無しに、好適な約６
μｍの厚さで表面上に維持され得るからである。しかし
ながら、約２０μｍまでの厚さが使用され得る。被覆は
薄いほど好ましい。なぜなら、コアは浮遊接地面として
作用するからである。また、誘電体が薄いほど、金属基
板１２の効率は優れている。実際、約６μｍのポリイミ
ド２０の厚さでは、金属基板１２の効率は理論的な効率
の約９５％であるが、２０μｍの厚さでは、約５０％に
低下する。従って、約２０μｍ厚さが、誘電材料２０の
所望される最大の厚さであり、約６μｍ以下の厚さが好
適である。
【００１０】電気回路が誘電材料２０上の表面上に形成
される。電気回路はチップ装着パッド２２、接続パッド
２４、及び回路トレース２６を含む。図１に示されるよ
うに、チップ装着パッド２２はワイヤボンド・リード３
６が接続されるパッドであり、接続パッド２４はリード
３８が接続されるパッドであり、回路トレース２６はパ
ッド２２と２４とを接続する回路線である。回路は好適
には周知のように、スパッタ付着された金属を使用する
フォトレジスト技術、及びサブトラクティブ・エッチン
グ技術により形成される。通常、金属は約６μｍの厚さ
にスパッタ付着されるが、金属の厚さは約４μｍ乃至８
μｍの範囲の厚さを取り得る。約４μｍより薄い金属
は、回路の断線を生じる可能性があり、約８μｍよりも
厚い金属は、精密回路パターンの生成を阻止する。
される。電気回路はチップ装着パッド２２、接続パッド
２４、及び回路トレース２６を含む。図１に示されるよ
うに、チップ装着パッド２２はワイヤボンド・リード３
６が接続されるパッドであり、接続パッド２４はリード
３８が接続されるパッドであり、回路トレース２６はパ
ッド２２と２４とを接続する回路線である。回路は好適
には周知のように、スパッタ付着された金属を使用する
フォトレジスト技術、及びサブトラクティブ・エッチン
グ技術により形成される。通常、金属は約６μｍの厚さ
にスパッタ付着されるが、金属の厚さは約４μｍ乃至８
μｍの範囲の厚さを取り得る。約４μｍより薄い金属
は、回路の断線を生じる可能性があり、約８μｍよりも
厚い金属は、精密回路パターンの生成を阻止する。
【００１１】ＩＣチップ３０が提供され、これは金属基
板１２の表面に熱伝導性エポキシ３２により固定され
る。ＩＣチップ３０は複数のＩ／Ｏコンタクト３４を有
し、これらはチップ装着パッド２２にワイヤボンド・リ
ード３６により接続される。接続パッド２４には電気リ
ード３８が提供される。チップ装着パッド２２、接続パ
ッド２４及び回路トレース２６を形成した後、ポリイミ
ドなどによる保護被覆４２が付着される。しかしなが
ら、エポキシなどの使用可能な多くの他の被覆が存在す
る。保護被覆はパターニングされるか、スクリーン印刷
されるか、或いは感光性被覆が使用される場合には、フ
ォトリソグラフィック技術により被覆がパターニングさ
れる。保護被覆４２は回路トレース２６上に付着され、
チップ装着パッド２２及び接続パッド２４は、接続のた
めに露出される。
板１２の表面に熱伝導性エポキシ３２により固定され
る。ＩＣチップ３０は複数のＩ／Ｏコンタクト３４を有
し、これらはチップ装着パッド２２にワイヤボンド・リ
ード３６により接続される。接続パッド２４には電気リ
ード３８が提供される。チップ装着パッド２２、接続パ
ッド２４及び回路トレース２６を形成した後、ポリイミ
ドなどによる保護被覆４２が付着される。しかしなが
ら、エポキシなどの使用可能な多くの他の被覆が存在す
る。保護被覆はパターニングされるか、スクリーン印刷
されるか、或いは感光性被覆が使用される場合には、フ
ォトリソグラフィック技術により被覆がパターニングさ
れる。保護被覆４２は回路トレース２６上に付着され、
チップ装着パッド２２及び接続パッド２４は、接続のた
めに露出される。
【００１２】ワイヤボンド３６は、好適にはサーモソニ
ック・ボンディングにより、それらのそれぞれのＩ／Ｏ
コンタクト３４及びチップ装着パッド２２に接続され
る。電気リード３８は、好適にははんだ接続（図示せ
ず）により、それらのそれぞれの接続パッド２４に固定
される。周知のように、導電性エポキシなどの他のタイ
プの接続も使用され得る。
ック・ボンディングにより、それらのそれぞれのＩ／Ｏ
コンタクト３４及びチップ装着パッド２２に接続され
る。電気リード３８は、好適にははんだ接続（図示せ
ず）により、それらのそれぞれの接続パッド２４に固定
される。周知のように、導電性エポキシなどの他のタイ
プの接続も使用され得る。
【００１３】ＩＣチップ３０が熱伝導性エポキシ３２に
より金属基板１２に固定され、電気リード３８が接続さ
れた後、金属基板１２の表面全体がエポキシ封止材４４
により被覆される。
より金属基板１２に固定され、電気リード３８が接続さ
れた後、金属基板１２の表面全体がエポキシ封止材４４
により被覆される。
【００１４】チップ及びチップ・キャリア・パッケージ
を回路基板に実装するために、電気リード３８が回路カ
ードまたは回路ボードなどの回路基板４８上のコンタク
ト４６に接続される。
を回路基板に実装するために、電気リード３８が回路カ
ードまたは回路ボードなどの回路基板４８上のコンタク
ト４６に接続される。
【００１５】金属基板１２の使用は、金属化セラミック
基板に対して幾つかの利点を提供する。それらの利点の
１つは、金属基板１２の相対的可撓性であり、これはセ
ラミック・キャリアに比較して、温度変化または機械的
処理の結果としてクラックを生じる傾向を低減し、これ
は特にグリーン状態において当てはまる。別の重要な利
点は、金属基板１２の優れた熱伝導特性であり、これは
セラミック基板によるよりも、熱が効率的に迅速に放散
されることを可能にする。更に、金属基板はコンタクト
及び回路のための浮遊接地面を提供し、これは６μｍレ
ベルの薄い誘電層において、特に有効である。
基板に対して幾つかの利点を提供する。それらの利点の
１つは、金属基板１２の相対的可撓性であり、これはセ
ラミック・キャリアに比較して、温度変化または機械的
処理の結果としてクラックを生じる傾向を低減し、これ
は特にグリーン状態において当てはまる。別の重要な利
点は、金属基板１２の優れた熱伝導特性であり、これは
セラミック基板によるよりも、熱が効率的に迅速に放散
されることを可能にする。更に、金属基板はコンタクト
及び回路のための浮遊接地面を提供し、これは６μｍレ
ベルの薄い誘電層において、特に有効である。
【００１６】更に考慮されなければならない要因に、金
属基板１２による、ＩＣチップ３０とチップ・キャリア
１０との間の熱膨張率の大きな違いがある。シリコンか
ら成るＩＣチップは、約３ｐｐｍ／℃乃至４ｐｐｍ／℃
の範囲の熱膨張率（ＣＴＥ）を有するのに対して、銅は
１８ｐｐｍ／℃の範囲の熱膨張率を有する。熱不整合に
よる障害のリスクを低減するために、チップが非常に薄
く、それにより可撓性を増すということを保証すること
が必要である。実際、チップが約０．５０８ｍｍ（約２
０ミル）よりも厚くないことが不可欠であり、０．４５
７ｍｍ（１８ミル）以下であることが好ましい。これら
の限界よりも薄いチップでは、それ自身極めて高い可撓
性を有する熱伝導性エポキシを用いて、チップを実装す
ることにより、可撓性が保証される。その結果、熱サイ
クルによる損傷の傾向が低減される。もちろん、金属基
板１２に対する異なる材料の選択、例えば銅−インバ−
銅またはインバなどの選択によっても、ＩＣチップ３０
と金属基板１２との間のＣＴＥの不整合を低減すること
ができる。
属基板１２による、ＩＣチップ３０とチップ・キャリア
１０との間の熱膨張率の大きな違いがある。シリコンか
ら成るＩＣチップは、約３ｐｐｍ／℃乃至４ｐｐｍ／℃
の範囲の熱膨張率（ＣＴＥ）を有するのに対して、銅は
１８ｐｐｍ／℃の範囲の熱膨張率を有する。熱不整合に
よる障害のリスクを低減するために、チップが非常に薄
く、それにより可撓性を増すということを保証すること
が必要である。実際、チップが約０．５０８ｍｍ（約２
０ミル）よりも厚くないことが不可欠であり、０．４５
７ｍｍ（１８ミル）以下であることが好ましい。これら
の限界よりも薄いチップでは、それ自身極めて高い可撓
性を有する熱伝導性エポキシを用いて、チップを実装す
ることにより、可撓性が保証される。その結果、熱サイ
クルによる損傷の傾向が低減される。もちろん、金属基
板１２に対する異なる材料の選択、例えば銅−インバ−
銅またはインバなどの選択によっても、ＩＣチップ３０
と金属基板１２との間のＣＴＥの不整合を低減すること
ができる。
【００１７】図３は本発明の別の実施例を示し、そこで
はキャリア及びチップのパッケージを形成するために、
フリップチップ・ボンディングが使用され得る。図３か
ら分かるように、ＩＣチップ５２が提供され、それがチ
ップ装着パッド２２にはんだボール５４により実装され
る。このタイプのフリップチップ実装においては従来通
り、補強エポキシ５６がはんだボール５４を取り囲むよ
うに、ＩＣチップ５２とチップ・キャリア１０との間に
配置される。この補強エポキシは、熱的不整合による損
傷を防止する支援をする。この実施例では、絶縁材料５
８が金属基板１２の端部周辺、及び金属基板１２の反対
面上に提供され、それにより電気リード６０が金属基板
１２から電気的に絶縁される。この場合、電気リード６
０は接続パッド２４を回路基板４８上のコンタクト４６
に接続する。
はキャリア及びチップのパッケージを形成するために、
フリップチップ・ボンディングが使用され得る。図３か
ら分かるように、ＩＣチップ５２が提供され、それがチ
ップ装着パッド２２にはんだボール５４により実装され
る。このタイプのフリップチップ実装においては従来通
り、補強エポキシ５６がはんだボール５４を取り囲むよ
うに、ＩＣチップ５２とチップ・キャリア１０との間に
配置される。この補強エポキシは、熱的不整合による損
傷を防止する支援をする。この実施例では、絶縁材料５
８が金属基板１２の端部周辺、及び金属基板１２の反対
面上に提供され、それにより電気リード６０が金属基板
１２から電気的に絶縁される。この場合、電気リード６
０は接続パッド２４を回路基板４８上のコンタクト４６
に接続する。
【００１８】追加の放熱が必要とされる場合、図４に示
される実施例を利用することができ、そこでは追加のヒ
ートシンク６２が、金属基板１２のチップ取り付け面と
は反対側に固定される。ヒートシンク６２は熱伝導性エ
ポキシ６３により、周知のように付着される。また、図
４は、フリップチップ５２がワイヤボンド・チップ３０
と同一のチップ・キャリア面に結合できることを示す。
される実施例を利用することができ、そこでは追加のヒ
ートシンク６２が、金属基板１２のチップ取り付け面と
は反対側に固定される。ヒートシンク６２は熱伝導性エ
ポキシ６３により、周知のように付着される。また、図
４は、フリップチップ５２がワイヤボンド・チップ３０
と同一のチップ・キャリア面に結合できることを示す。
【００１９】図５は、追加のヒートシンク６２が提供さ
れる別の実施例を示すが、この場合には、ヒートシンク
６２が熱伝導性エポキシ６３により、チップ封止エポキ
シ４４の上に固定される。
れる別の実施例を示すが、この場合には、ヒートシンク
６２が熱伝導性エポキシ６３により、チップ封止エポキ
シ４４の上に固定される。
【００２０】図６は、チップをチップ・キャリア１０の
両面に設けた実施例を示す。この実施例は、金属基板の
両面上のチップに対して、図３に示されるフリップチッ
プ技術を利用するように示される。もちろん、ワイヤボ
ンドが両面のチップに対して使用されてもよいし、一方
の面がワイヤボンド技術を使用し、他方の面がフリップ
チップ技術を使用することも可能である。この場合、ヒ
ートシンク６２が任意的に一方の面に固定されるが、ス
ペースが許せば、ヒートシンクが両面に提供され得る。
両面に設けた実施例を示す。この実施例は、金属基板の
両面上のチップに対して、図３に示されるフリップチッ
プ技術を利用するように示される。もちろん、ワイヤボ
ンドが両面のチップに対して使用されてもよいし、一方
の面がワイヤボンド技術を使用し、他方の面がフリップ
チップ技術を使用することも可能である。この場合、ヒ
ートシンク６２が任意的に一方の面に固定されるが、ス
ペースが許せば、ヒートシンクが両面に提供され得る。
【００２１】以上、本発明の好適な実施例について述べ
てきた。しかしながら、前述の説明を鑑み、ここでの説
明が例として述べられたに過ぎず、本発明がここで述べ
られた特定の実施例に制限されるものではなく、様々な
再構成、変更、及び置換が、本発明の趣旨から逸脱する
こと無しに、実現され得ることが理解されよう。
てきた。しかしながら、前述の説明を鑑み、ここでの説
明が例として述べられたに過ぎず、本発明がここで述べ
られた特定の実施例に制限されるものではなく、様々な
再構成、変更、及び置換が、本発明の趣旨から逸脱する
こと無しに、実現され得ることが理解されよう。
【図１】便宜上一部が取り壊された集積回路チップ及び
チップ・キャリアのパッケージの一部の底面図である。
チップ・キャリアのパッケージの一部の底面図である。
【図２】回路基板に実装されるパッケージを示す、図１
のチップ及びチップ・キャリアの縦断面図である。
のチップ及びチップ・キャリアの縦断面図である。
【図３】回路基板に実装される本発明によるパッケージ
の別の実施例の縦断面図である。
の別の実施例の縦断面図である。
【図４】追加のヒートシンクを利用する本発明の別の実
施例の縦断面図である。
施例の縦断面図である。
【図５】追加のヒートシンクを使用する異なる構成の本
発明による別の実施例の縦断面図である。
発明による別の実施例の縦断面図である。
【図６】キャリアの両面上のチップ、並びに追加のヒー
トシンクを利用する本発明の実施例の縦断面図である。
トシンクを利用する本発明の実施例の縦断面図である。
１０ チップ・キャリア １２ 金属基板 １４ 銅コア １６、１８ クロム ２０ 誘電材料（ポリイミド） ２２ チップ装着パッド ２４ 接続パッド ２６ 回路トレース ３０、５２ ＩＣチップ ３２、６３ 熱伝導性エポキシ ３４ 入出力コンタクト ３６ ワイヤボンド・リード ３８、６０ 電気リード ４２ 保護被覆 ４４ エポキシ封止材 ４６ コンタクト ４８ 回路基板 ５４ はんだボール ５６ 補強エポキシ ５８ 絶縁材料 ６２ ヒートシンク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウエイン・ラセル・ストー アメリカ合衆国18834、ペンシルバニア州、 ニュー・ミルフォード、ボックス 112デ ィ、アール・アール２ (72)発明者 ジェームズ・ウォーレン・ウィルソン アメリカ合衆国13850、ニューヨーク州ヴ ェスタル、メイン・ストリート 409
Claims (10)
- 【請求項１】集積回路チップを回路基板に実装するため
の回路パッケージであって、 第１及び第２の対向面を有する金属基板と、前記対向面
の少なくとも一方の面上に付着された約２０μｍ以下の
厚さの誘電被覆とを有するチップ・キャリアと、 前記誘電被覆上に配置され、チップ実装パッド、接続パ
ッド、及び前記チップ実装パッドを前記接続パッドに接
続する回路トレースを有する電気回路と、 前記基板の前記一方の面の側に実装され、入出力コンタ
クトを有する集積回路チップと、 前記入出力コンタクトを前記チップ実装パッドに接続す
る電気接続と、 前記接続パッドから伸び、入出力信号を前記集積回路チ
ップへ及び前記集積回路チップから供給する電気リード
とを含む、パッケージ。 - 【請求項２】前記誘電被覆がポリイミドである、請求項
１記載のパッケージ。 - 【請求項３】前記金属基板が銅層を含み、前記集積回路
チップの厚さが約０．５０８ｍｍ（約２０ミル）以下で
ある、請求項１または請求項２記載のパッケージ。 - 【請求項４】前記誘電被覆が約３．５乃至約４．０の誘
電率を有する、請求項１記載のパッケージ。 - 【請求項５】前記誘電被覆の厚さが約６μｍ以下であ
る、請求項１または請求項２記載のパッケージ。 - 【請求項６】前記金属基板がクロム被覆された銅であ
る、請求項１または請求項２記載のパッケージ。 - 【請求項７】集積回路チップを実装する方法であって、 第１及び第２の対向面を有する金属基板を用意するステ
ップと、 前記対向面の少なくとも一方の面上に、約２０μｍ以下
の厚さの誘電被覆を付着するステップと、 前記誘電被覆上に、チップ実装パッド、接続パッド、及
び前記チップ実装パッドを前記接続パッドに接続する回
路トレースを有する電気回路を形成するステップと、 入出力コンタクトを有する集積回路チップを前記基板の
前記一方の面の側に配置し、前記入出力コンタクトを前
記チップ実装パッドに接続する実装ステップと、 入出力信号を前記集積回路チップへ及び前記集積回路か
ら供給するための電気リードを前記接続パッドに接続す
るステップとを含む、方法。 - 【請求項８】前記誘電被覆がポリイミドである、請求項
７記載の方法。 - 【請求項９】前記誘電被覆の厚さが約６μｍ以下であ
る、請求項７または請求項８記載の方法。 - 【請求項１０】前記電気リードを回路基板上のパッドに
接続するステップを含む、請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/783775 | 1997-01-15 | ||
| US08/783,775 US6150716A (en) | 1995-01-25 | 1997-01-15 | Metal substrate having an IC chip and carrier mounting |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209332A true JPH10209332A (ja) | 1998-08-07 |
| JP2903013B2 JP2903013B2 (ja) | 1999-06-07 |
Family
ID=25130356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10003024A Expired - Fee Related JP2903013B2 (ja) | 1997-01-15 | 1998-01-09 | 金属基板を含む回路パッケージ及び実装方法 |
Country Status (10)
| Country | Link |
|---|---|
| JP (1) | JP2903013B2 (ja) |
| KR (1) | KR100259412B1 (ja) |
| CN (1) | CN1132243C (ja) |
| CZ (1) | CZ3498A3 (ja) |
| HU (1) | HUP9701377A3 (ja) |
| MY (1) | MY127468A (ja) |
| PL (1) | PL324177A1 (ja) |
| RU (1) | RU2191445C2 (ja) |
| SG (1) | SG60170A1 (ja) |
| TW (1) | TW473887B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2481754C1 (ru) * | 2011-09-13 | 2013-05-10 | Открытое акционерное общество "Научно-производственный комплекс "ЭЛАРА" имени Г.А. Ильенко" (ОАО "ЭЛАРА") | Печатная плата на металлической подложке и способ ее изготовления |
| JP5912058B2 (ja) | 2012-03-30 | 2016-04-27 | 株式会社フジクラ | 撮像モジュール、レンズ付き撮像モジュール、内視鏡、撮像モジュールの製造方法、フレキシブル配線基板成形装置 |
| CN104882531A (zh) * | 2015-06-08 | 2015-09-02 | 杨子龙 | 一种led集成发光模组 |
| CN107507813A (zh) | 2017-10-10 | 2017-12-22 | 北京比特大陆科技有限公司 | 散热片、芯片及电路板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390082A (en) * | 1992-07-06 | 1995-02-14 | International Business Machines, Corp. | Chip carrier with protective coating for circuitized surface |
| US5635762A (en) * | 1993-05-18 | 1997-06-03 | U.S. Philips Corporation | Flip chip semiconductor device with dual purpose metallized ground conductor |
| US5616958A (en) * | 1995-01-25 | 1997-04-01 | International Business Machines Corporation | Electronic package |
-
1997
- 1997-08-11 HU HU9701377A patent/HUP9701377A3/hu unknown
- 1997-10-13 KR KR1019970052339A patent/KR100259412B1/ko not_active IP Right Cessation
- 1997-12-12 MY MYPI97006030A patent/MY127468A/en unknown
- 1997-12-12 CN CN97125492A patent/CN1132243C/zh not_active Expired - Fee Related
- 1997-12-15 SG SG1997004458A patent/SG60170A1/en unknown
-
1998
- 1998-01-06 TW TW087100113A patent/TW473887B/zh not_active IP Right Cessation
- 1998-01-07 CZ CZ9834A patent/CZ3498A3/cs unknown
- 1998-01-08 PL PL98324177A patent/PL324177A1/xx unknown
- 1998-01-09 JP JP10003024A patent/JP2903013B2/ja not_active Expired - Fee Related
- 1998-01-14 RU RU98101113/28A patent/RU2191445C2/ru not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HU9701377D0 (en) | 1997-10-28 |
| HUP9701377A3 (en) | 2000-01-28 |
| KR100259412B1 (ko) | 2000-06-15 |
| RU2191445C2 (ru) | 2002-10-20 |
| SG60170A1 (en) | 1999-02-22 |
| CZ3498A3 (cs) | 1998-11-11 |
| CN1188984A (zh) | 1998-07-29 |
| MY127468A (en) | 2006-12-29 |
| HUP9701377A2 (hu) | 1998-08-28 |
| KR19980070016A (ko) | 1998-10-26 |
| JP2903013B2 (ja) | 1999-06-07 |
| TW473887B (en) | 2002-01-21 |
| PL324177A1 (en) | 1998-07-20 |
| CN1132243C (zh) | 2003-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6131278A (en) | Metal substrate having an IC chip and carrier mounting | |
| US7327018B2 (en) | Chip package structure, package substrate and manufacturing method thereof | |
| JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| JP2004253738A (ja) | パッケージ基板及びフリップチップ型半導体装置 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| JPH0573079B2 (ja) | ||
| JP2903013B2 (ja) | 金属基板を含む回路パッケージ及び実装方法 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JP3344362B2 (ja) | フィルムキャリア型半導体装置 | |
| JPH10256428A (ja) | 半導体パッケージ | |
| JPH05343606A (ja) | マルチチップモジュール | |
| US10881006B2 (en) | Package carrier and package structure | |
| JP3831173B2 (ja) | 半導体モジュール | |
| JPH04299849A (ja) | 半導体装置 | |
| JPH10256414A (ja) | 半導体パッケージ | |
| JPH04144162A (ja) | 半導体装置 | |
| JPH10275879A (ja) | 半導体パッケージ | |
| JPH1154532A (ja) | 半導体素子用パッケージ | |
| JPS5842263A (ja) | マルチチツプパツケ−ジ | |
| JPH1154665A (ja) | 複合パッケージ | |
| JPS61150251A (ja) | 半導体装置 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH07202053A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |