CZ3498A3 - Kovový substrát, který má IC čip a nosnou montáž - Google Patents
Kovový substrát, který má IC čip a nosnou montáž Download PDFInfo
- Publication number
- CZ3498A3 CZ3498A3 CZ9834A CZ3498A CZ3498A3 CZ 3498 A3 CZ3498 A3 CZ 3498A3 CZ 9834 A CZ9834 A CZ 9834A CZ 3498 A CZ3498 A CZ 3498A CZ 3498 A3 CZ3498 A3 CZ 3498A3
- Authority
- CZ
- Czechia
- Prior art keywords
- chip
- integrated circuit
- substrate
- assembly
- dielectric
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Description
Vynález se obecně týká sestavováni čipu s integrovanými obvody (IC) na šípových nosičích pro montováni na desky s obvody a podobné a podrobněji techniky pro vybaveni čipu a nosných montáži pro takzvané fiat pack provedeni.
*
Dosavadní stav techniky
Obvyklý nosič pro montáž čipu, který se používal po mnoho let, je pokovená keramická fiat pack konstrukce. Zatímco keramika má mnoho dobrých vlastností, pro její použiti existují jisté nevýhody. Keramika nemá například mimořádně dobré vlastnosti z hlediska tepelné vodivosti a tudíž často vyžaduje zlepšující techniky pro odstraňování tepla. Keramika také vyžaduje opatrné zacházení, zvláště před vypalováním, aby se zamezilo přelomeni. Keramika navíc vyžaduje několik operací pro utvořeni nezbytného keramického nosiče, což má za následek dosti vysoké náklady.
Existovalo jisté úsilí nahradit keramické nosiče organickým nosičem, jako je například sklem naplněný epoxid, který má vlastnosti podobné vlastnostem desky s obvodem, tj. stejný materiál. Zatímco některé r.evý.ody keramických nosičů jsou překonány, přesto mají takovéto nosiče jisté nevýhody, jako například poměrně malou vodivost a jisté technologické problémy při vytváření požadovaného systému obvodu na povrchu nosiče pro připojeni čipu k němu a přenášeni signálu na desku s obvodem a z desky s obvodem.
Je tudíž hlavním předmětem tohoto vynálezu zajistit sestavu pro montováni čipu s integrovaným obvodem k desce s obvodem, který obsahuje nosič čipu, který má vylepšené vlastnosti přenesu tepla a dobré elektrické vlastnosti včetně desky s plovoucí zemí.
Podstata vynálezu
Podle tohoto vynálezu je zajištěna sestava pro montováni čipu s integrovaným obvodem k desce s obvodem a podobné. Sestava obsahuje čipový nosič, který má kovový substrát obsahující první a druhé protilehlé čelo. Přednostně je kovový substrát vytvořen z měděného materiálu s chrómem naplátovaným na jeho jedné nebo na jeho obou stranách. Dielektrický povlak je opatřen na alespoň jednom z čel, přičemž tento dielektrický povlak je přednostně polyimid. Dielektrický povlak je přednostně tenčí než okolo 20 mikronu a přednostně má dielektrickou konstantu do okolo 3,5 do okolo 4,0. Systém elektrických obvodu je spořádán na dielektrickém povlaku, přičemž uvedený systém obvodu obsahuje plochy pro montáž čipu, spojovací plochy a obvodové trasy spojující plochy pro montáž čipu se spojovacími plochami.
IC čip je připojen k čelu kovového substrátu, který má na sobě dielektrický povlak. Tato montáž muže být buďto pomocí flip chip spojováni s použitím pájky pro vzájemné mechanické a elektrické spojení, nebo muže být montáž připevněním čipu pomocí lepidla k desce a s použitím ooou případech je plochám pro připojení čipu drátovými pájenými
Elektrické vývody procházejí od spojovacích ploch na čipovém nosiči jsou připojeny k odpovídajícím plochám na desce s obvodem signálu pro IC čip. V j istých provedeních mohou čipovému mohou být čipy nosiče za tepel chladiče po některých provedeních zvýšení kapacity čipového nosiče.
Přehled obrázků na výkresech
Vynález bude blíže vysvětlen konkrétních přikladu provedení znázorněných na výkresech, kterých představuje poněkud řej meni, sestavy čipu integrovaný obvodem, a čipovým nosičem;
uoového nosiče z obrázku 1 ukazující sestavu namontovanou k desce s obvodem;
sestavy
- ·Λ desce s obvodem;
pohled podélným tohoto vynálezu využívajícího další tepelný chladič;
obr. 5 pohled podélným řezem jiného provedeni podle tohoto vynálezu také s využitím dalšího tepelného chladiče, ale v jiné konfiguraci;
obr. 6 pohled, podélným řezem provedeni tohoto vynálezu s využitím čipu po obou stranách nosiče a také s využitím dalšího tepelného chladiče.
Příklady provedeni vynálezu
Nyní s odkazem r.a obrázky, momentálně obrázky 1 a 2, je ukázáno jedno provalení sestavy čipu integrovaného· obvodu (IC čipu) přimontované k dece s obvodem podle tohoto vynálezu.
Sestava obsahuje čipový nosič obecně označený jako 10, který obsahuje kovový substrát 12 . Přednostně je kovový subscrát měděné jádro 14 , které má chróm 16 a 18 naplátovaný na jeho protilehlých čelech. Jak bude však nyní popsáno, lze použit jiné kovy, jako napříkald čistou měď, invar, měďinvar-měď (C-1-C'< a jiné takovéto materiály. Měď 5 naplátcvaným chrómem je však upřednostňovaný materiál, protože je nesmírně dobrý elektrický vodič a má dobré vlastnosti vedení tepla, aby mohl pracovat jako tepelný chladič. Typicky je substrát 12 tlustý okolo 0,025 palce, ačkoli tato tloušťka se muže pohybovat v rozmezí od okolo
0,010 palce do okolo 0,040 palce. Tenčí substrát, než 0,010 palce značně snižuje účinnost substrátu jako odvaděče tepla a substrát tlustší než okolo 0,040 palce má za následek rozměrnost a velkou hmotnost sestavy a nezajišťuje žádný významný odvod tepla navíc.
Tenká vrstva dielektríckého materiálu 20 je aplikována na jedno čelo substrátu 10 na chróm 16, který je na něm, přičemž toto dielektrikum má přednostně dielektrickou konstantu v rozmezí okolo 3,5 až 4,0. Upřednostňvané dielektrikum je polyimid. Polyimid je přednostně aplikován rozprašováním, což umožňuje aplikovat jednotný tenký povlak. Polyimid muže být však nanesen odstředivě. Lze použit jiná dielektrika, jako například eoxidy, polytetrafluoretylén, atd. Polyimid je však upřednostňován protože se snadno nanáší, tvoři stejnorodou vrstvu a muže se udržet na povrchu bez závažných defektu při zmenšování tloušťky až ť.z tl:ušťkv okolo 6 mikronu, což je upřednostňovaná tloušťka. Lze však použit tloušťku až do okolo 20 mikronu. Čím tenči vrsia, tím lépe, protože jádro slouží jako deska s plovoucí zemi a čím tenčí je dielektirkum, tím je vyšší účinnost kovového substrátu 12 . Opravdu s tloušťkou polyimidu 20 okolo 6 mikronu je účinnost substrátu 12 okolo 95% teoretické účinnosti, zatímco při tloušťce 20 mikronu polyimidu 20 spadne účinnost na okolo 50% teoretické.
Tloušťka okclo 20 mikronů je tudíž maximální požadovaná
dielektríckého materiálu 20, zatímco upřednostňovaná tloušťka je okolo- 6. mikronu nebo menši.
Systém elektrických obvodu je vytvořen na povrchu dielektríckého materiálu 20, přičemž tento systém elekrických obvodu obsahuje plochy 22 pro připojení čipu, spojovací plochy 24 a obvodové cesty 26 . Systém obvodu je přednostně vytvořen fotoodporovou technologii s použitím naprašovaného kovu a technik subtraktivního leptáni, jak je v oboru dobře známo. Typicky je kov nanesen naprášením do tloušťky okolo 6 mikronů; tloušťka kovu se však muže pohybovat v rozmezí od okolo 4 mikronu do okolo 8 mikronu.
Kov tenčí než okolo 4 mikronu muže vést k nespoj itostem v obvodu a kov tlustší než okolo S mikronů zabraňuje tvorbě dobrých vlastnosti obvodu.
Je zajištěn IC čip 30, který je připevněn k povrchu substrátu 12 prostředky vodivého epoxidu 32 . IC čip 30 má množství I/C kontaktu 34, které jsou připojeny k plochám 22 pro připojeni čipu pomoci pájených drátových vývodu 36.
Spojovací plochy 24 jsou opatřeny elektrickými vývody 38.
Po utvoření ploch 22 a 24 a cest je aplikován ochranný povlak 42, což muže být polyimid.
Existuje však mnoho j iných které lze použit.
Povlak muže být nanesen podle vzoru, přes síťku nebo lze za účelem vytvoření vzoru oovlaku použit fotoli to grafickou techniku, pokud jsou použity fotocitlivé povlaky. Ochranný povlak 42. je aplikován na cesty 26 obvodu, přičemž jsou plochy 22 pro připojení čipu a spojovací plochy 24 vynechány, aby byly odkryty pro spojeni. Drátové spoje 36 jsou připojeny ke svým příslušným 1/0 kontaktům. 34 a plochám 22 pro připojení čipů, přednostně termosonickým pájením. Elektrické vývody 38 jsou připevněny ke svým příslušným spojovacím plochám 24, přednostně pomocí pájených spojů (není ukázáno;. Mohly by být použity jiné typy spojení, jako například vodivý epoxid, jak je v oboru známo.
Poté co byl ZC čip 30 připevněn k substrátu 12 epoxidem 32 a byly připojeny elektrické vývody 38, 3e celÝ povrch substrátu 12 pokryt epoxidovým zapouzdřovacim materiálem 44.
Aby bylo možné namontovat čip a sestavu čipového nosiče k desce s obvodem, jsou elektrické vývody 38 připojeny ke kontaktům 46 na desce 48 s obvodem.
Použiti kovového substrátu 12 poskytuje několik výhod oproti pokovenému keramickému substrátu. Jedna z nich je relativní pružnost kovového substrátu 12, která má za následek snížení sklonu k prasknuti buďto následkem tepelných odchylek, nebo následkem mechanické manipulace, v porovnání s keramickým nosičem, zejména v nezatvrdlém stavu.
Jiná velmi významná výhoda jsou vynikající vlastnosti vedení tepla kovového substrátu 12, který umožňuje rychlý odvod tepla mnohem účinněji, než u keramického substrátu. Dále kovový s plovoucí zemí pro kontakty a systém obvodu, který je zvláště účinný tenkou dielek mikron?;
3. ·’ _ O — v úvahu je rozdíl mezi koeficienty tepelné roztažnosti u IC čipu a u nosiče kvůli kovovému substrátu 12. IC čip vytvořený z křemíku má koeficient tepelné roztažnosti rozmezí okolo
3-4 ppm/°C, zatímco tepelné roztažnosti okolo ppm/
Za sníženi nebezpečí selháni kvůli nesouladu teplot je nezbytné zaj istit, aby byly čipy velmi tenké a tím se zvýšila jejich pružnost.
okolo 20 mílu a přednostně tenčí než 18 mílu. S čipy tenčími než jsou tyto meze je zajištěna pružnost s montáží čipu s použitím vodivého epoxidu, který je sám docela pružný. To snižuje sklon k poškozeni kvůli tepelnému cyklu. Volba jiného materiálu pro substrát 12, jako je například měď invar-měď nebo invar, muže samozřejmě snížit neshodu CTE čipu 30 a CTE substrátu 12.
Obrázek 3 ukazuje jiné provedení tohoto vynálezu, ve kterém muže být použito k vytvořeni sestavy nosiče a čipu flip chip spojováni. Jak je vidět na obrázku 3, je zajištěn
IC čip 52, který je připevněn k plochám 22 pro připojení čipu pomocí kuliček pájky 54 . Jak je v tomto typu flip chip spojováni běžné, je mezi čipem 52 a nosičem 12 uspořádán vyztužovaci epoxid 56 obklopující kuličky 54 pájky. Tento vyztužovaci epoxid slouží při zabraňování poškození kvůli tepelné neshodě. V tomto provedeni je kolem konce substrátu 12 opatřen izolační materiál 58 a na protějším povrchu substrátu 12, takže vývod 60 je elektricky izolován od substrátu .12. V tomto případě spojuji vývody 6 0 spojovací plochy 24 s kontakty 46 na desce s obvodem 48.
Pokud je zaootřebí dalšího odvodu tepla, lze použít provedení ukázané na obrázku 4, ve kterém je dodatečný tepelný chladič 62 přioevn-n k protější straně subscrácu 12, ze kterého jsou připojeny čipy. Tepelný chladič 62 muže být připevněn vodivým epoxidem 63 dobře známým způsobem. Obrázek 4 také ukazuje jak může být pružný čip 52 připevněn ke stejné straně nosiče jako drátem připevněný čip 30.
Obrázek 5 ukazuje jiné provedeni, kde je zajištěn dodatečný tepelný chladič 62, ale v tomto případě je tepelný chladič zajištěn vodivým epoxidem 6 3 k povrchu epoxidu 44 zapouzdřujícího čip.
Obrázek 6 ukazuje provedení, kde čipy mohou být zajištěny na obou stranách čipového nosiče 10 . Provedení je ukázáno s použitím technologie flip chip jak je ukázáno na obrázku 3 pro čipy na obou stranách substrátu. Samozřejmě muže být připojováni drátem použito pro čipy na obou stranách, nebo by ;edna strana mohla používat technologii spojování drátem a druhá strana technologii flip chip. V tomto případě je tepelný chladič 62 volitelně připevněn k jedné straně, ačkoli pokud to umožňuje prostor, mohly by být tepelné chladiče opatřeny na obou stranách.
Byla tudíž popsána upřednostněná provedení tohoto vynálezu. Avšak uvažujeme-li předchozí popis, rozumí se, že tento popis je proveden pouze pomocí přikladu, že vynález není omezen na konkrétní provedeni zde popsaná a že mohou být implementovány různé změny uspořádáni, modifikace a náhrady bez odchýleni od opravdového ducha tohoto vynálezu jak bude nárokováno níže.
Claims (8)
1. Sestava prs namontováni čipu s integrovaným obvodem k desce s obvodem nebo podobné obsahující:
čipový nosič, přičemž uvedený čipový nosič obsahuje kovový substrát a má první a druhé protilehlé čelo, dielektrický povlak na alespoň jednom z uvedených čel, přičemž uvedený dielektrický povlak je tenči než okolo 20 mikronu;
systém elektrických obvodu uspořádaný na uvedeném dielektríckém povlaku, přičemž uvedený systém elektrických obvodu má plochy pro připojeni čipu, spojovací plochy a cesty obvodu spojující uvedené plochy pro připojeni čipu s uvedenými spojovacími plochami;
čip s integrovaným?, obvodem namontovaný na uvedeném jednom čele uvedeného substrátu, přičemž uvedený čip s integrovaným obvodem má 1/0 kontakty;
elektrické spoje spojující uvedené l/Ο kontakty na uvedeném integrovaném obvodu s uvedenými plochami pro připojení čipu; a elektrické vývody procházející od uvedených spojovacích ploch pro zajištění 1/0 signálu do uvedeného čipu s integrovaným obvodem a z uvedeného čipu s integrovaným obvodem.
2. Sestava podle nároku 1, kde uvedený dielektrický materiál je polyimid.
3. Sestava podle nároku 1 nebo 2, kde uvedený čip s integrovaným obvodem je připojen k uvedeným plochám pro připojeni čipu drátovými spoji nebo spojením pomocí flip chip spojování.
kde dielektrikum má dielektrickou konstantu od okolo 3,5 do okolo 4,0.
6. Sestava podle kteréhokoli z přeocnázejicích nároku, kde tloušťka uvedené dielektrické vrstvy není větší než okolo 6 mikronu.
substrátu a systém elektrických obvodu je na obou čelech uvedeného substrátu a čip s integrovanými obvodem je namontován na obou čelech uvedeného substrátu.
9. Sestava podle kteréhokoli z předcházejících nároku, kde tepelný chladič je připojen k uvedenému čipověmu nosiči.
10, Sestava podle nároku 9, kde tepelný chladič je připojen k povrchu uvedeného substrátu, který má k sobě připojen čip,
11. Sestava podle kteréhokoli z předcházejících nároku, dále se vyznačující deskou s obvodem nebo podobnou připojenou k uvedeným elektrickým vývodům.
12. Způsob pro montování čipu s integrovaným obvodem podle kteréhokoli z nároku 1 až 11, obsahující kroky:
opatření čipcvého nosiče, přičemž uvedený čipový nosič obsahuje kovový substrát a má první a druhé protilehlé čelo, aplikování dielektrického povlaku na alespoň uvedených čel, je tenčí než c kolo mikronů;
obvod na uvedeném dielektrickém povlaku, přičemž uvedený systém elektrických obvodů má plochy pro připojení čipu, spojovací plochy a obvodové uvedeným cesty spojující uvedené plochy spojovacím plochám;
opatření čipu s integrovaným obvodem, který má 1/0 kontakty;
přimontování uvedeného čipu s integrovaným obvodem na uvedené jedno čelo uvedeného substrátu, přičemž elektrická
I spojení spojují uvedené 1/0 kontakty na uvedeném integrovaném, obvodu k uvedeným plochám pro připojeni čipu;
připojení elektrických vývodu z uvedených spojovacích ploch pro zajištěni 1/0 signálu do uvedeného čipu s integrovaným obvodem a z uvedeného čipu s integrovaným obvodem.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/783,775 US6150716A (en) | 1995-01-25 | 1997-01-15 | Metal substrate having an IC chip and carrier mounting |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ3498A3 true CZ3498A3 (cs) | 1998-11-11 |
Family
ID=25130356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ9834A CZ3498A3 (cs) | 1997-01-15 | 1998-01-07 | Kovový substrát, který má IC čip a nosnou montáž |
Country Status (10)
| Country | Link |
|---|---|
| JP (1) | JP2903013B2 (cs) |
| KR (1) | KR100259412B1 (cs) |
| CN (1) | CN1132243C (cs) |
| CZ (1) | CZ3498A3 (cs) |
| HU (1) | HUP9701377A3 (cs) |
| MY (1) | MY127468A (cs) |
| PL (1) | PL324177A1 (cs) |
| RU (1) | RU2191445C2 (cs) |
| SG (1) | SG60170A1 (cs) |
| TW (1) | TW473887B (cs) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2481754C1 (ru) * | 2011-09-13 | 2013-05-10 | Открытое акционерное общество "Научно-производственный комплекс "ЭЛАРА" имени Г.А. Ильенко" (ОАО "ЭЛАРА") | Печатная плата на металлической подложке и способ ее изготовления |
| JP5912058B2 (ja) | 2012-03-30 | 2016-04-27 | 株式会社フジクラ | 撮像モジュール、レンズ付き撮像モジュール、内視鏡、撮像モジュールの製造方法、フレキシブル配線基板成形装置 |
| CN104882531A (zh) * | 2015-06-08 | 2015-09-02 | 杨子龙 | 一种led集成发光模组 |
| CN113097162A (zh) | 2017-10-10 | 2021-07-09 | 北京比特大陆科技有限公司 | 散热片、芯片及电路板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5390082A (en) * | 1992-07-06 | 1995-02-14 | International Business Machines, Corp. | Chip carrier with protective coating for circuitized surface |
| US5635762A (en) * | 1993-05-18 | 1997-06-03 | U.S. Philips Corporation | Flip chip semiconductor device with dual purpose metallized ground conductor |
| US5616958A (en) * | 1995-01-25 | 1997-04-01 | International Business Machines Corporation | Electronic package |
-
1997
- 1997-08-11 HU HU9701377A patent/HUP9701377A3/hu unknown
- 1997-10-13 KR KR1019970052339A patent/KR100259412B1/ko not_active IP Right Cessation
- 1997-12-12 MY MYPI97006030A patent/MY127468A/en unknown
- 1997-12-12 CN CN97125492A patent/CN1132243C/zh not_active Expired - Fee Related
- 1997-12-15 SG SG1997004458A patent/SG60170A1/en unknown
-
1998
- 1998-01-06 TW TW087100113A patent/TW473887B/zh not_active IP Right Cessation
- 1998-01-07 CZ CZ9834A patent/CZ3498A3/cs unknown
- 1998-01-08 PL PL98324177A patent/PL324177A1/xx unknown
- 1998-01-09 JP JP10003024A patent/JP2903013B2/ja not_active Expired - Fee Related
- 1998-01-14 RU RU98101113/28A patent/RU2191445C2/ru not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| HU9701377D0 (en) | 1997-10-28 |
| HUP9701377A3 (en) | 2000-01-28 |
| KR19980070016A (ko) | 1998-10-26 |
| JPH10209332A (ja) | 1998-08-07 |
| JP2903013B2 (ja) | 1999-06-07 |
| CN1188984A (zh) | 1998-07-29 |
| CN1132243C (zh) | 2003-12-24 |
| RU2191445C2 (ru) | 2002-10-20 |
| KR100259412B1 (ko) | 2000-06-15 |
| TW473887B (en) | 2002-01-21 |
| SG60170A1 (en) | 1999-02-22 |
| HUP9701377A2 (hu) | 1998-08-28 |
| PL324177A1 (en) | 1998-07-20 |
| MY127468A (en) | 2006-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6150716A (en) | Metal substrate having an IC chip and carrier mounting | |
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| US6040624A (en) | Semiconductor device package and method | |
| US5386341A (en) | Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape | |
| US6423576B1 (en) | Microelectronic device package having a heat sink structure for increasing the thermal conductivity of the package | |
| US5262351A (en) | Process for manufacturing a multilayer integrated circuit interconnection | |
| GB2500380A (en) | Arrangement and method of making electrical connections | |
| JP3728847B2 (ja) | マルチチップモジュールおよびその製造方法 | |
| US7109573B2 (en) | Thermally enhanced component substrate | |
| US4292647A (en) | Semiconductor package and electronic array having improved heat dissipation | |
| EP0516875A1 (en) | Module for electronic package | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| CZ3498A3 (cs) | Kovový substrát, který má IC čip a nosnou montáž | |
| US6890794B2 (en) | Flip chip with novel power and ground arrangement | |
| US6954360B2 (en) | Thermally enhanced component substrate: thermal bar | |
| JP3158073B2 (ja) | 電子素子のパッケージ方法および電子素子パッケージ | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| US11640925B2 (en) | System and method for a device package | |
| JPH01102952A (ja) | 半導体チップキャリヤー装置 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| US20050006758A1 (en) | Method for packaging electronic modules and multiple chip packaging | |
| US7190056B2 (en) | Thermally enhanced component interposer: finger and net structures | |
| US20080080141A1 (en) | Electrical Circuit Package | |
| JPS5835956A (ja) | 混成集積回路装置 | |
| JP7200460B2 (ja) | パッケージ構造物 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD00 | Pending as of 2000-06-30 in czech republic |