TW473887B - Metal substrate having an IC chip and carrier mounting - Google Patents

Metal substrate having an IC chip and carrier mounting Download PDF

Info

Publication number
TW473887B
TW473887B TW087100113A TW87100113A TW473887B TW 473887 B TW473887 B TW 473887B TW 087100113 A TW087100113 A TW 087100113A TW 87100113 A TW87100113 A TW 87100113A TW 473887 B TW473887 B TW 473887B
Authority
TW
Taiwan
Prior art keywords
chip
integrated circuit
scope
wafer
package
Prior art date
Application number
TW087100113A
Other languages
English (en)
Inventor
Stephen Wesley Macquarrie
Wayne Russell Storr
James Warren Wilson
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/783,775 external-priority patent/US6150716A/en
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW473887B publication Critical patent/TW473887B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

473887 A7
(請先閲讀背面之注意事項再填寫本頁)
、1T • υ fu ·
-In I -I 經濟部中央標準局員工消費合作社印製 473887 A7 ___B7 五、發明説明（2 ) 電路板或之類的物品上之封裝。此封裝包括一晶片載體， 此載體具有一包括第一和第二相對表面的金屬基板。最好 該金屬基板是由其一面或兩面上鍍有鉻的銅材料形成。一 介電覆層設於該表面的至少一面上，且該介電覆層最好是 聚乙Sf胺’其厚度取好比約20微米為小，且其介電常數最 好是由約3·5至約4.0。此介電覆層上設有電子電路，該電 路包括晶片安裝塾、連接墊以及使晶片安裝墊和.連接整連 接的電路圖線。 一 1C晶片被裝設於金屬基板之覆有該介電覆層的表面 上。此安裝可以利用焊料以覆晶式固接，以做機械式或電 子式的互連，或是以黏接式地使晶片安裝於電路板並使用 線固接電子式連接的方式達成。在任一種情況下，IC晶片 疋以：fcf·料球或線固接連接的方式電性連接於晶片安裝執 上。電子引線由該晶片載體上的連接墊延伸，並連接到一 電路板或類似的物品上之對應的墊上，以提供Ic晶片的 I/O信號。在某些實施例中，也可將其他的散熱片裝設於 晶片載體上，此外在某些實施例，晶片也可裝設在晶片載 體的兩面上，以增加晶片載體的容量。 瀾式之簡逑 圖1所示是一積體電路晶片和晶片載體的封裝之一部分 的底視圖，其中某些部分被剖面，以利觀察；’ 圖2所示為圖1之晶片和晶片載體的縱向截面视圖，以顯 示安裝在一電路板的封裝。 圖3所示為根據本發明之安裝於一電路板上之封裝的另 (請先閲讀背面之注意事項再填寫本頁) 訂 -5-
、發明説明（3 個貫施例的縱向截面視圖； 圖4所示為本發明之#雨.例的縱向截面視圖； 外的散熱片之另-個實施 圖5所示為根據本 構不同的另—电〜發月的—亦使用—額外的散熱片但結 只她列的縱向截面視圖；和 “所不為本發明之於載體 外的散鼽片之余八有阳片和邓使用一額 二…片又只她例的縱向截面視圖。 路m式，圖1和2係說明根據本發明之-安裝於-電 ★，4體電路(IC)的晶片封裝之實施例圖。 :封裝包括一以符號i。表示的晶片載體，其包 屬基板12,最好該金屬其 王 的銅心14。炉是，… '、相對側皆鍍有絡16和18 屬，如純鋼、不變鋼（鋼和鎳的合金）、銅_不變鋼_鋼（「 C )以及其他这類的金屬，然而以鍍有鉻的銅為最佳的材 料，因為它是-相當好的電導體’並具有好的熱導特性， 以致於能如同一散熱片的形式操作。基本上，基板12之厚 度約為0.025英忖’但其厚度可以在〇〇1〇英对到〇_英叶 韵之間一厚心、於請ΰ射的m騎蜂低基 板作為一熱的擴散者的有效性。而大於0 040英吋的基板則 會使封裝過大和過重，並不能額外的提供任何散，熱。 一介電材料20的厚層被施於基板1〇上覆有鉻16的表面 上，其介電常數最好在約3.5到4.0之間。最好的介電材料 疋聚乙廳胺。此聚乙醯胺最好是以噴灑的方式施加，如此 -6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐 (諸先閱讀背面之注意事項再填寫本買) 訂 eimw 0 -I- -I III . 473yb/ 經濟部中央標準局員工消費合作社印製 發明説明（4 可允卉一較均勻的厚覆層。但 古彳霜 一疋，孩4乙醞胺也可以旋塗 万式覆風。其他的介電材料， t ^ , . 衣虱基树脂、聚四氟乙晞 等也了作為介電層的材料；B取 、 、 —疋氷乙酿胺是最好的，因為 它的施加方式很簡里，1古 間早具有均勻的覆層且能維持於表面 上’且厚度低至約6微夫「# θ θ ^二 （化疋取好的厚度）也不會產生缺 點。但是’而至約2 〇微米的厘命 、 又也可。覆層愈薄其效果愈 好，因為該銅心之作用如同—浮動的接地面，且介電層: 厚度愈薄’金屬基板12的效果愈佳。實際上’ f聚乙酿胺 20的厚度約為6微米時，基板12的效率約為其理想效率的 95〇/。’而在聚乙酸胺20的厚度為2〇微米日争，基板的效率則 P牛到約理想值的50%而已。因此，大約2〇微米的厚度是介 電材料20的最大所需厚度，而厚度6微米或以下者則是最 佳的厚度。 電子電路是形成於介電材料2〇的表面上，此電子電路包 括晶片附接墊22、連接墊24和電路圖線26。該電路最好是 由光阻技術形成，其係如己知的方式，利用濺鍍方式沉積 金屬和減性姓刻的方式達成。基本上，金屬被濺射沉積至 約6微米的厚度’但是，該金屬的厚度範圍可在約4微，米至 名徵米之間。比4微米薄的金屬倉使電路斷接，而太於名微 米厚度的金屬則會防礙良好的電路特性之產生。 提供一 1C晶片30以經由一導電性的環氧基樹^旨32固定於 基板12的表面上。該1C晶片30具有多個I/O接點34，它是 經由線固接引線3 6而與晶片附接墊2 2連接。連接墊24上設 有電線3 8。在形成了墊2 2和2 4以及圖線2 6以後，施加一 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 經旖.拜中夬標準局員工消費合作杜印製 473887 A7 ~~一1 - —«— B7 五、發明説日~ — 可能是聚乙醯胺的保護覆層42。但是，尚可使用其他的覆 層’如環氧基樹脂。該覆層可以以圖型方式或網孔篩製的 方式製成，或是在若使用光感性的覆層的情況下，則可使 用一光微影的技術佈圖該覆層。保護層42被加於電路圖線 26上，留下晶片附接墊22和連接墊以露出，以供連接。 線-固接36被連接於它們個別的1/〇接點34和晶片附接墊 22上，最好是以熱晋速（therm〇s〇nic)的方式固接。電線％ 最好以焊料連接的方式（未顯示）固定於它們個別的附接墊 24上。也可以本行已知的方式使用其他的連接形式，如導 電的環氧樹脂。 在1C晶片30已以環氧樹脂32而被固定於基板12上以及電 線38被連接了以後，基板12的整個表面皆被覆以一環氧樹 脂封囊劑44。 為旎使晶片和晶片載體封裝安裝於一電路板上，電線3 8 係連接於電路板48上的接點46上。 金屬基板12的使用比金屬化的陶瓷基板多了幾項優點。 其一是金屬基板12具有相當的彈性，因而可降低因熱衝程 或機械處理而產生的破裂（這是和陶瓷載體比較起來，，別 在未加工政以^)狀S下）現象。另一個非當特別的優點 是金屬具有非常優秀的熱導特性，因而可比陶瓷基板更有 效率地允許熱很快的散出。此外，金屬基板可^是供一用於 接點和電路的浮動接地面，它對於一個6微米程度的薄介 電層而言特別地有利。 再者，一必須考慮的因素是因為金屬基板之故，IC晶片 -8 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐 (請先閲讀背面之注意事項再填寫本頁)
、1T 473887 五、發明説明（6 ) 3 0和載體10之間的熱膨脹係數有很大的不同。一由碎所形 成的1C晶片之熱膨脹係數（CTE)約在3-4ppmrc的範圍内， 而銅的熱膨脹係數在l8ppm厂C。為減少因熱不匹配而造成 失敗的機會，必須確使晶片非常的薄，因此增加了其彈 性。貫際上，晶片的厚度不能超過2〇密爾（mil),最好小於 1 8金爾。若晶片比這些限制為薄，則可以確定以一本身即 以相當有彈性的導電的環氧樹脂安裝晶片的彈性。如此可 降低因為熱循環而產生的損害現象。當然，基板12的不同 材質之選擇（如銅·不變鋼_銅或不變鋼）也可減少晶片3〇和 基板12之CTE’s的不匹配現象。 圖3所不為本發明的另一實施例，其中可使用覆晶式固 接的技術形成載體和晶片的封裝。如圖3所示者，一 IC晶 片52是經由焊料球54而安裝於晶片附接墊22上。如傳統的 覆晶式安裝技術，一增強的環氧基樹脂56被設置於晶片52 和圍繞該焊料球54的載體12之間。此增強型的環氧基樹脂 有助於防止因為熱不匹配所造成的損害。在本實施例中， 在基板12的端處和基板丨2的相對表面上設有絕緣材料5 8， 經濟部中央標準局員工消費合作社印製 使得引線60可與該基板電性絕緣。在此情況下，引線讪使 達接整24與電路板銘上的接點46連接。 右需要額外的散熱時，可使用如圖4所示的實施例，其 中一外加的散熱片62被裝設於基板12上之與裝綾有晶片的 相反側上。該散熱片62可以導電樹脂以一已知的方式連 接。圖4亦顯示如何將一覆晶式晶片52固接於載體上連接 有一線固接晶片3 〇的相同側上。 -9- 本紙張尺度適用中國國冬標準（CNS ) A4規格（21〇X 29*7公楚)"""""~ ~" 473887 A7 B7 五、發明説明（7 ) 圖5顯示另一個實施例，其中設有一外加的散熱片62 , 但是該散熱片是以導電的環氧樹脂63固接於封囊該晶片的 環氧基樹脂44頂部。 圖6顯示之實施例中晶片係設置在晶片載體1〇的兩個表 面上。本實施例使用如圖3的覆晶式技術以使晶片設於基 板的兩側。當然，也可使用線固接方式使晶片固接於兩側 上或疋側使用線固接技術，另一側使用覆晶式技術。 此時，散熱片62可選擇性地設於一側，而若空間允許，則 該散熱片也可設於兩側上。 综上’本發明之較佳實施例已敘述於上。但是，應了解 上述說明僅為例示，本發明並不限於本文所描述的特定實 施例，不同的配置、修改和取代皆不脫離本發明之真正精 神’如本文後附之申請專利範圍所敘述者。 f請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐）

Claims (1)

  1. 473887 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1 · -種用以安裝—積體電路晶片至_電路板或類似的物品 上之封裝，包含： 一曰曰片載體，琢晶片載體包含一金屬基板並具有第一和 一相對的表面； 一有機介電層，直接設置於該表面至少之一上； 該介電覆層之厚度小於約2 〇微米； 設置於該介電層上的電子電路，該電子電路具有晶片安 裝墊，位於該晶片載體周圍之連接墊和使該晶片安裝墊 與該連接墊連接的電路圖線； 一裝设於該基板的一表面上之積體電路晶片； 該積體電路晶片具有]：/〇接點； 電子連接，使該積體電路上的該1/〇接點與該晶片安裝 墊連接；和 由該連接墊延伸的電子引線，以提供丨/ 〇信號至該積體 電路晶或來自該積體電路晶片的][/ 〇信號，該封裝係不 含任何陶瓷材料。 2·如申請專利範圍第1項之封裝，其中該介電材料是聚乙 酿胺。 3 ·如申請專利屬爾第【項之封裝，其中該積體電路晶玲是 經由線固接的方式與該晶片安裝塾連接。 / 4 ·如申請專利範圍第1項之封裝，其中該積體電路晶片是 以覆晶式固接互連的方式與該晶片安裝整連接。 5 ·如申請專利範圍第1項之封裝，其中該金屬基板包括_ 11 - Μ氏張尺度適用中國國家標準（CNS ) A4規格（210X297公着） (請先閲讀背面之注意事項再填寫本頁) 、11 • I ·1· _ I - - - · 473887 A8 B8 C8 〇8 申請專利範圍 ^--- 經濟部中央榡準局員工消費合作社印製 銅層，和其中該積體電路晶 片足居度不起過20密爾。 6 ·如申請專利範圍第丨項之 甘士、合人+ 丁衮，其中該介電之介電係凄 約在3·5到4.0之間。 7 ·如申請專利範圍第1項之封裳 大於約6微米。 8 .如申凊專利範圍第1項之封裳 有鉻之銅。 9 ·如申請專利範圍第1項之封裳 板的兩個表面上，和電子電路是設於該基：：：：： 上’ 7積體電路晶片是裝設於該基板的兩個表面上。 10·如申請專利範圍第i項之封裝，其中該晶片載體上連 有一散熱片。 11·如申請專利範圍第10項之封裝，其中該散熱片係裝設 該基板之不裝設有晶片的表面上。 12. 如申請專利範圍第10項之封裝，其中該散熱片係裝設 該基板之裝設有晶片的表面上。 13. 如申請專利範圍第1項之封裝，其特徵另在於將該電 連接於一電路板或類似的物品上。 ， k一種用以安裝_積鳢電路晶片之方法，包含下列步驟 提供一晶片載體，該晶片載體包含一金屬基板並具有 一和第二相對的表面； 施加一介電層於該表面的至少一表面上； 該介電覆層之厚度小於約20微米； 其中該介電層的厚度 其中該金屬基板是一 其中該介電是設於該 C请先閱讀背面之注意事項再填寫本頁} 、-° -12- 473887
    申請專利範圍 ABCD 才疋供電子電路於該介電層上，該電子電路具有晶片安裝 墊、連接墊和使該晶片安裝墊與該連接墊連接的電路圖 線； 提供一具有I / 〇接點的積體電路晶片； 將該積體電路晶片安裝於該基板的一表面上，其具有一 電性連接，使該積體電路晶片上之1/〇接點與該晶片安 裝墊連接； 連接由該連接墊延伸的電子引線，以提供1/〇信號至該 積體電路晶或來自該積體電路晶片的丨/ 〇信號。 1 5 ·如申請專利範圍第14項之方法，其中該介電材料是聚乙 醯胺。 16.如申請專利範圍第14項之方法，其中該積體電路晶片是 經由線固接的方式與該晶片安裝塾連接。 17 ·如申請專利範圍第14項之方法，其中該積體電路晶片是 以覆晶式固接互連的方式與該晶片安裝墊連接。 1 8.如申請專利範圍第14項之方法，其中該介電層的厚度不 大於約6微米。 經濟部中决標準局員工消費合作社印製 (請先閲讀背面之注意事項存填寫本莧) 訂 1 9 ·如申請專利範圍第14項之方法，其中該介電材料是覆蓋 於該基板的兩個表面上，和電子電路是形成於該基板的 兩個表面上，一積體電路晶片是裝設於該基板釣兩個表 面上。 20·如申請專利範圍第14項之方法，其特徵尚在於將一散熱 片連接於該晶片載體上。 -13- 本纸狀度適用Tig家料（⑽）A4· ( 21Qx297公董） 473887 A8 B8 C8 D8 申請專利範圍 21_如中請專利範圍第啊之方法，其中該散熱片係裝設於 孩基板之未裝設有晶片的表面上。 22·如申請專利範圍第2〇項 廿&、、4 今 〈万法，其中孩散熱片係裝設於 該基板足裝設有晶片的表面上。 23.如申請專利範圍第叫之方法，其特徵尚在於—使核電 線連接於一電路板或類似的物品上之墊上。 (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標隼局員工消費合作社印製 -14- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087100113A 1997-01-15 1998-01-06 Metal substrate having an IC chip and carrier mounting TW473887B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/783,775 US6150716A (en) 1995-01-25 1997-01-15 Metal substrate having an IC chip and carrier mounting

Publications (1)

Publication Number Publication Date
TW473887B true TW473887B (en) 2002-01-21

Family

ID=25130356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087100113A TW473887B (en) 1997-01-15 1998-01-06 Metal substrate having an IC chip and carrier mounting

Country Status (10)

Country Link
JP (1) JP2903013B2 (zh)
KR (1) KR100259412B1 (zh)
CN (1) CN1132243C (zh)
CZ (1) CZ3498A3 (zh)
HU (1) HUP9701377A3 (zh)
MY (1) MY127468A (zh)
PL (1) PL324177A1 (zh)
RU (1) RU2191445C2 (zh)
SG (1) SG60170A1 (zh)
TW (1) TW473887B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2481754C1 (ru) * 2011-09-13 2013-05-10 Открытое акционерное общество "Научно-производственный комплекс "ЭЛАРА" имени Г.А. Ильенко" (ОАО "ЭЛАРА") Печатная плата на металлической подложке и способ ее изготовления
JP5912058B2 (ja) 2012-03-30 2016-04-27 株式会社フジクラ 撮像モジュール、レンズ付き撮像モジュール、内視鏡、撮像モジュールの製造方法、フレキシブル配線基板成形装置
CN104882531A (zh) * 2015-06-08 2015-09-02 杨子龙 一种led集成发光模组
CN113097162A (zh) 2017-10-10 2021-07-09 北京比特大陆科技有限公司 散热片、芯片及电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5390082A (en) * 1992-07-06 1995-02-14 International Business Machines, Corp. Chip carrier with protective coating for circuitized surface
US5635762A (en) * 1993-05-18 1997-06-03 U.S. Philips Corporation Flip chip semiconductor device with dual purpose metallized ground conductor
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package

Also Published As

Publication number Publication date
HU9701377D0 (en) 1997-10-28
HUP9701377A3 (en) 2000-01-28
KR19980070016A (ko) 1998-10-26
JPH10209332A (ja) 1998-08-07
JP2903013B2 (ja) 1999-06-07
CN1188984A (zh) 1998-07-29
CN1132243C (zh) 2003-12-24
RU2191445C2 (ru) 2002-10-20
CZ3498A3 (cs) 1998-11-11
KR100259412B1 (ko) 2000-06-15
SG60170A1 (en) 1999-02-22
HUP9701377A2 (hu) 1998-08-28
PL324177A1 (en) 1998-07-20
MY127468A (en) 2006-12-29

Similar Documents

Publication Publication Date Title
TWI282154B (en) Die-up ball grid array package with a heat spreader and method for making the same
US6285075B1 (en) Integrated circuit package with bonding planes on a ceramic ring using an adhesive assembly
TW392262B (en) Electric parts and semiconductor device and the manufacturing method thereof, and the assembled circuit board, and the electric device using the same
US6121688A (en) Anisotropic conductive sheet and printed circuit board
US7329563B2 (en) Method for fabrication of wafer level package incorporating dual compliant layers
US5959356A (en) Solder ball grid array carrier package with heat sink
US6492200B1 (en) Semiconductor chip package and fabrication method thereof
US6808962B2 (en) Semiconductor device and method for fabricating the semiconductor device
US6914333B2 (en) Wafer level package incorporating dual compliant layers and method for fabrication
US6131278A (en) Metal substrate having an IC chip and carrier mounting
US6420787B1 (en) Semiconductor device and process of producing same
JPH0883818A (ja) 電子部品組立体
JP3728847B2 (ja) マルチチップモジュールおよびその製造方法
JP2003163314A (ja) 半導体装置
JP2009010378A (ja) 擬似チップを有する半導体素子パッケージ
TW473887B (en) Metal substrate having an IC chip and carrier mounting
US20020063331A1 (en) Film carrier semiconductor device
JP3549316B2 (ja) 配線基板
JP2002057238A (ja) 集積回路パッケージ
TWI254428B (en) FCBGA package structure
JPH11145322A (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JP2932772B2 (ja) 混成集積回路装置
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
JP3177934B2 (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees