JPH04299849A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04299849A
JPH04299849A JP3064947A JP6494791A JPH04299849A JP H04299849 A JPH04299849 A JP H04299849A JP 3064947 A JP3064947 A JP 3064947A JP 6494791 A JP6494791 A JP 6494791A JP H04299849 A JPH04299849 A JP H04299849A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
heat
circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3064947A
Other languages
English (en)
Inventor
Hirohiko Izumi
和泉 裕彦
Hiroshi Tazawa
田沢 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3064947A priority Critical patent/JPH04299849A/ja
Publication of JPH04299849A publication Critical patent/JPH04299849A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】〔発明の目的〕
【0002】
【産業上の利用分野】本発明は、半導体装置に係り、特
にフィルムキャリアを用いて実装した半導体装置の放熱
構造に関する。
【0003】
【従来の技術】近年、半導体集積回路の分野では、集積
化が進められており、入出力信号や電源電圧を供給する
ためのパッド数は益々増大し、動作速度の迅速化は進む
一方である。
【0004】このように高密度に集積化された半導体集
積回路の実装に際しては、パッド数の増大に伴い、パッ
ドピッチの縮小化がはかられている。しかし、従来のワ
イヤボンディング技術では、そのピッチは100μm 
が限界であり、またパッド数の増大に伴うワイヤボンデ
ィングに要する時間の増大も大きな問題となっている。 そこで、このような問題を解決するため、長尺状の可撓
性フィルム基板上に接続用の突起電極を備えた金属箔配
線を形成し、これと半導体集積回路チップのパッドとを
接続するTAB(Tape  Automated  
Bonding)技術が提唱され、開発が進められてい
る。
【0005】この技術により、パッドピッチが60μm
 程度の半導体集積回路まで対応することが可能である
といわれている。
【0006】図7は従来例のTAB技術を用いた半導体
装置の回路基板実装状態を示す断面図である。
【0007】このフィルムキャリアは、ポリイミド樹脂
やポリエステルなどの絶縁性のフィルム基板1表面に、
金属箔パターンからなるリード5を形成し、このリード
の先端を半導体チップのボンディングパッドに形成され
たバンプに直接接合し、周囲を樹脂パッケージ2で封止
したもので、このリード5を回路基板3表面の回路配線
4に接続するように実装される。そして、このパッケー
ジ2の上には放熱フィン6が配設され、半導体チップか
ら発生した熱をこの樹脂パッケージを介して放熱フィン
6に誘導し、空気中との温度差を利用して放熱するよう
になっている。この構造では、半導体チップを封止する
パッケージの放熱面積を増大するとともに熱伝導度の良
好な材料で構成することにより放熱効果を上げるという
効果を有している。
【0008】また、図8に示すように、放熱フィンを設
けない実装構造も考えられるが、この場合は、半導体チ
ップ7から発生した熱はボンディングパッドに形成され
たバンプ8を介してリード5から、回路配線4を介して
回路基板3に接続するように構成されている。
【0009】この熱の流れを考えてみる。ここでは、樹
脂、半導体チップおよびフィルムキャリアの銅箔配線は
この順に熱伝導度が高くなっているため、熱の伝導はま
ず半導体チップ内で熱の放散が生じ、半導体チップの周
辺へ拡散した熱がパンプ8とフィルムキャリア1へ拡散
する。
【0010】またこれに並行してチップから樹脂を介し
て空気中への放熱も行われる。
【0011】一方回路基板は絶縁体をなす樹脂と回路を
構成する回路配線とで構成されているため、半導体チッ
プを被覆する樹脂よりも熱伝導度が良好である。また樹
脂よりも空気に面している面積が大きいため放熱面積も
大きい。
【0012】フィルムキャリアとチップとの接続はチッ
プとパッドとその上に構成されたバンプを介して行われ
るため両者間の熱伝導は良好である。
【0013】この熱の流れから考えると図7のようにパ
ッケージ上に放熱フィンを設けた構造では樹脂の熱伝導
率が悪いため効率が悪く、大きな面積や堆積を有する構
造の物を取り付けなければならなかった。また薄型実装
に適したはずのTAB技術を用いた半導体装置が厚くな
り本来の薄型の特徴がなくなるという欠点もある。
【0014】また放熱フィンは通常金属で構成されるが
、樹脂やセラミックのパッケージとの熱膨張率の差が1
桁以上であるため歪みの発生により接着剤10が剥離し
やすいという問題もある。
【0015】また、図8に示したような回路基板からの
みの放熱では、高密度実装が進むにつれて、十分な放熱
効果が得られず、これがこの回路基板で構成されるアセ
ンブリとしての信頼性低下の原因となってきている。
【0016】
【発明が解決しようとする課題】このように、従来のT
AB技術を用いた半導体装置の放熱方法では、半導体装
置を回路基板に実装した状態で、実装高さが高くなった
り、樹脂に接着した放熱器が熱歪により剥離したり、ま
た他の回路部品との高密度実装により回路基板自体の放
熱容量が低下し、フィルムキャリアから回路基板への放
熱の効率が低下したりするという問題を有している。
【0017】本発明は前記実情に鑑みてなされたもので
、回路基板への実装時において、放熱効率が良好で薄型
実装に適した半導体装置の放熱構造を提供することを目
的とする。
【0018】〔発明の構成〕
【0019】
【課題を解決するための手段】そこで本発明では、回路
基板上の回路配線上に放熱器を配設し、半導体チップか
ら発生した熱をバンプ、フィルムキャリア、半田層およ
び回路基板上の放熱器を介して放熱するようにしている
【0020】
【作用】上記構成によれば、回路基板上の回路配線上に
放熱器を配設し、半導体チップから発生した熱をバンプ
、フィルムキャリア、半田層および回路基板上の放熱器
を介して放熱するようにしているため、半導体チップで
発生した熱が、バンプ(金)と、フィルムキャリア上の
銅箔配線、放熱器と、いずれも熱伝導率の良好な媒体を
通して効率よく放熱することができる放熱回路を構成す
ることができ、半導体装置内の素子の特性を良好に維持
することができる。
【0021】また回路基板上の回路配線上に放熱器をと
りつけるため放熱器の放熱面積を十分にとることができ
、また高さも半導体装置と同じかまたは低く構成するこ
とができ、薄型実装に最適である。
【0022】さらに回路基板上の放熱器は回路配線上を
伝導してくる他の回路部品の熱を半導体装置に逆流しな
いように放熱するため、回路基板全体の熱分布を均一化
でき、回路基板全体の熱分布を効率よく均一化すること
が可能となる。
【0023】また、半導体装置の周辺に放熱器があるた
め、半導体装置への機械的外力に対するガード構造とも
なる。この場合、放熱器を半導体装置の高さよりもやや
高く形成するようにすれば、半導体装置の保護効果はよ
り高められる。
【0024】さらに半導体装置の各リードの熱分布をチ
ップ外で均一化するため、フィルムキャリアおよび樹脂
パッケージ内の熱歪を均一化する事が可能となる。
【0025】半導体装置の周囲にとりつけるため、構造
がシンプルでよくまた半導体装置の外形よりも大きけれ
ば良いため、放熱器の放熱構造および種類を標準化する
ことができる。
【0026】加えて、半導体装置上に放熱器を取り付け
る構造でないため、半導体装置にかかる荷重が少なく耐
衝撃性および耐振動性が向上する。さらに回路基板上へ
の直接とりつけであるため、半導体装置の回路基板への
とりつけ方法や半導体装置のリード構造に依存すること
なく、良好に信頼性を向上させることができる。
【0027】
【実施例】以下本発明の実施例について、図面を参照し
つつ詳細に説明する。
【0028】実施例1 図1は、本発明実施例のフィルムキャリアを用いた半導
体装置を含む半導体アセンブリの一例を示す断面図、図
2は同装置の上面図である。
【0029】この半導体アセンブリは、配線パターン4
の形成された絶縁性の樹脂からなる回路基板3上に、フ
ィルムキャリアで実装された半導体装置のパッケージ2
を載置し、リード5をこの配線パターン4に半田層Sで
接続するとともに、この半導体装置を囲むように、配線
パターン4上に放熱フィン12Fを有する円環状の放熱
器12を熱伝導性の良好な絶縁性接着剤11を用いて固
着したことを特徴とするものである。
【0030】この放熱器12は、アルミナあるいは窒化
アルミニウム等の熱伝導性が良好で電気的に絶縁性を有
するセラミックで構成され、半導体装置の外側に向けて
放熱フィン12Fを一体的に配設してなるものである。
【0031】半導体装置の構造としては図3に従来例で
示したものと同様に形成されており、ポリイミド樹脂か
らなる絶縁性のフィルム基板1表面に、金属箔パターン
からなるリード5を形成し、このリードの先端を半導体
チップ7のボンディングパッドに形成された金のバンプ
8に直接接合し、周囲を樹脂パッケージ2で封止したも
ので、このリード5を回路基板3表面の回路配線4に半
田層を介して接続するように実装される。そして、この
パッケージ2を囲むように周囲の配線パターンの上には
放熱フィン12が配設され、半導体チップから発生した
熱を、リード5および配線パターン4を介して放熱フィ
ン12に誘導し、空気中との温度差を利用して放熱する
ようになっている。
【0032】次にこの半導体アセンブリの製造方法につ
いて説明する。
【0033】まず、半導体チップ7のボンディングパッ
ドにバンプ8を形成しておく。一方、ポリイミドフィル
ム上に、薄い銅箔を直接圧着したものをフォトリソ法に
よりパターニングして形成し、このリードの内側端を位
置あわせして半導体チップ7のバンプ8に直接接合し、
モールドを行い樹脂パッケージ2内にチップを封入して
半導体装置を形成する。
【0034】そしてこの半導体装置を、回路基板3の回
路配線4に合わせて位置合わせを行い、半田層Sを介し
てフィルムキャリアのリード5を固着する。
【0035】この後この半導体装置の周りに接着剤を用
いて放熱器12をとりつける。9は回路パターン保護の
ために形成されるレジストパターンである。
【0036】このようにして放熱性が良好で信頼性の高
い半導体アセンブリを得ることができる。
【0037】なお、前記実施例では半導体装置を囲むよ
うに円環状に放熱器を形成したが、形状についてはこれ
に限定されることなく、棒状、角状、U字状、L字状な
ど適宜変更可能である。前記実施例では半導体装置より
も高く放熱器を形成したが、薄型構造の場合には半導体
装置よりも低くなるように形成したほうがよい。
【0038】また、放熱器の材質についても、セラミッ
クなど絶縁性部材のほか、銅などの金属を用いても良い
。この場合は、絶縁性接着剤を用いるかまたは回路基板
上にレジストなどの絶縁膜を介して固着する必要がある
【0039】さらに、このように回路基板上に放熱器を
設けるとともにさらに図7に示した従来例の構造と同様
図3に示すように、半導体パッケージ2上にも放熱器2
2を設けるようにすればさらに放熱性は向上する。
【0040】実施例2 なお、前記実施例では、フィルムキャリアの半導体パッ
ケージ2は回路基板上に空間を隔てて実装したが、半導
体パッケージ2を回路基板3上に接触するように固着し
た例について説明する。
【0041】この例では、図4および図5にそれぞれ平
面図および断面図を示すように、半導体パッケージ2が
回路基板3に接する領域に回路配線4と同一工程で形成
された金属パターン14を配設し、これと半導体パッケ
ージ2とを熱伝導性の良好な接着剤13を介して固着す
るようにし、この金属パターン14を介しての放熱も行
うようにしたことを特徴とするものである。他の部分に
ついては実施例1に示したものと同様に形成されている
【0042】このように半導体パッケージ2から回路基
板への放熱を付加することによりさらなる信頼性の向上
をはかることができる。
【0043】また、この変形例として図6に示すように
、チップの裏面側に熱伝導性の良好な金属板などからな
るヒートスプレッダー20を設置し、このヒートスプレ
ッダー20を回路基板3に形成された金属パターン14
に接触させるようにすることにより、さらに放熱効果は
高められる。
【0044】また、このヒートスプレッダー20をこの
金属パターン14を介して接地電位に接続する等、チッ
プとの電気的接続を兼ねさせるようにしてもよい。
【0045】なお、前記実施例では、フィルムキャリア
として薄い銅箔を直接圧着したものを用いたが、スパッ
タリングおよび電解めっきによって形成された銅薄膜を
フォトリソ法によりパターニングして形成したもの、樹
脂フィルム表面に表面処理を行った後、接着剤を介して
薄い銅箔を固着したりして銅薄膜を形成した後パターニ
ングしたりまた、薄い銅箔の表面にポリイミド樹脂等の
絶縁性樹脂を塗布しこれを硬化することによって銅薄膜
を形成した後、同様にフォトリソ法によりパターニング
するなどの方法で形成したものを用いることも可能であ
る。
【0046】また、回路基板や、回路パターンについて
は実施例に限定されるものではない。
【0047】
【発明の効果】以上説明してきたように、本発明によれ
ば、TAB技術を用いたフィルムキャリアを用いた半導
体装置の実装において、回路基板上に放熱器を配設する
ようにしているため、放熱性が良好となり信頼性の向上
をはかる事が可能となる。
【図面の簡単な説明】
【図1】本発明実施例の半導体装置の実装構造を示す図
【図2】本発明実施例の半導体装置の実装構造を示す図
【図3】本発明の他の実施例の半導体装置の実装構造を
示す図。
【図4】本発明の他の実施例の半導体装置の実装構造を
示す図。
【図5】本発明の他の実施例の半導体装置の実装構造を
示す図。
【図6】本発明の他の実施例の半導体装置の実装構造を
示す図。
【図7】従来例の半導体装置の実装構造を示す図。
【図8】従来例の半導体装置の実装構造を示す図。
【符号の説明】
1  フィルムキャリア 2  樹脂パッケージ 3  回路基板 4  配線パターン 5  リード 6  放熱器 7  半導体チップ 8  バンプ 9  レジスト 10  接着剤 11  接着剤 12  放熱器 13  接着剤 14  金属パターン 20  ヒートスプレッダー 22  放熱器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  回路配線を形成してなる回路基板に接
    続されるリードを具備するとともに、半導体チップを実
    装したフィルムキャリアを、パッケージ内に封止してな
    る半導体装置において、前記半導体装置のリードと回路
    配線との接続部の近傍において前記回路配線に熱的に接
    続するようにとりつけられた放熱器を具備したことを特
    徴とする半導体装置。
JP3064947A 1991-03-28 1991-03-28 半導体装置 Pending JPH04299849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3064947A JPH04299849A (ja) 1991-03-28 1991-03-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3064947A JPH04299849A (ja) 1991-03-28 1991-03-28 半導体装置

Publications (1)

Publication Number Publication Date
JPH04299849A true JPH04299849A (ja) 1992-10-23

Family

ID=13272744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3064947A Pending JPH04299849A (ja) 1991-03-28 1991-03-28 半導体装置

Country Status (1)

Country Link
JP (1) JPH04299849A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008053748A (ja) * 2007-11-05 2008-03-06 Renesas Technology Corp 半導体装置
JP2008078685A (ja) * 2007-12-10 2008-04-03 Renesas Technology Corp 半導体装置
JP2012147040A (ja) * 2012-05-11 2012-08-02 Renesas Electronics Corp 電子装置
US9129979B2 (en) 2006-08-30 2015-09-08 Renesas Electronics Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129979B2 (en) 2006-08-30 2015-09-08 Renesas Electronics Corporation Semiconductor device
JP2008053748A (ja) * 2007-11-05 2008-03-06 Renesas Technology Corp 半導体装置
JP4705945B2 (ja) * 2007-11-05 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP2008078685A (ja) * 2007-12-10 2008-04-03 Renesas Technology Corp 半導体装置
JP2012147040A (ja) * 2012-05-11 2012-08-02 Renesas Electronics Corp 電子装置

Similar Documents

Publication Publication Date Title
JP2974552B2 (ja) 半導体装置
US6271581B2 (en) Semiconductor package structure having universal lead frame and heat sink
KR20080031119A (ko) 반도체 장치
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JPH0777258B2 (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH04299849A (ja) 半導体装置
JPH09326450A (ja) 半導体装置およびその製造方法
JPH03174749A (ja) 半導体装置
JP3344362B2 (ja) フィルムキャリア型半導体装置
JPH09330994A (ja) 半導体装置
US20230069969A1 (en) Package for several integrated circuits
JPH09115956A (ja) 半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
JP2001028410A (ja) 半導体パッケージ及び半導体装置
JPH05166980A (ja) 半導体装置
JPH10256414A (ja) 半導体パッケージ
JPH06104309A (ja) 半導体装置
JP2968704B2 (ja) 半導体装置
JP2002064174A (ja) 半導体装置及びその製造方法
JPH10247703A (ja) ボールグリッドアレイパッケージ及びプリントボード
JPH0547967A (ja) 半導体チツプモジユール
JPH0467658A (ja) 半導体装置
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지
JPS61150251A (ja) 半導体装置