JPH07202053A

JPH07202053A - 半導体装置

Info

Publication number: JPH07202053A
Application number: JP34964193A
Authority: JP
Inventors: Koji Yamakawa; 晃司山川; Kaoru Koiwa; 馨小岩; Yasushi Iyogi; 靖五代儀; Yasuaki Yasumoto; 恭章安本; Nobuo Iwase; 暢男岩瀬
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-12-29
Filing date: 1993-12-29
Publication date: 1995-08-04

Abstract

(57)【要約】（修正有）【目的】多ピン、狭ピッチで高速なＬＳＩの接続が可能
であり、しかも信号の遅延が小さく、クロストークノイ
ズも小さい半導体装置を提供する。【構成】電極を有する半導体素子と、前記半導体素子の
前記電極と電気的に接続された配線と、前記半導体素子
を収容するパッケージとを具備し、前記配線の少なくと
も一部に前記パッケージの材料またはパッケージを接合
する材料よりも低い誘電率を有する材料からなる少なく
とも１層の低誘電率層が形成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置に関し、特に
半導体素子を収容するパッケージに関する。

【０００２】

【従来の技術】半導体装置において、セラミック、樹
脂、金属等からなり、半導体素子を収納する各種のパッ
ケージは、ＬＳＩの高集積化、高速化、大消費電力化、
大型チップ化により、高密度化、高速対応化、高放熱化
の傾向にある。また、これらの半導体装置の用途もワー
クステーション、パーソナルコンピュータ、ミニコンピ
ュータ、大型コンピュータ等から携帯用機器、プリン
タ、コピーマシン、カメラ、テレビ、ビデオ等の電子機
器まで多くの範囲に広がり、半導体装置の性能自体も向
上している。高性能、高集積なＬＳＩを搭載するパッケ
ージには、ＬＳＩと多ピン、狭ピッチの接続ができるこ
と、配線密度が高いこと、放熱性の良いこと、高速の信
号を扱うことができること、パッケージの入出力用ピン
が多ピンで狭ピッチであること等が要求される。さら
に、これらの高性能なパッケージを簡単な工程で信頼性
の高いものを安価で作る技術が必要となる。

【０００３】半導体装置のパッケージにおける配線構造
としては、半導体チップとのインターコネクションをと
るボンディングワイヤ、ＴＡＢなどのリード、フリップ
チップ接続用バンプ等や、パッケージの表面配線部分、
パッケージの内部配線、もしくはパッケージの入出力端
子として使用されるリードやピン等がある。高速信号を
取り扱う場合には、これらの配線構造が重要となる。

【０００４】高速信号を扱うシステムを考えた場合、個
々の部品、パッケージ、もしくはモジュールによる信号
の遅れが問題となる。この信号の遅延はシステム全体の
動作周波数を制限することになる。信号の遅延の第１の
原因として、パッケージ材料の誘電率が挙げられる。一
般に、信号配線のような伝送線路の場合には、信号の伝
搬速度は伝送線路を構成する材料により決定される。均
一な状態の材料中で理想的な場合には伝搬速度は次式で
表すことができる。

【０００５】ｖ＝ｃ／√ε （ｖは伝搬速度、ｃは光
速、εは材料の比誘電率を示す）上式より、パッケージ材料が低誘電率を有していると信
号の伝搬速度は大きくなる。ワークステーションや大型
コンピュータ、スーパーコンピュータ等で高速信号を扱
う場合の半導体装置のパッケージ材料として、ガラスセ
ラミック、ＳｉＯ₂、ポリイミド樹脂、ベンゾシクロブ
テン（ＢＣＢ）等の低誘電率材料が使用されるのはこの
理由による。また、これらの低誘電率材料は、スーパー
コンピュータのＣｕ配線使用多層セラミックボード、セ
ラミックと樹脂を組み合わせたＭＣＭ（マルチチップモ
ジュール）、樹脂ベースのＭＣＭ等で実際に使用される
ようになってきている。

【０００６】信号の遅延の第２の原因として、配線の負
荷容量が挙げられる。信号は負荷容量を充電してから進
むため、負荷容量が大きいと信号の遅延が起こる。電源
やグランド等の定電位に対する負荷容量は、配線との間
の相対的な配置にもよるが、配線が同一形状である場合
には配線材料、パッケージ材料の誘電率が大きいほど負
荷容量が大きい。例えば、アルミナ等のセラミックの比
誘電率は約９であり、エポキシ、ポリイミド等の樹脂の
比誘電率は４以下である。このため、両者は比誘電率に
倍以上の差があり、これに伴い負荷容量も倍以上の差が
ある。なお、ガラスセラミックには、比誘電率が４程度
のものがあり、負荷容量を小さくするためには好適であ
る。

【０００７】また、高速信号の伝送ではノイズが問題と
なるが、ＬＳＩの誤動作を引き起こすものの中に、クロ
ストークノイズが挙げられる。信号配線が高密度化する
と、隣接する信号配線間のクロストークノイズの影響が
大きくなる。半導体素子の高速化にともないこのクロス
トークノイズの問題がクローズアップされている。クロ
ストークは、信号配線同士の電磁的結合から生ずるもの
で、信号配線のピッチや形状、信号配線間の誘電体によ
る配線間容量が影響する。配線間容量に関しては、上述
したように、セラミックと樹脂では倍以上の容量差とな
る。

【０００８】上述したように、信号の遅延やノイズを防
止するためには、パッケージ材料として低誘電率を有す
る材料を用いることが良いと思われる。超多層基板やＭ
ＣＭにおいては、低誘電率を有するガラスセラミックや
エポキシ、ポリイミドを使用することにより、信号遅延
やクロストークを防止することができる。しかしなが
ら、高密度、多ピンの表面実装用パッケージとして広く
使用されているＱＦＰ (Quad Flat Package)等の簡易型
パッケージでは、パッケージ材料に上記低誘電率を有す
る材料を用いても問題が残る。ＱＦＰは、単にリードを
セラミックや金属からなる２つのパッケージ基板で挟持
し、ガラスや樹脂等の固定部材で固定してなる構造を有
しているものであり、低温度でリードを固定できるほ
か、多層基板化あるいはピン取り付け、ろう接合等の工
程が不要であり簡単なプロセス、低コストで作製でき
る。しかしながら、このリードは簡単な構造であるの
で、電源やグランドピンの配置には限界があり、実用上
各信号配線のグランドに対する相対的な位置が変わって
くる。このため、信号配線間の電気特性に差が生じ、ク
ロストークが大きくなる。

【０００９】また、リードを固定する固定部材の材料と
しては、セラミックパッケージにはガラスが用いられ、
樹脂封止パッケージにはエポキシ樹脂等が使用される。
これらの材料、特にガラスは誘電率が高く、配線周囲の
材料、負荷容量に起因する信号遅延、および信号配線間
容量の増加に伴うクロストークノイズを起こす。

【００１０】ＱＦＰにおいて、上記構造とは異なり、パ
ッケージ封止部分等にリードとは別に電源、グランド面
および信号配線を設けた構造のもの、リードの先端に厚
膜法や薄膜法で形成された配線パターンを接続した構造
のもの、信号配線をストリップラインあるいはマイクロ
ストリップライン構造としたもの、コプラナタイプ構造
のものが用いられている。セラミック基板、樹脂基板、
プリント基板、および金属コアの樹脂基板等からなる多
層構造のものがある。これらの構造の場合も上記と同様
に、リードの固定部材の材料にはガラスや樹脂が用いら
れており、上述した信号の遅延が起こる。したがって、
簡易的なパッケージの場合には、特に使用する材料全体
を低誘電率のものとすることが難しく改善が困難であ
る。

【００１１】

【発明が解決しようとする課題】上述したように、パッ
ケージの高密度化、多ピン、狭ピッチ化、高速対応化な
どの高機能化の実施と共に、信号配線の構造、特に信号
配線回りの材料による信号遅延、クロストークの問題を
簡単に解決することは難しい。本発明はかかる点に鑑み
てなされたものであり、多ピン、狭ピッチで高速なＬＳ
Ｉの接続が可能であり、しかも信号の遅延が小さく、ク
ロストークノイズも小さい半導体装置を提供することを
目的とする。

【００１２】

【課題を解決するための手段】本発明は、電極を有する
半導体素子と、前記半導体素子の前記電極と電気的に接
続された配線と、前記半導体素子を収容するパッケージ
とを具備し、前記配線の少なくとも一部に前記パッケー
ジの材料または前記パッケージを接合する材料よりも低
い誘電率を有する材料からなる少なくとも１層の低誘電
率層が形成されていることを特徴とする半導体装置を提
供する。

【００１３】ここで、パッケージ材料としては、搭載す
る半導体素子により異なるが、アルミナ（Ａｌ₂Ｏ₃）
やムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）等のセラミッ
ク、表面に酸化処理等の絶縁処理を施したＡｌ等の金
属、エポキシ樹脂、ガラスエポキシ等の樹脂等を用いる
ことができる。配線の材料としては、Ｃｕ、４２アロイ
（Ｆｅ−４２Ｎｉ）、コバール（Ｆｅ−Ｎｉ−Ｃｏ）、
ＣｕまたはＡｇを被覆した４２アロイ等を用いることが
できる。

【００１４】低誘電率層を構成する材料としては、ガラ
スセラミック、テフロン等のフッ素樹脂、ポリイミド樹
脂、石英ガラス、硼珪酸ガラス等を用いることができ
る。この低誘電率層は、パッケージの材料またはパッケ
ージを接合する材料の誘電率よりも低い材料により構成
されていれば２層以上の積層構造であってもよい。な
お、低誘電率層の厚さは、その材料により異なるが、５
〜１００μｍであることが好ましい。これは、低誘電率
層の厚さが５μｍ未満であると低容量化の効果が小さ
く、厚さが１００μｍを超えると作製が困難となるから
である。

【００１５】本発明の半導体装置において、信号配線が
パッケージの内層配線や表面配線である場合、その信号
配線の上下面あるいは下面のみにパッケージを接合する
材料より低い誘電率を有する材料からなる層を配置す
る。例えば、同時焼成により作製されたパッケージの内
部配線では、アルミナやムライト等をパッケージ材料と
して用い、内部配線の上下面にガラスセラミック等から
なる低誘電率層を形成する。この場合、低誘電率層を形
成するときは、低誘電率層をグリーンシートの状態で配
線層と積層し、通常の同時焼成を行う。

【００１６】また、同時焼成を行わない多層配線基板の
場合、例えば配線を形成した基板を接着剤等を用いて積
層して層間を接続するような場合には、接合に使用する
接着剤として基板材料よりも低い誘電率を有するエポキ
シ樹脂系接着剤等を用いればよい。

【００１７】また、マイクロストリップラインのような
表面導体配線の場合、パッケージ基板と表面導体との間
に低誘電率層を形成する。例えば、セラミック等からな
るパッケージ基板上にポリイミド樹脂からなる低誘電率
層を形成したり、表面導体配線の下面にテフロン等から
なる低誘電率層を形成する。また、ポリイミド樹脂から
なる低誘電率層の上にテフロン等からなる低誘電率層を
形成して２層構造にしてもよい。

【００１８】また、信号配線であるリードをパッケージ
で挟持してガラス等により固定するタイプの場合、ガラ
スにより固定されるリードの周面にガラスよりも低い誘
電率を有する材料からなる低誘電率層を形成する。本発
明において、パッケージによりリードを挟持して固定す
るタイプの場合、リードに相対する一面を定電位として
もよい。このようにすることにより、配線の特性インピ
ーダンスを制御し、またクロストークを低下させること
ができる。

【００１９】

【作用】本発明の半導体装置は、電極を有する半導体素
子と、前記半導体素子の前記電極と電気的に接続された
配線と、前記半導体素子を収容するパッケージとを具備
し、前記配線の少なくとも一部に前記パッケージの材料
またはパッケージを接合する材料よりも低い誘電率を有
する材料からなる少なくとも１層の低誘電率層が形成さ
れていることを特徴としている。

【００２０】このように配線にパッケージを接合する材
料よりも低い誘電率を有する材料からなる低誘電率層を
形成することにより、見掛け上配線に対して直列に低容
量のキャパシタが介在することになり、配線の負荷容量
を低下させることができる。したがって、配線の負荷容
量を低減し、信号の遅延を防止することができる。ま
た、隣接配線間のクロストークノイズを低減することが
できる。

【００２１】

【実施例】以下、本発明の実施例について図面を参照し
て具体的に説明する。（実施例１）図１および図２は、本発明にかかるＱＦＰ
タイプの半導体装置を示す断面図である。図中１１はパ
ッケージ基板を示す。パッケージ基板１１に形成されて
いる凹部内には、半導体チップ１３が搭載されている。
また、パッケージ基板１１には、ガラス１４によりリー
ドフレーム１５が融着されている。半導体チップ１３の
電極とリードフレーム１５はボンディングワイヤ１２に
より電気的に接続されている。パッケージ基板１１上に
は、ボンディングワイヤ１２との接触を防止するための
凹部を有するパッケージキャップ１０が取り付けられて
いる。パッケージキャップ１０とパッケージ基板１１と
の接合はガラス１４により行われる。したがって、パッ
ケージキャップ１０とパッケージ基板１１は、ガラス１
４を介してリードフレーム１５を挟み込むようにして接
合されている。また、リードフレーム１５の周面には、
図２に示すように、厚さ約５０μｍの低誘電率層１６が
形成されている。このようにして半導体パッケージが構
成されている。

【００２２】本実施例では、パッケージキャップ１０お
よびパッケージ基板１１の材料として、高い熱伝導性を
有する窒化アルミニウム（ＡｌＮ）を使用した。また、
リードフレーム１５の材料には表面にＡｌを被覆したＣ
ｕを使用した。ガラス１４としては、接合するパッケー
ジキャップおよびパッケージ基板の熱膨張係数に近い熱
膨張係数を有するもの、パッケージキャップおよびパッ
ケージ基板の材料と反応性が小さいものを選定する。例
えば、上記のようにパッケージキャップおよびパッケー
ジ基板の材料としてＡｌＮを用いている場合には、Ｐｂ
Ｏ−Ｂ₂Ｏ₃−ＺｎＯ系の低融点ガラスを使用した。

【００２３】低誘電率層１６には、ＳｉＯ₂−Ｂ₂Ｏ₃
系ガラスを用いた。このＳｉＯ₂−Ｂ₂Ｏ₃系ガラス
は、誘電率εが４程度であり、ガラスの誘電率（ε＝４
０）よりも低いものである。リードフレーム１５の周面
に低誘電率層１６を形成する場合、リードフレーム１５
を窒素雰囲気中で溶融したＳｉＯ₂−Ｂ₂Ｏ₃系ガラス
中に浸してリードフレーム１５の表面に付着させる。

【００２４】ガラス１４を用いて融着する場合には、バ
インダーを混合したガラスをスクリーン印刷で成膜し、
約３８０℃で焼成してバインダーを除去し融着する。こ
のときに、ガラス層を有する上記リードフレーム１５を
パッケージキャップ１０およびパッケージ基板１１で挟
み込むようにして封止する。なお、パッケージキャップ
およびパッケージ基板の接合は、上記に限定されず、シ
ール用のリングをあらかじめパッケージ基板に配置して
おき、平板のパッケージキャップを被せてもよい。

【００２５】上記構成を有する半導体装置の電気的特性
を調べたところ、信号の遅延時間が２０％短縮され、隣
接リード間のクロストークノイズも２０％小さくなった
ことが確認された。これは、配線であるリードフレーム
の周面に低誘電率層を形成することにより、配線の容量
を低下できたことによると考えられる。

【００２６】例えば、比誘電率がε₂で厚さがｄ₂のパ
ッケージ基板に、比誘電率がε₁で厚さｄ₁の低誘電率
層を介在させることを考える。配線の有効電極面積をＳ
とすると容量Ｃは、Ｃ＝（ε₁ε₂Ｓ²／ｄ₁ｄ₂）／｛（ε₁Ｓ／ｄ₁）＋（ε₂Ｓ／ｄ₂）｝＝ε₁ε₂Ｓ／（ε₁ｄ₂＋ε₂ｄ₁） …（１）

【００２７】一方、低誘電率層を介在させない場合に
は、配線容量Ｃ₀は、Ｃ₀＝ε₂Ｓ／ｄ₂ …（２）

【００２８】よって、両者の比（Ｃ／Ｃ₀）は、Ｃ／Ｃ₀＝１／｛１＋（ε₂ｄ₁／ε₁ｄ₂）｝ …（３）

【００２９】ここで、例えば、低誘電率層のεを周辺材
料の１／５とし、厚さも１／５とし、ε₂＝５ε₁、ｄ
₂＝５ｄ₁とすると、（３）よりＣ／Ｃ₀＝１／｛１＋（５ε₁ｄ₁／ε₁５ｄ₁）｝＝１／２となり、配線容量は１／２に低減できる。これにより、
本発明の半導体装置によれば、従来のものよりも高速の
信号を扱うことができる。

【００３０】（実施例２）図３および図４は、本発明に
かかるＱＦＰタイプの半導体装置の他の実施例を示す断
面図である。図３に示す半導体装置は、パッケージ基板
１１の表面およびパッケージキャップ１０の接合面にグ
ランド用の金属層１７が形成されていること以外は図１
に示す半導体装置と同じである。本実施例では、パッケ
ージキャップ１０およびパッケージ基板１１の材料とし
て、ムライトを使用した。また、リードフレーム１５の
材料には４２アロイを使用した。

【００３１】また、本実施例では、低誘電率層１６は、
リードフレーム１５の表面にＳｉＯ₂を高速ＣＶＤ法、
高速スパッタリング法、溶射法、または吹き付け法等に
より厚さ１００μｍで形成した。また、グランド用の金
属層１７にはＡｇ系やＣｕ系の導体を用い、厚膜法によ
りベタ状に形成した。なお、金属層１７は、Ｗ、Ｍｏ等
のメタライズによる厚膜であってもよく、Ａｌ等の薄膜
でもよい。また、金属層１７は、パッケージキャップ１
０およびパッケージ基板１１のいずれか一方のみに形成
してもよい。

【００３２】上記構成を有する半導体装置の電気的特性
を調べたところ、信号の遅延時間が１５％短縮され、隣
接リード間のクロストークノイズも１０％小さくなった
ことが確認された。これにより、本発明の半導体装置に
よれば、従来のものよりも高速の信号を扱うことができ
る。

【００３３】（実施例３）図５および図６は、本発明に
かかるＭＣＭタイプの半導体装置の一実施例を示す断面
図である。本実施例では、マイクロストリップラインに
ついて説明する。図５に示す半導体装置の構成は、通常
の配線構造と異なりＣｕ配線２１と基板絶縁層２３との
間に単層の低誘電率層２２を形成したものである。

【００３４】本実施例では、基板絶縁層２３に比誘電率
が４．５のガラスエポキシ樹脂を用い、低誘電率層２２
に比誘電率が１．８であるアモルファス状のテフロン樹
脂を使用した。これは、まず電源・グランド面２４を有
する基板絶縁層２３上に溶液状のアモルファステフロン
液をスピン塗布して厚さ約１０μｍの低誘電率層２２を
形成する。これを約１５０℃で乾燥、キュアした後に蒸
着法によりＣｕ配線２１を形成する。その後、Ｃｕ配線
２１をフォトリソグラフィー法およびエッチングにより
パターニングする。

【００３５】図６に示す半導体装置は、図５に示すもの
を多層化した例であり、Ｃｕ配線２１をパターニングし
た後に、さらに低誘電率層２２を有する基板絶縁層２３
を積層してなるものである。上記構成を有する半導体装
置の電気的特性を調べたところ、信号の遅延時間が２０
％短縮され、隣接リード間のクロストークノイズも１５
％小さくなったことが確認された。これにより、本発明
の半導体装置によれば、従来のものよりも高速の信号を
扱うことができる。

【００３６】また、本発明の構造によれば、同じ大きさ
の配線において単位長さ当りの容量が小さくなる。ポリ
イミド樹脂上にＣｕ配線を形成した従来の多層積層構造
では、低誘電率層であるポリイミド樹脂の厚さを厚くし
ないと、式（４）で表される特性インピーダンスＺ₀を
５０Ωとすることができなかった。しかしながら、本発
明の構造にすることにより、特性インピーダンスＺ₀を
５０Ωのとすることができる。この場合、マイクロスト
リップラインやストリップラインの電源・グランド面を
メッシュ構造にして配線間の容量を減らす必要がなく、
電源・グランド面をベタ面に近い状態で配線形成するこ
とができるため、メッシュ構造による電気特性劣化、グ
ランドインダクタンスの増加等の問題がない。

【００３７】Ｚ₀＝√ε_r／（ｃ₀Ｃ） …（４）（Ｚ₀：特性インピーダンス、ε_r：配線周囲の実効比
誘電率、ｃ₀：光速、Ｃ：配線の単位長さあたりの容
量）

【００３８】

【発明の効果】以上説明した如く本発明の半導体装置
は、電極を有する半導体素子と、前記半導体素子の前記
電極と電気的に接続された配線と、前記半導体素子を収
容するパッケージとを具備し、前記配線の少なくとも一
部に前記パッケージの材料またはパッケージを接合する
材料よりも低い誘電率を有する材料からなる少なくとも
１層の低誘電率層が形成されているので、多ピン、狭ピ
ッチで高速なＬＳＩの接続が可能であり、しかも信号の
遅延が小さく、クロストークノイズも少ないものであ
る。このため、半導体装置の高周波特性が改善され、よ
り高速の信号を扱うことができる。また、本発明の半導
体装置は、パッケージやモジュールの材料を大幅に変更
することなく、しかも簡単なプロセスで得られる。

【図面の簡単な説明】

【図１】本発明にかかるＱＦＰタイプの半導体装置の一
実施例を示す断面図。

【図２】図１に示す半導体装置のリード部分の拡大断面
図。

【図３】本発明にかかるＱＦＰタイプの半導体装置の他
の実施例を示す断面図。

【図４】図３に示す半導体装置のリード部分の拡大断面
図。

【図５】本発明にかかるＭＣＭタイプの半導体装置の一
実施例を示す断面図。

【図６】図５に示す半導体装置の多層化した状態を示す
断面図。

【符号の説明】

１０…パッケージキャップ、１１…パッケージ基板、１
２…ボンディングワイヤ、１３…半導体チップ、１４…
ガラス、１５…リードフレーム、１６，２２…低誘電率
層、１７…金属層、２１…Ｃｕ配線、２３…基板絶縁
層、２４…電源・グランド面。

───────────────────────────────────────────────────── フロントページの続き (72)発明者安本恭章神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者岩瀬暢男神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】電極を有する半導体素子と、前記半導体
素子の前記電極と電気的に接続された配線と、前記半導
体素子を収容するパッケージとを具備し、前記配線の少
なくとも一部に前記パッケージの材料または前記パッケ
ージを接合する材料よりも低い誘電率を有する材料から
なる少なくとも１層の低誘電率層が形成されていること
を特徴とする半導体装置。