WO2012029703A1 - 入出力部材、素子収納用パッケージおよび半導体装置 - Google Patents

入出力部材、素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
WO2012029703A1
WO2012029703A1 PCT/JP2011/069421 JP2011069421W WO2012029703A1 WO 2012029703 A1 WO2012029703 A1 WO 2012029703A1 JP 2011069421 W JP2011069421 W JP 2011069421W WO 2012029703 A1 WO2012029703 A1 WO 2012029703A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulator
glass layer
insulating substrate
line conductor
input
Prior art date
Application number
PCT/JP2011/069421
Other languages
English (en)
French (fr)
Inventor
真広 辻野
守 木ノ下
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Publication of WO2012029703A1 publication Critical patent/WO2012029703A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H01P3/006—Conductor backed coplanar waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the present invention relates to an input / output member used in an element storage package (hereinafter also simply referred to as a package) for storing semiconductor elements typified by LD (laser diode) and PD (photodiode), and an element storage including the input / output member.
  • a package for storing semiconductor elements typified by LD (laser diode) and PD (photodiode), and an element storage including the input / output member.
  • the present invention relates to a package and a semiconductor device.
  • a package described in Patent Document 1 is known as an element storage package for storing semiconductor elements (hereinafter also simply referred to as a package).
  • the package described in Patent Document 1 includes an input / output member for electrically connecting a semiconductor element placed in the package to an external electric circuit board.
  • the input / output member includes a dielectric, a line conductor formed on the upper surface of the dielectric, and a coplanar ground conductor formed on both sides of the line conductor on the upper surface of the dielectric.
  • a coplanar wiring is formed by the line conductor and the same plane ground conductor. Since the package has such a coplanar wiring, a noise component in a high-frequency signal transmitted between the semiconductor element and the external circuit is efficiently reduced.
  • the input / output member described in Patent Document 1 uses, for example, Al 2 O 3 ceramics having a large dielectric constant as a dielectric. Therefore, a large capacitance is generated between the line conductor and the same-surface ground conductor in the region sandwiched between the dielectrics. When such a large capacitance occurs, it is necessary to reduce the width of the line conductor in order to set the characteristic impedance of the line conductor to a predetermined value. However, since the wiring resistance is increased by reducing the width of the line conductor, there is a possibility that the transmission loss is increased.
  • An input / output member used for an element storage package includes a flat plate-like first insulator, a line conductor disposed on an upper surface of the first insulator, and the first The first conductor is sandwiched between a pair of reference potential conductors disposed on the top surface of one insulator with the line conductor interposed therebetween and the first insulator. And a second insulator disposed on the upper surface of the insulator.
  • the first insulator includes a first insulating substrate and a first glass having a lower dielectric constant and lower strength than the first insulating substrate disposed on the upper surface side of the first insulating substrate.
  • the second insulator is a second insulating substrate and a second glass having a lower dielectric constant and lower strength than the second insulating substrate disposed on the lower surface side of the second insulating substrate. With layers.
  • the line conductor is surrounded by the 1st glass layer and the 2nd glass layer.
  • the first glass layer and the second glass layer are surrounded by the first insulating substrate and the second insulating substrate.
  • FIG. 2 is a cross-sectional view of the input / output member shown in FIG. 1 perpendicular to the longitudinal direction of the line conductor and perpendicular to the top surface of the first insulator.
  • FIG. 2 is a cross-sectional view of the input / output member shown in FIG. 1 parallel to the longitudinal direction of the line conductor and perpendicular to the top surface of the first insulator.
  • FIG. 6 is an exploded perspective view of the input / output member shown in FIG. 5.
  • FIG. 6 is a cross-sectional view of the input / output member shown in FIG. 5 that is parallel to the longitudinal direction of the line conductor and perpendicular to the top surface of the first insulator.
  • FIG. 9 is a cross-sectional view perpendicular to the longitudinal direction of the line conductor and perpendicular to the top surface of the first insulator, showing a second modification of the input / output member shown in FIG. 1.
  • FIG. 7 is a cross-sectional view perpendicular to the longitudinal direction of the line conductor and perpendicular to the top surface of the first insulator, showing a third modification of the input / output member shown in FIG. 1.
  • FIG. 10 is a cross-sectional view perpendicular to the longitudinal direction of the line conductor and perpendicular to the top surface of the first insulator, showing a fourth modification of the input / output member shown in FIG. 1.
  • 1 is an exploded perspective view showing an element storage package and a semiconductor device including the same according to one embodiment. It is a disassembled perspective view which shows the modification of the element storage package of one Embodiment, and a semiconductor device provided with the same.
  • the input / output member 1 of this embodiment is used for an element storage package for storing a semiconductor element, for example.
  • the input / output member 1 of the present embodiment includes a flat plate-like first insulator 3, a line conductor 5 disposed on the upper surface of the first insulator 3, and a first A pair of reference potential conductors 7 disposed on the upper surface of the first insulator 3 and a second insulator 9 disposed on the upper surface of the first insulator 3.
  • the pair of reference potential conductors 7 are disposed on the upper surface of the first insulator 3 so as to sandwich the line conductor 5 therebetween.
  • the second insulator 9 is disposed on the upper surface of the first insulator 3 so that a part of the line conductor 5 is sandwiched between the second insulator 9 and the first insulator 3.
  • the first insulator 3 includes a first insulating substrate 11 and a first glass layer 13 disposed on the upper surface side of the first insulating substrate 11.
  • the first glass layer 13 has a lower dielectric constant and lower strength than the first insulating substrate 11.
  • the second insulator 9 includes a second insulating substrate 15 and a second glass layer 17 disposed on the lower surface side of the second insulating substrate 15.
  • the second glass layer has a lower dielectric constant and lower strength than the second insulating substrate 15.
  • the line conductor 5 is surrounded by the first glass layer 13 and the second glass layer 17 in the cross section of the first insulator 3 and the second insulator 9 perpendicular to the longitudinal direction of the line conductor 5.
  • the first glass layer 13 and the second glass layer 17 are surrounded by the first insulating substrate 11 and the second insulating substrate 15.
  • the first insulating substrate 11 and the second insulating substrate 15 are bonded to both sides of the first glass layer 13 and the second glass layer 17, respectively.
  • the line conductor 5 is surrounded by the first glass layer 13 and the second glass layer 17 having a relatively low dielectric constant, the line conductor 5 and the pair of reference potential conductors 7 are interposed.
  • the generated capacitance can be reduced.
  • the glass ceramics constituting the first glass layer 13 and the second glass layer 17 are generally low in strength.
  • the first glass layer 13 and the second glass layer 17 are surrounded by the first insulating substrate 11 and the second insulating substrate 15 which are relatively stronger than the glass layers 13 and 17. . Therefore, the durability of the input / output member 1 can be maintained high.
  • the input / output member 1 of this embodiment includes a flat plate-like first insulator 3 whose upper surface is rectangular.
  • the first insulator 3 includes a first insulating substrate 11 and a first glass layer 13 disposed on the upper surface side of the first insulating substrate 11.
  • the first glass layer 13 has a lower dielectric constant and lower strength than the first insulating substrate 11.
  • the first glass layer 13 in the present embodiment is not the entire upper surface of the first insulating substrate 11 but a part including the region where the line conductor 5 is disposed in the region facing the second insulator 9. It is arranged in the area. Specifically, the first insulating substrate 11 has a concave portion 11a in a part of the region on the upper surface side facing the second insulator 9 and including the region where the line conductor 5 is disposed. is doing. And the 1st glass layer 13 is arrange
  • the first glass layer 13 is located in the region of the first insulator 3 where the line conductor 5 is disposed. In other words, at least a part of the line conductor 5 is disposed on the region of the first insulator 3 where the first glass layer 13 is disposed. Then, in the cross section of the first insulator 3 and the second insulator 9 perpendicular to the longitudinal direction of the line conductor 5, the line conductor 5 is surrounded by the first glass layer 13 and the second glass layer 17. It is.
  • the first glass layer 13 is not disposed on the entire top surface of the first insulating substrate 11, and the first insulator 3 and the second insulator 9 are perpendicular to the longitudinal direction of the line conductor 5. 1, the first glass layer 13 and the second glass layer 17 are surrounded by the first insulating substrate 11 and the second insulating substrate 15. Then, on both sides of the first glass layer 13 and the second glass layer 17, the first insulating substrate 11 and the second insulating substrate 15 which are relatively stronger than the glass layers 13 and 17 are bonded to each other. Has been. Thereby, since the shape of the input / output member 1 can be held by the first insulating substrate 11 and the second insulating substrate 15, the durability of the input / output member 1 can be maintained high.
  • the first insulating substrate 11 has the recess 11a and the first glass layer 13 is disposed in the recess 11a as in the input / output member 1 of the present embodiment, the first insulating substrate 11 It is preferable that the upper surface excluding the concave portion 11 a is located on the same plane as the upper surface of the first glass layer 13. In other words, it is preferable that the upper surface of the first insulator 3 has a planar shape.
  • the line conductor 5 and the pair of reference potential conductors 7 are disposed on the upper surface of the first insulator 3. Since the upper surface of the first insulator 3 has a planar shape, the line conductor 5 and the pair of reference potential conductors 7 can be disposed on the plane. Therefore, it is possible to suppress the formation of a step in the line conductor 5 and the pair of reference potential conductors 7. Thereby, transmission loss can be reduced.
  • the upper surface excluding the recess 11a of the first insulating substrate 11 and the upper surface of the first glass layer 13 are located on the same plane. These upper surfaces are strictly on the same plane. It is not limited to being located. On the manufacturing process of the surface roughness of each of the first insulating substrate 11 and the first glass layer 13 between the upper surface of the first insulating substrate 11 excluding the recess 11a and the upper surface of the first glass layer 13. Inevitable steps may be formed.
  • the 1st glass layer 13 in this embodiment is a partial area
  • the present invention is not limited to this.
  • a groove is formed on the upper surface of the first insulating substrate 11 along the longitudinal direction of the line conductor 5, and the first glass layer 13 is disposed in the groove. Also good.
  • the 1st glass layer 13 is arrange
  • the first insulating substrate 11 for example, a dielectric made of ceramics such as alumina, zirconia, aluminum nitride, silicon nitride, or silicon carbide can be used.
  • the first glass layer 13 for example, SiO 2 —B 2 O 3 glass, SiO 2 —B 2 O 3 —Al 2 O 3 glass, or SiO 2 —B 2 O 3 —l 2 O 3 is used.
  • -Glass ceramics having a low dielectric constant such as MgO-based glass can be used.
  • the width parallel to the longitudinal direction of the line conductor 5 can be set to 1 mm or more and 10 mm or less. Further, the width perpendicular to the longitudinal direction of the line conductor 5 can be set to 5 mm or more and 50 mm or less.
  • the thickness of the first insulating substrate 11 can be set to 0.45 mm or more and 4.95 mm or less just below the recess 11a where the first glass layer 13 is disposed, for example. Moreover, it can set to 0.5 mm or more and 5 mm or less except this part.
  • the width of the recess 11a parallel to the longitudinal direction of the line conductor 5 can be set to 0.5 mm or more. Further, the width of the recess 11a perpendicular to the longitudinal direction of the line conductor 5 can be set to 4 mm or more and 45 mm or less. From the thickness of the first insulating substrate 11, the thickness of the first glass layer 13 can be set to 0.05 mm or more and 2 mm or less, for example.
  • high strength in the present embodiment means high rigidity.
  • the rigidity of the first insulating substrate 11 and the first glass layer 13 can be measured, for example, by the following method.
  • the rigidity of the first insulating substrate 11 and the first glass layer 13 is determined by grinding the first insulating substrate 11 and the first glass layer 13 based on JIS three-point bending test (JIS R 1601) and the like. Is made. And it can judge by applying a load with respect to each test piece of the 1st insulating substrate 11 and the 1st glass layer 13.
  • JIS R 1601 JIS three-point bending test
  • each of the first insulating substrate 11 and the first glass layer 13 is a rectangular prism in accordance with the JIS three-point bending test.
  • a test piece may be produced by processing so that the test piece is placed on two fulcrums arranged at a fixed distance, and a load is applied to one central point between the fulcrums for evaluation.
  • the rigidity of the first insulating substrate 11 and the first glass layer 13 may be evaluated by evaluating the Vickers hardness by a so-called Vickers hardness measurement method using a diamond pyramid indenter.
  • the evaluation of rigidity can be replaced with the evaluation of Young's modulus.
  • a method for measuring the Young's modulus for example, a nanoindentation method can be used.
  • the measuring apparatus for example, “Nanoindenter II” manufactured by Nano Instruments Inc. can be used.
  • the first insulating substrate 11 and the first glass layer 13 are exposed by cutting the first insulator 3. And what is necessary is just to measure a Young's modulus with respect to this exposed 1st insulating substrate 11 and the 1st glass layer 13 using said measuring apparatus.
  • the first mixed member is manufactured by mixing the raw material powder containing the dielectric powder made of the above ceramics, the organic solvent, and the binder.
  • a plurality of ceramic green sheets are produced by forming the first mixing member into a sheet shape.
  • a laminated body is produced by laminating a plurality of produced ceramic green sheets. By firing this laminated body at a temperature of about 1600 ° C., the first insulating substrate 11 is produced.
  • the recess 11a can be formed by partially cutting a portion where the first glass layer 13 is disposed on the upper surface of the first insulating substrate 11 thus manufactured.
  • the concave portion 11a may be formed by providing a through-hole in the uppermost ceramic green sheet when the ceramic green sheets to be the first insulating substrate 11 are stacked.
  • the second mixed member is produced by mixing the raw material powder containing the glass ceramic powder, the organic solvent, and the binder.
  • a glass sheet is produced by forming the second mixing member into a sheet.
  • the 1st glass layer 13 is produced by baking the produced glass sheet.
  • the first insulator 3 is formed by disposing the manufactured first glass layer 13 in a recess 11 a formed on the upper surface of the first insulating substrate 11.
  • the input / output member 1 of the present embodiment includes a line conductor 5 that extends from one side of the upper surface of the first insulator 3 facing each other toward the other side.
  • a pair of reference potential conductors 7 are provided on the upper surface of the first insulator 3 with the line conductor 5 interposed therebetween. Coplanar wiring is formed by these line conductors 5 and the same plane ground conductor.
  • the line conductor 5 extends from one side of the upper surface of the first insulator 3 facing each other to the other side.
  • the line conductor 5 is one side of the upper surface of the first insulator 3 facing each other. It means that it is arranged along the direction in which the other side opposes. Therefore, it does not mean that the line conductor 5 is strictly disposed from the end where the one side is located on the upper surface of the first insulator 3 to the end where the other side is located.
  • the line conductor 5 is surrounded by the first glass layer 13 and the second glass layer 17 in the cross section of the first insulator 3 and the second insulator 9 perpendicular to the longitudinal direction of the line conductor 5. For this reason, the electrostatic capacitance generated between the line conductor 5 and the pair of reference potential conductors 7 can be reduced.
  • the glass layers 13 and 17 including the first glass layer 13 and the second glass layer 17 are located entirely between the line conductor 5 and the pair of reference potential conductors 7, whereby the line conductor 5 And the pair of reference potential conductors 7 can be further reduced in capacitance.
  • the line conductor 5 and the pair of reference potential conductors 7 are the first More preferably, it is surrounded by the glass layer 13 and the second glass layer 17.
  • the line conductor 5 and the pair of reference potential conductors 7 are surrounded by the glass layer formed of the first glass layer 13 and the second glass layer 17, thereby the line conductor 5 and the pair of reference potential conductors 7. Can be further reduced.
  • the line conductor 5 and the pair of reference potential conductors 7 it is preferable to use members having good conductivity. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, or gold can be used. The above metal materials may be used alone or as an alloy.
  • the line conductor 5 and the pair of reference potential conductors 7 can be formed, for example, by disposing a metallized layer of the above member on the upper surface of the first insulator 3.
  • the pair of reference potential conductors 7 are each connected to an external reference potential.
  • the reference potential means a so-called ground potential, and does not mean that the potential is strictly zero.
  • the distance between the line conductor 5 and the pair of reference potential conductors 7 is 0.3 to 1.
  • the transmission wavelength is preferably 1 ⁇ 4 or less of the transmission wavelength of the transmitted high-frequency signal. This is because the occurrence of resonance at a low frequency between the input / output member 1 and the pair of reference potential conductors 7 can be suppressed.
  • the input / output member 1 of the present embodiment includes a flat plate-like second insulator 9 whose upper surface is rectangular.
  • the second insulator 9 is disposed on the upper surface of the first insulator 3 so that a part of the line conductor 5 is sandwiched between the second insulator 9 and the first insulator 3.
  • the second insulator 9 is disposed not on the entire upper surface of the first insulator 3 but on a partial region in the center in the longitudinal direction of the line conductor 5 on the upper surface of the first insulator 3.
  • the second insulator 9 includes a second insulating substrate 15 and a second glass layer 17 disposed on the lower surface side of the second insulating substrate 15.
  • the second glass layer 17 has a lower dielectric constant and lower strength than the second insulating substrate 15.
  • the second glass layer 17 is disposed in the partial region on the lower surface of the second insulating substrate 15, thereby reducing the capacitance generated between the line conductor 5 and the pair of reference potential conductors 7. be able to.
  • the second glass layer 17 is not disposed on the entire lower surface of the second insulating substrate 15 but on a part of the region including the region facing the line conductor 5 disposed on the first insulator 3. It is installed. Specifically, the second insulating substrate 15 has a groove 15a formed in parallel to the longitudinal direction of the line conductor 5 so as to include a region facing the line conductor 5 on the lower surface thereof. And the 2nd glass layer 17 is arrange
  • the second glass layer 17 is arranged as described above, not the entire lower surface of the second insulating substrate 15, the first insulator 3 and the second insulator perpendicular to the longitudinal direction of the line conductor 5 are provided. In the cross section of the insulator 9, the first glass layer 13 and the second glass layer 17 are surrounded by the first insulating substrate 11 and the second insulating substrate 15.
  • the second insulating substrate 15 similarly to the first insulating substrate 11, a dielectric such as alumina, zirconia, aluminum nitride, silicon nitride, or silicon carbide can be used.
  • the second glass layer 17 similarly to the first glass layer 13, SiO 2 —B 2 O 3 glass, SiO 2 —B 2 O 3 —Al 2 O 3 glass, or SiO 2 —B Glass ceramics having a low dielectric constant such as 2 O 3 -l 2 O 3 -MgO-based glass can be used.
  • the second insulating substrate 15 has higher strength than the first glass layer 13 and the second glass layer 17.
  • the second glass layer 17 has a lower dielectric constant than the first insulating substrate 11 and the second insulating substrate 15.
  • the width parallel to the longitudinal direction of the line conductor 5 can be set to 0.5 mm or more and 1.5 mm or less. it can. Further, the width perpendicular to the longitudinal direction of the line conductor 5 can be set to 5 mm or more and 50 mm or less.
  • the thickness of the second insulating substrate 15 can be set to 0.45 mm or more and 4.95 mm or less immediately below the groove 15a in which the second glass layer 17 is disposed, for example. Moreover, it can set to 0.5 mm or more and 5 mm or less except this part. As thickness of the 2nd glass layer 17, it can set to 0.05 mm or more and 2 mm or less, for example.
  • high strength means high rigidity.
  • a method similar to the method for measuring the rigidity of the first insulating substrate 11 and the first glass layer 13 described above may be used.
  • a third mixing member is prepared by mixing a raw material powder containing a dielectric powder made of the above ceramics, an organic solvent, and a binder.
  • a plurality of ceramic green sheets are produced by forming the third mixing member into a sheet shape.
  • a laminated body is produced by laminating a plurality of produced ceramic green sheets. By firing this laminated body at a temperature of about 1600 ° C., the second insulating substrate 15 is produced.
  • the groove 15a can be formed by partially cutting a portion where the second glass layer 17 is disposed on the lower surface of the second insulating substrate 15 thus manufactured. Further, the groove 15a may be formed by providing a through hole in the ceramic green sheet positioned at the bottom when the ceramic green sheets to be the second insulating substrate 15 are stacked.
  • a fourth mixing member is prepared by mixing the raw material powder containing the glass ceramic powder, an organic solvent, and a binder.
  • a glass sheet is produced by forming the fourth mixing member into a sheet.
  • the second glass layer 17 is produced by firing the produced glass sheet.
  • the second insulator 9 is formed by disposing the produced second glass layer 17 in a groove 15 a formed on the lower surface of the second insulating substrate 15.
  • a lower reference potential conductor 19 made of the same metal material as the line conductor 5 is formed on the entire lower surface of the first insulator 3.
  • An upper reference potential conductor 21 made of the same metal material as that of the line conductor 5 is formed on the entire top surface of the second insulator 9.
  • side reference potential conductors 23 made of the same metal material as the line conductor 5 are formed on the side surfaces of the first insulator 3 and the second insulator 9.
  • the lower reference potential conductor 19, the upper reference potential conductor 21, and the side reference potential conductor 23 are omitted in FIGS.
  • the lower reference potential conductor 19, the upper reference potential conductor 21, the side reference potential conductor 23, and the pair of reference potential conductors 7 enhance the grounding with respect to the line conductor 5 and improve the transmission efficiency of high-frequency signals in the line conductor 5. be able to.
  • the lower reference potential conductor 19, the upper reference potential conductor 21, and the side reference potential conductor 23 can be formed by disposing a metallized layer, for example, similarly to the line conductor 5.
  • the lower reference potential conductor 19, the upper reference potential conductor 21, the side reference potential conductor 23, and the pair of reference potential conductors 7 are directly connected.
  • Each conductor may be connected to an external reference potential, but the lower reference potential conductor 19, the upper reference potential conductor 21, the side reference potential conductor 23, and the pair of reference potential conductors 7 are directly connected.
  • the variation in the reference potential between these conductors can be further reduced. Therefore, the grounding with respect to the line conductor 5 is further strengthened, and the transmission efficiency of the high-frequency signal in the line conductor 5 can be improved.
  • the first insulator 3 and the second insulator perpendicular to the longitudinal direction of the line conductor 5 are provided.
  • the plurality of line conductors 5 are surrounded by the first glass layer 13 and the second glass layer 17, respectively, and the first glass layer 13 and the second glass layer 17, respectively.
  • a plurality of first glass layers 13 and a plurality of second glass layers 17 are provided, and each of the first glass layers 13 and the second glass layers 17 is the first insulating substrate 11. More preferably, the second insulating substrate 15 is surrounded. Thereby, the durability of the input / output member 1 can be further enhanced.
  • FIG. 10 in addition to the portions on both sides of the first insulator 3 and the second insulator 9 in the cross section, they are sandwiched between the first glass layer 13 and the second glass layer 17, respectively. Even in this portion, there is a portion where the first insulating substrate 11 and the second insulating substrate 15 having relatively high strength are joined, so that the durability of the input / output member 1 can be further improved.
  • the element storage package 25 of the present embodiment is arranged so as to surround the mounting area on the upper surface of the base 29 and the base 29 having a mounting area on which the semiconductor element 27 is mounted.
  • the input / output member 1 is configured so that one end portion of the line conductor 5 is positioned on the inner peripheral surface side of the frame body 31 and the other end portion is positioned on the outer peripheral surface side of the frame body 31. It is inserted in the penetration part.
  • the base body 29 in the present embodiment has a square plate shape and has a mounting area on which the semiconductor element 27 is mounted on the main surface.
  • the placement region means a region that overlaps the semiconductor element 27 when the base 29 is viewed in plan.
  • the size of the square plate shape portion can be set to, for example, 10 mm to 100 mm on a side.
  • substrate 29 it can set to 0.5 mm or more and 2 mm or less, for example.
  • the placement area is formed at the center of the main surface.
  • the area where the semiconductor element 27 is placed is used as the placement area, for example, at the end of the main surface of the base 29. There is no problem even if the mounting area is formed.
  • the base body 29 of the present embodiment has one placement area, but the base body 29 may have a plurality of placement areas, and the semiconductor element 27 may be placed in each placement area. .
  • a semiconductor element 27 is disposed in the mounting region on the main surface of the base 29. Signals can be input / output between the semiconductor element 27 and an external wiring (not shown) via the input / output member 1 or the like. As described above, since the semiconductor element 27 is disposed on the main surface of the base 29, the base 29 is required to have high insulation at least in a portion where the semiconductor element 27 is disposed. It is done.
  • the base 29 according to the present embodiment is manufactured by stacking a plurality of insulating members. A semiconductor element 27 is disposed in the mounting region of the base 29.
  • the insulating member examples include a ceramic material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body or a silicon nitride sintered body, or a glass ceramic. Materials can be used.
  • a fifth mixed member is prepared by mixing the raw material powder containing these glass powder and ceramic powder, an organic solvent, and a binder.
  • a plurality of ceramic green sheets are produced by forming the fifth mixing member into a sheet shape.
  • a plurality of laminated bodies are produced by laminating the produced ceramic green sheets.
  • the base body 29 is produced by integrally firing a plurality of laminated bodies at a temperature of about 1600 ° C., respectively.
  • the base 29 is not limited to a configuration in which a plurality of insulating members are stacked.
  • the base 29 may be constituted by one insulating member.
  • the base 29 since it is calculated
  • the base 29 is preferably configured as described above. This is because the metal member has high heat dissipation. By adopting a configuration in which an insulating member is laminated on a metal member, the heat dissipation of the base 29 can be enhanced.
  • the base 29 is required to have high insulating properties at least in a portion where the semiconductor element 27 is disposed, the base 29 is provided like the package 25 of the present embodiment.
  • the mounting substrate 33 it is preferable to use a member having a good insulating property like the insulating member.
  • a member having a good insulating property like the insulating member.
  • an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, a ceramic material such as an aluminum nitride sintered body or a silicon nitride sintered body, or glass Ceramic materials can be used.
  • the package 25 of the present embodiment includes a frame body 31 disposed on the upper surface of the base 29 so as to surround the mounting area.
  • the frame body 31 has a through portion that opens to the inner and outer peripheral surfaces.
  • the penetrating portion in the present embodiment is formed in the frame body 31 in order to insert the input / output member 1. Therefore, like the penetration part in this embodiment, the recessed part opened to the inner peripheral surface and outer peripheral surface of the frame 31 is formed in the lower surface side of the frame 31, and a through-hole is formed by this recessed part and the upper surface of the base
  • through-holes may be formed in the frame 31 so as to open in the inner peripheral surface and the outer peripheral surface of the frame 31 to form a through portion.
  • the through hole can be formed in the frame 31 by, for example, drilling.
  • the outer periphery when the frame 31 has a cylindrical shape in which the outer periphery and the inner periphery are square when viewed in plan, for example, the outer periphery can be set to have a side of 10 mm or more and 100 mm or less.
  • the thickness of the frame body 31 can be set to 0.5 mm or more and 2 mm or less, for example.
  • the height of the frame 31 it can set to 2 mm or more and 10 mm or less, for example.
  • a metal member such as iron, copper, nickel, chromium, cobalt, or tungsten, or an alloy made of these metals can be used.
  • the metal member which comprises the frame 31 can be produced by giving metal processing methods, such as a rolling method and a punching method, to such an ingot of a metal member.
  • a ceramic member may be used as the frame body 31.
  • the frame 31 may be composed of one member, but may be a laminated structure of a plurality of members.
  • the package 25 of this embodiment includes a joining member that is located between the base body 29 and the frame body 31 and joins the base body 29 and the frame body 31.
  • a brazing material can be used as the joining member.
  • Exemplary brazing materials include silver brazing.
  • the package 25 Since the package 25 is required to have high airtightness, the gap between the frame body 31 and the input / output member 1 inserted into the penetrating portion of the frame body 31 is sealed with a sealing member. Therefore, stress is easily applied to the input / output member 1 during the manufacturing process of the package 25 or when the package 25 is used.
  • the first glass layer 13 and the second glass layer 17 are relatively stronger than the first insulating substrate 11 and the glass layer. Surrounded by the second insulating substrate 15. Therefore, it is possible to maintain high durability of the input / output member 1 while reducing the capacitance generated between the line conductor 5 and the pair of reference potential conductors 7. As a result, the airtightness of the package 25 can be improved.
  • a lead terminal 35 is connected to the other end of the line conductor 5 located on the outer peripheral surface side of the frame 31. External wiring (not shown) and the semiconductor element 27 can be electrically connected via the lead terminal 35.
  • the lead terminal 35 it is preferable to use a member having good conductivity like the line conductor 5. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the lead terminal 35. The above metal materials may be used alone or as an alloy.
  • a coplanar wiring substrate 43 positioned between the mounting area on the upper surface of the base 29 and the input / output member 1 may be provided.
  • the coplanar wiring substrate 43 includes an insulating substrate 37, a wiring conductor 39 disposed on the upper surface of the insulating substrate 37, and a pair of coplanar conductors 41 disposed on the upper surface of the insulating substrate 37.
  • the pair of coplanar conductors 41 are disposed on the upper surface of the insulating substrate 37 so as to sandwich the wiring conductor 39 therebetween.
  • the coplanar wiring substrate 43 is a member that electrically connects the semiconductor element 27 and the input / output member 1.
  • the input / output member 1 can be connected between the semiconductor element 27 and the external circuit board without excessively reducing the distance between the line conductor 5 and the pair of reference potential conductors 7. Signals with high frequency components can be transmitted stably.
  • the semiconductor device 45 of the present embodiment is joined to the element housing package 25 represented by the above embodiment, the semiconductor element 27 placed in the placement region of the element housing package 25, and the frame 31. And a lid 49 for sealing the semiconductor element 27.
  • the semiconductor element 27 is mounted on the mounting region of the base 29.
  • the semiconductor element 27 and the line conductor 5 are connected by a conducting wire 47.
  • a desired output can be obtained from the semiconductor element 27 by inputting an external signal to the semiconductor element 27.
  • the semiconductor element 27 include a light emitting element that emits light to an optical fiber, typified by an LD element, and a light receiving element that receives light to an optical fiber, typified by a PD element.
  • the semiconductor element 27 is housed to house the semiconductor device 45.
  • it can be used as an electronic device by housing an electronic component such as a capacitor. .
  • the semiconductor element 27 and the line conductor 5 can be electrically connected to each other by so-called wire bonding via, for example, a conductive wire 47. At this time, it is preferable that the semiconductor element 27 and the wiring conductor 39 are electrically connected by the conducting wire 47 separated from the base body 29.
  • the lid body 49 is joined to the frame body 31 so as to seal the semiconductor element 27.
  • the lid body 49 is joined to the upper surface of the frame body 31.
  • the semiconductor element 27 is sealed in a space surrounded by the base body 29, the frame body 31 and the lid body 49. By sealing the semiconductor element 27 in this way, deterioration of the semiconductor element 27 due to the use of the element storage package 25 for a long period can be suppressed.
  • a metal member such as iron, copper, nickel, chromium, cobalt, or tungsten, or an alloy made of these metals can be used.
  • the frame body 31 and the lid body 49 can be joined by, for example, a seam welding method.
  • the frame body 31 and the lid body 49 may be joined using, for example, gold-tin brazing.
  • Input / output member (input / output member for element storage package) DESCRIPTION OF SYMBOLS 3 ... 1st insulator 5 ... Line conductor 7 ... Reference potential conductor 9 ... 2nd insulator 11 ... 1st insulating substrate 13 ... 1st glass layer 15 ... Second insulating substrate 17 ... Second glass layer 19 ... Lower reference potential conductor 21 ... Upper reference potential conductor 23 ... Side reference potential conductor 25 ... Element storage package (package) 27 ... Semiconductor element 29 ... Base 31 ... Frame 33 ... Mounting substrate 35 ... Lead terminal 37 ... Insulating substrate 39 ... Wiring conductor 41 ... Coplanar conductor 43 ... Coplanar wiring board 45 ... Semiconductor device 47 ... Conducting wire 49 ... Cover body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

　本発明の一つの態様に基づく入出力部材は、第１の絶縁基板および第１のガラス層を備えた平板状の第１の絶縁体と、第１の絶縁体の上面に配設された線路導体と、第１の絶縁体との間に線路導体の一部を挟むように第１の絶縁体の上面に配設された、第２の絶縁基板および第２のガラス層を備えた第２の絶縁体とを具備している。線路導体の長手方向に垂直な第１の絶縁体および第２の絶縁体の断面において、線路導体が第１のガラス層および第２のガラス層によって囲まれているとともに、第１のガラス層および第２のガラス層が第１の絶縁基板および第２の絶縁基板によって囲まれている。

Description

入出力部材、素子収納用パッケージおよび半導体装置
　本発明は、ＬＤ（レーザダイオード）、ＰＤ（フォトダイオード）に代表される半導体素子を収納する素子収納用パッケージ（以下、単にパッケージともいう）に用いられる入出力部材、ならびにこれを備えた素子収納用パッケージおよび半導体装置に関する。
　半導体素子を収納する素子収納用パッケージ（以下、単にパッケージとも言う）としては、特許文献１に記載されたパッケージが知られている。特許文献１に記載されたパッケージは、このパッケージ内に載置される半導体素子を外部電気回路基板に電気的に接続するための入出力部材を備えている。
　入出力部材は、誘電体と、この誘電体の上面に形成された線路導体と、この誘電体の上面であってこの線路導体の両側に形成された同一面接地導体とを備えている。そして、線路導体および同一面接地導体によってコプレーナ配線が形成されている。このようなコプレーナ配線をパッケージが有していることによって、半導体素子と外部回路との間で伝送される高周波信号におけるノイズ成分が効率よく低減される。
　特許文献１に記載された入出力部材は、誘電体として例えば誘電率の大きなＡｌ２Ｏ３質セラミックスを用いている。そのため、誘電体に挟まれた領域において線路導体および同一面接地導体の間に大きな静電容量が発生する。このように大きな静電容量が生じた場合、線路導体の特性インピーダンスを所定の値にするため、線路導体の幅を小さくする必要がある。しかしながら、線路導体の幅を小さくすることによって配線抵抗が増大するため、伝送損失が大きくなる可能性があった。
　近年、例えば数百ＧＨｚのような更に高い周波数で信号を伝送することが求められている。そのため、コプレーナ配線を用いる場合に、線路導体および基準電位導体（同一面接地導体）の間隔を狭めることが求められる。しかしながら、線路導体および基準電位導体の間隔を狭めることによって更に静電容量が大きくなる可能性がある。
特開２００４－３４９５６８号公報
　本発明の一つの態様に基づく、素子収納用パッケージに用いられる入出力部材は、平板状の第１の絶縁体と、該第１の絶縁体の上面に配設された線路導体と、前記第１の絶縁体の上面に前記線路導体を間に挟んで配設された一対の基準電位導体と、前記第１の絶縁体との間に前記線路導体の一部を挟むように前記第１の絶縁体の上面に配設された第２の絶縁体とを具備している。
　前記第１の絶縁体は、第１の絶縁基板、および該第１の絶縁基板の上面側に配設された、前記第１の絶縁基板よりも誘電率が低く、強度が低い第１のガラス層を備えている。前記第２の絶縁体は、第２の絶縁基板、および該第２の絶縁基板の下面側に配設された、前記第２の絶縁基板よりも誘電率が低く、強度が低い第２のガラス層を備えている。
　そして、前記線路導体の長手方向に垂直な前記第１の絶縁体および前記第２の絶縁体の断面において、前記線路導体が前記第１のガラス層および前記第２のガラス層によって囲まれているとともに、前記第１のガラス層および前記第２のガラス層が前記第１の絶縁基板および前記第２の絶縁基板によって囲まれている。
一実施形態の入出力部材を示す斜視図である。 図１に示す入出力部材の分解斜視図である。 図１に示す入出力部材の、線路導体の長手方向に垂直かつ第１の絶縁体の上面に垂直な断面図である。 図１に示す入出力部材の、線路導体の長手方向に平行かつ第１の絶縁体の上面に垂直な断面図である。 図１に示す入出力部材の第１の変形例を示す斜視図である。 図５に示す入出力部材の分解斜視図である。 図５に示す入出力部材の、線路導体の長手方向に平行かつ第１の絶縁体の上面に垂直な断面図である。 図１に示す入出力部材の第２の変形例を示す、線路導体の長手方向に垂直かつ第１の絶縁体の上面に垂直な断面図である。 図１に示す入出力部材の第３の変形例を示す、線路導体の長手方向に垂直かつ第１の絶縁体の上面に垂直な断面図である。 図１に示す入出力部材の第４の変形例を示す、線路導体の長手方向に垂直かつ第１の絶縁体の上面に垂直な断面図である。 一実施形態の素子収納用パッケージおよびこれを備えた半導体装置を示す分解斜視図である。 一実施形態の素子収納用パッケージおよびこれを備えた半導体装置の変形例を示す分解斜視図である。
　以下、一実施形態の入出力部材ならびにこれを備えた素子収納パッケージおよび半導体装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る入出力部材ならびにこれを備えた素子収納パッケージおよび半導体装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
　本実施形態の入出力部材１は、例えば半導体素子を収納する素子収納用パッケージに用いられる。図１～４に示すように、本実施形態の入出力部材１は、平板状の第１の絶縁体３と、第１の絶縁体３の上面に配設された線路導体５と、第１の絶縁体３の上面に配設された一対の基準電位導体７と、第１の絶縁体３の上面に配設された第２の絶縁体９とを具備している。一対の基準電位導体７は、線路導体５を間に挟むように第１の絶縁体３の上面に配設されている。第２の絶縁体９は、第１の絶縁体３との間に線路導体５の一部を挟むように第１の絶縁体３の上面に配設されている。
　第１の絶縁体３は、第１の絶縁基板１１および第１の絶縁基板１１の上面側に配設された第１のガラス層１３を備えている。第１のガラス層１３は、第１の絶縁基板１１よりも誘電率が低く、かつ強度が低い。第２の絶縁体９は、第２の絶縁基板１５および第２の絶縁基板１５の下面側に配設された第２のガラス層１７を備えている。第２のガラス層は、第２の絶縁基板１５よりも誘電率が低く、かつ強度が低い。
　そして、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、線路導体５が第１のガラス層１３および第２のガラス層１７によって囲まれているとともに、第１のガラス層１３および第２のガラス層１７が第１の絶縁基板１１および第２の絶縁基板１５によって囲まれている。言い換えれば、第１のガラス層１３および第２のガラス層１７の両側方において第１の絶縁基板１１および第２の絶縁基板１５がそれぞれ接合されている。
　このように、線路導体５が相対的に誘電率の低い第１のガラス層１３および第２のガラス層１７によって囲まれていることから、線路導体５と一対の基準電位導体７との間に発生する静電容量を小さくすることができる。第１のガラス層１３および第２のガラス層１７を構成するガラスセラミックスは一般的に強度が低い。しかしながら、第１のガラス層１３および第２のガラス層１７が、これらのガラス層１３，１７よりも相対的に強度の高い第１の絶縁基板１１および第２の絶縁基板１５によって囲まれている。そのため、入出力部材１の耐久性を高く維持することができる。
　本実施形態の入出力部材１は、上面が四角形状である平板状の第１の絶縁体３を備えている。第１の絶縁体３は、第１の絶縁基板１１および第１の絶縁基板１１の上面側に配設された第１のガラス層１３を備えている。第１のガラス層１３は、第１の絶縁基板１１よりも誘電率が低く、かつ強度が低い。
　本実施形態における第１のガラス層１３は第１の絶縁基板１１の上面全体ではなく、第２の絶縁体９と対向する領域内であって線路導体５が配設される領域を含む一部の領域に配設されている。具体的には、第１の絶縁基板１１は、上面側における第２の絶縁体９と対向する領域内であって線路導体５が配設される領域を含む一部の領域に凹部１１ａを有している。そして、この凹部１１ａに第１のガラス層１３が配設されている。
　このように第１の絶縁体３における線路導体５が配設される領域に第１のガラス層１３が位置している。言い換えれば、第１の絶縁体３における第１のガラス層１３が配設された領域上に線路導体５の少なくとも一部が配設されている。そして、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、この第１のガラス層１３と第２のガラス層１７とによって、線路導体５が囲まれている。
　また、第１のガラス層１３が第１の絶縁基板１１の上面全体に配設されておらず、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、第１のガラス層１３および第２のガラス層１７が第１の絶縁基板１１および第２の絶縁基板１５によって囲まれている。そして、第１のガラス層１３および第２のガラス層１７の両側方でこれらのガラス層１３，１７よりも相対的に強度の高い第１の絶縁基板１１および第２の絶縁基板１５が互いに接合されている。これにより、第１の絶縁基板１１および第２の絶縁基板１５によって入出力部材１の形状を保持することができるので、入出力部材１の耐久性を高く維持することができる。
　本実施形態の入出力部材１のように第１の絶縁基板１１が凹部１１ａを有し、この凹部１１ａに第１のガラス層１３が配設されている場合には、第１の絶縁基板１１の凹部１１ａを除く上面が第１のガラス層１３の上面と同一の平面上に位置していることが好ましい。言い換えれば、第１の絶縁体３の上面が平面形状であることが好ましい。
　これは、第１の絶縁体３の上面には線路導体５および一対の基準電位導体７が配設されるからである。第１の絶縁体３の上面が平面形状であることによって線路導体５および一対の基準電位導体７を平面上に配設することができる。そのため、線路導体５および一対の基準電位導体７に段差が形成されることを抑制することができる。これにより、伝送損失を小さくすることができる。
　なお、本実施形態において第１の絶縁基板１１の凹部１１ａを除く上面と第１のガラス層１３の上面とが同一平面上に位置しているとは、これらの上面が厳密に同一平面上に位置していることに限定されるものではない。第１の絶縁基板１１の凹部１１ａを除く上面と第１のガラス層１３の上面との間に、第１の絶縁基板１１および第１のガラス層１３のそれぞれの表面粗さ程度の製造工程上で不可避の段差が形成されていてもよい。
　なお、本実施形態における第１のガラス層１３は、第１の絶縁体３の上面における第２の絶縁体９と対向する領域であって線路導体５が配設される領域を含む部分領域にのみ配設されているがこれに限られるものではない。例えば、図５～７に示すように、線路導体５の長手方向に沿って第１の絶縁基板１１の上面に溝部を形成するとともに、この溝部に第１のガラス層１３が配設されていてもよい。このように、第１のガラス層１３が配設され、第１のガラス層１３の上に線路導体５が配設されている場合には、線路導体５の第１の絶縁体３および第２の絶縁体９によって挟まれる領域と、線路導体５の第１の絶縁体３上に露出する領域との境界でインピーダンスが急激に変化することを抑制できる。
　第１の絶縁基板１１としては、例えば、アルミナ、ジルコニア、窒化アルミニウム、窒化珪素または炭化珪素のようなセラミックスからなる誘電体を用いることができる。また、第１のガラス層１３としては、例えば、ＳｉＯ２－Ｂ２Ｏ３系ガラス、ＳｉＯ２－Ｂ２Ｏ３－Ａｌ２Ｏ３系ガラスまたはＳｉＯ２－Ｂ２Ｏ３－ｌ２Ｏ３－ＭｇＯ系ガラスのような誘電率の低いガラスセラミックスを用いることができる。このとき、第１の絶縁基板１１は第１のガラス層１３および第２のガラス層１７よりも強度が高いことが肝要である。また、第１のガラス層１３は第１の絶縁基板１１および第２の絶縁基板１５よりも誘電率が低いことが肝要である。
　第１の絶縁基板１１の大きさとしては、例えば、平面視した場合の形状が四角形である場合、線路導体５の長手方向に平行な幅を１ｍｍ以上１０ｍｍ以下に設定することができる。また、線路導体５の長手方向に垂直な幅を５ｍｍ以上５０ｍｍ以下に設定することができる。第１の絶縁基板１１の厚みとしては、例えば第１のガラス層１３が配設される凹部１１ａの直下では０．４５ｍｍ以上４．９５ｍｍ以下に設定することができる。また、この部分以外では０．５ｍｍ以上５ｍｍ以下に設定することができる。
　線路導体５の長手方向に平行な凹部１１ａの幅は０．５ｍｍ以上に設定することができる。また、線路導体５の長手方向に垂直な凹部１１ａの幅は４ｍｍ以上４５ｍｍ以下に設定することができる。第１の絶縁基板１１の厚みから、第１のガラス層１３の厚みとしては、例えば、０．０５ｍｍ以上２ｍｍ以下に設定することができる。
　なお、本実施形態における強度が大きいとは剛性が高いことを意味している。第１の絶縁基板１１および第１のガラス層１３の剛性は例えば以下の方法にて測定することができる。第１の絶縁基板１１および第１のガラス層１３の剛性は、ＪＩＳ３点曲げ試験（ＪＩＳ　Ｒ　１６０１）などに基づき、第１の絶縁基板１１および第１のガラス層１３を研削加工して試験片を作製する。そして、第１の絶縁基板１１および第１のガラス層１３のそれぞれの試験片に対して荷重を加えることで判断できる。
　なお、試験片が小さく、上記ＪＩＳ３点曲げ試験を用いることができない場合には、このＪＩＳ３点曲げ試験に準拠して、第１の絶縁基板１１および第１のガラス層１３のそれぞれを長方形の角柱となるように加工して試験片を作製し、この試験片を一定距離に配置された２支点上に置き、支点間の中央の１点に荷重を加えて評価すればよい。
　また、ダイヤモンド四角錐圧子を用いた、いわゆるビッカース硬さ測定法によってビッカース硬さを評価することにより、第１の絶縁基板１１および第１のガラス層１３の剛性を評価してもよい。
　また、剛性の評価は、ヤング率の評価に置き換えることができる。ヤング率の測定方法としては、例えば、ナノインデンテーション法を用いることができる。測定装置としては、例えば、ナノインスツルメント社製の「ナノインデンターII」を用いることができる。
第１の絶縁体３を切断することによって第１の絶縁基板１１および第１のガラス層１３を露出させる。そして、この露出した第１の絶縁基板１１および第１のガラス層１３に対して、上記の測定装置を用いてヤング率を測定すればよい。
　上記のセラミックスからなる誘電体の粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることによって第１の混合部材が作製される。この第１の混合部材をシート状に成形することによって複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより積層体を作製する。この積層体を約１６００℃の温度で焼成することによって第１の絶縁基板１１が作製される。
　このように作製された第１の絶縁基板１１の上面における第１のガラス層１３が配設される箇所を部分的に切削することによって、凹部１１ａを形成することができる。また、凹部１１ａは、第１の絶縁基板１１となるセラミックグリーンシートを積層する際に、最上部に位置するセラミックグリーンシートに貫通孔を設けることによって形成してもよい。
　また、上記のガラスセラミックスの粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることによって第２の混合部材が作製される。この第２の混合部材をシート状に成形することによってガラスシートを作製する。作製されたガラスシートを焼成することによって第１のガラス層１３が作製される。作製された第１のガラス層１３を第１の絶縁基板１１の上面に形成された凹部１１ａ内に配設することによって第１の絶縁体３が形成される。
　本実施形態の入出力部材１は、第１の絶縁体３の上面の互いに対向する一辺から他辺に向かって延設された線路導体５を備えている。また、第１の絶縁体３の上面において線路導体５を間に挟んで配設された一対の基準電位導体７を備えている。これらの線路導体５および同一面接地導体によってコプレーナ配線が形成されている。
　なお、線路導体５が第１の絶縁体３の上面の互いに対向する一辺から他辺に向かって延設されているとは、線路導体５が第１の絶縁体３の上面における互いに対向する一辺および他辺の対向する方向に沿って配設されていることを意味している。そのため、線路導体５が第１の絶縁体３の上面における上記の一辺が位置する端部から上記の他辺が位置する端部にまで厳密に配設されていることを意味するものではない。
　線路導体５は、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、第１のガラス層１３および第２のガラス層１７に囲まれている。このため、線路導体５と一対の基準電位導体７との間に発生する静電容量を小さくできる。
　特に、図８に示すように、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、線路導体５および一対の基準電位導体７の間には、それぞれ第１のガラス層１３または第２のガラス層１７の少なくとも一方が位置していることが好ましい。上記の断面において線路導体５および一対の基準電位導体７の間の全体に第１のガラス層１３および第２のガラス層１７からなるガラス層１３，１７が位置していることによって、線路導体５と一対の基準電位導体７との間に発生する静電容量をさらに小さくできる。
　さらには、図９に示すように、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、線路導体５および一対の基準電位導体７が第１のガラス層１３および第２のガラス層１７に囲まれていることがさらに好ましい。上記の断面において線路導体５および一対の基準電位導体７が第１のガラス層１３および第２のガラス層１７からなるガラス層に囲まれていることによって、線路導体５と一対の基準電位導体７との間に発生する静電容量をさらに一層小さくできる。
　線路導体５および一対の基準電位導体７としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀または金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。線路導体５および一対の基準電位導体７は、例えば、第１の絶縁体３の上面に上記の部材のメタライズ層を配設することによって形成することができる。
　本実施形態における一対の基準電位導体７は、それぞれ外部の基準電位に接続されている。なお、ここで基準電位とは、いわゆるグランド電位を意味しており、厳密に電位が０であることを意味するものではない。
　線路導体５と一対の基準電位導体７との間隔は、線路導体５の一対の基準電位導体７に対する電気的な短絡を抑制しつつも信号のノイズ成分を抑制するため、０．３～１．５ｍｍ程度であることが好ましい。特に、伝送される高周波信号の伝送波長の１／４以下であることが好ましい。これにより、入出力部材１と一対の基準電位導体７との間における低い周波数での共振の発生を抑制できるからである。
　本実施形態の入出力部材１は、上面が四角形状である平板状の第２の絶縁体９を備えている。第２の絶縁体９は、第１の絶縁体３との間に線路導体５の一部を挟むように第１の絶縁体３の上面に配設されている。第２の絶縁体９は第１の絶縁体３の上面全体ではなく、第１の絶縁体３の上面における線路導体５の長手方向の中央の一部の領域の上に配設されている。
　第２の絶縁体９は、第２の絶縁基板１５および第２の絶縁基板１５の下面側に配設された第２のガラス層１７を備えている。第２のガラス層１７は、第２の絶縁基板１５よりも誘電率が低く、かつ強度が低い。第２の絶縁基板１５の下面の上記の部分領域に第２のガラス層１７が配設されることによって、線路導体５と一対の基準電位導体７との間に発生する静電容量を小さくすることができる。
　本実施形態における第２のガラス層１７は第２の絶縁基板１５の下面全体ではなく、第１の絶縁体３上に配設される線路導体５と対向する領域を含む一部の領域に配設されている。具体的には、第２の絶縁基板１５が、その下面における線路導体５と対向する領域を含むように、線路導体５の長手方向に平行に形成された溝１５ａを有している。そして、この溝１５ａに第２のガラス層１７が配設されている。このように第２のガラス層１７が配設されていることによって、線路導体５が第１のガラス層１３と第２のガラス層１７とによって囲まれる。
　また、第２のガラス層１７が第２の絶縁基板１５の下面全体ではなく上記の通り配設されていることから、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、第１のガラス層１３および第２のガラス層１７が第１の絶縁基板１１および第２の絶縁基板１５によって囲まれている。
　第２の絶縁基板１５としては、第１の絶縁基板１１と同様に、アルミナ、ジルコニア、窒化アルミニウム、窒化珪素または炭化珪素のような誘電体を用いることができる。また、第２のガラス層１７としては、第１のガラス層１３と同様に、ＳｉＯ２－Ｂ２Ｏ３系ガラス、ＳｉＯ２－Ｂ２Ｏ３－Ａｌ２Ｏ３系ガラスまたはＳｉＯ２－Ｂ２Ｏ３－ｌ２Ｏ３－ＭｇＯ系ガラスのような誘電率の低いガラスセラミックスを用いることができる。このとき、第２の絶縁基板１５は第１のガラス層１３および第２のガラス層１７よりも強度が高いことが肝要である。また、第２のガラス層１７は第１の絶縁基板１１および第２の絶縁基板１５よりも誘電率が低いことが肝要である。
　第２の絶縁基板１５の大きさとしては、例えば、平面視した場合の形状が四角形である場合、線路導体５の長手方向に平行な幅を０．５ｍｍ以上１．５ｍｍ以下に設定することができる。また、線路導体５の長手方向に垂直な幅を５ｍｍ以上５０ｍｍ以下に設定することができる。第２の絶縁基板１５の厚みとしては、例えば第２のガラス層１７が配設される溝１５ａの直下では０．４５ｍｍ以上４．９５ｍｍ以下に設定することができる。また、この部分以外では０．５ｍｍ以上５ｍｍ以下に設定することができる。第２のガラス層１７の厚みとしては、例えば、０．０５ｍｍ以上２ｍｍ以下に設定することができる。
　本実施形態における強度が高いとは剛性が高いことを意味している。第２の絶縁基板１５および第２のガラス層１７の剛性は、例えば、上記した第１の絶縁基板１１および第１のガラス層１３の剛性の測定方法と同様の手法を用いればよい。
　上記のセラミックスからなる誘電体の粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることによって第３の混合部材を作製する。この第３の混合部材をシート状に成形することによって複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することによって積層体を作製する。この積層体を約１６００℃の温度で焼成することによって第２の絶縁基板１５が作製される。
　このように作製された第２の絶縁基板１５の下面における第２のガラス層１７が配設される箇所を部分的に切削することによって、溝１５ａを形成することができる。また、溝１５ａは、第２の絶縁基板１５となるセラミックグリーンシートを積層する際に、最下部に位置するセラミックグリーンシートに貫通孔を設けることによって形成してもよい。
　また、上記のガラスセラミックスの粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることによって第４の混合部材を作製する。この第４の混合部材をシート状に成形することによってガラスシートを作製する。作製されたガラスシートを焼成することによって第２のガラス層１７が作製される。作製された第２のガラス層１７を第２の絶縁基板１５の下面に形成された溝１５ａ内に配設することによって第２の絶縁体９が形成される。
　図３，４，７および１０にそれぞれ示すように、第１の絶縁体３の下面の全体には、線路導体５と同様の金属材料によって構成された下部基準電位導体１９が形成されている。また、第２の絶縁体９の上面の全体には、線路導体５と同様の金属材料によって構成された上部基準電位導体２１が形成されている。さらに、第１の絶縁体３の側面および第２の絶縁体９の側面には、線路導体５と同様の金属材料によって構成された側面基準電位導体２３が形成されている。なお、図面の理解を容易にするため、図１，２，５および６においては、下部基準電位導体１９、上部基準電位導体２１および側面基準電位導体２３を省略している。
　これらの下部基準電位導体１９、上部基準電位導体２１および側面基準電位導体２３と一対の基準電位導体７とによって、線路導体５に対する接地が強化され、線路導体５における高周波信号の伝送効率を向上させることができる。下部基準電位導体１９、上部基準電位導体２１および側面基準電位導体２３は、例えば線路導体５と同様にメタライズ層を配設することによってそれぞれ形成することができる。
　このとき、下部基準電位導体１９、上部基準電位導体２１、側面基準電位導体２３および一対の基準電位導体７が直接に接続されていることが好ましい。それぞれの導体が外部の基準電位に接続されていてもよいが、下部基準電位導体１９、上部基準電位導体２１、側面基準電位導体２３および一対の基準電位導体７が直接に接続されていることによって、これらの導体間での基準電位のばらつきをさらに小さくできる。そのため、線路導体５に対する接地がさらに強化され、線路導体５における高周波信号の伝送効率を向上させることができる。
　また、図１０に示すように、互いに平行となるように配設された線路導体５を複数具備している場合には、線路導体５の長手方向に垂直な第１の絶縁体３および第２の絶縁体９の断面において、複数の線路導体５がそれぞれ第１のガラス層１３および第２のガラス層１７によって囲まれているとともに、それぞれの第１のガラス層１３および第２のガラス層１７が第１の絶縁基板１１および第２の絶縁基板１５によって囲まれていることが好ましい。複数の線路導体５と一対の基準電位導体７との間にそれぞれ発生する静電容量をそれぞれ小さくすることができるからである。
　また、図１０に示すように、第１のガラス層１３および第２のガラス層１７をそれぞれ複数具備し、それぞれの第１のガラス層１３および第２のガラス層１７が第１の絶縁基板１１および第２の絶縁基板１５によって囲まれていることがさらに好ましい。これにより、入出力部材１の耐久性をさらに高めることができる。図１０に示すように、上記断面における第１の絶縁体３および第２の絶縁体９の両側端の部分だけでなく、それぞれの第１のガラス層１３および第２のガラス層１７に挟まれた部分においても、相対的に強度の高い第１の絶縁基板１１および第２の絶縁基板１５が接合する箇所が存在しているそのため、入出力部材１の耐久性をさらに高めることができる。
　本実施形態の素子収納用パッケージ２５は、図１１に示すように、上面に半導体素子２７が載置される載置領域を有する基体２９と、基体２９の上面において載置領域を囲むように配設された、内周面および外周面に開口する貫通部を有する枠体３１と、枠体３１の貫通部に挿入された、上記の実施形態に代表される入出力部材１とを備えている。入出力部材１は、線路導体５の、一方の端部が枠体３１の内周面側に位置するとともに他方の端部が枠体３１の外周面側に位置するように、枠体３１の貫通部に挿入されている。
　本実施形態における基体２９は、四角板形状であって、主面上に半導体素子２７が載置される載置領域を有している。なお、本実施形態において載置領域とは、基体２９を平面視した場合に半導体素子２７と重なり合う領域を意味している。
　基体２９が上記の通り平板形状である場合、その四角板形状の部分の大きさを、例えば一辺１０ｍｍ以上１００ｍｍ以下に設定することができる。また、基体２９の厚みとしては、例えば、０．５ｍｍ以上２ｍｍ以下に設定することができる。
　本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子２７が載置される領域を載置領域としていることから、例えば、基体２９の主面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態の基体２９は一つの載置領域を有しているが、基体２９が複数の載置領域を有し、それぞれの載置領域に半導体素子２７が載置されていてもよい。
　基体２９の主面における載置領域には半導体素子２７が配設されている。入出力部材１などを介して半導体素子２７と外部配線（不図示）との間で信号の入出力を行うことができる。このように、基体２９の主面には半導体素子２７が配設されることから、基体２９としては、少なくとも半導体素子２７が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体２９は、複数の絶縁性部材を積層することによって作製される。そして、この基体２９の載置領域に半導体素子２７が配設される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体もしくは窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
　これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることによって第５の混合部材を作製する。この第５の混合部材をシート状に成形することによって複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することによって複数の積層体を作製する。複数の積層体をそれぞれ約１６００℃の温度で一体焼成することによって基体２９が作製される。
　なお、基体２９としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材によって基体２９が構成されていてもよい。また、基体２９として、少なくとも半導体素子２７が配設される部分に高い絶縁性を有していることが求められることから、例えば、金属部材上に絶縁性部材を積層した構成としてもよい。特に、基体２９に対して高い放熱性が求められる場合、基体２９が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属部材上に絶縁性部材を積層した構成とすることで、基体２９の放熱性を高めることができる。
　また、上述のように基体２９としては、少なくとも半導体素子２７が配設される部分には高い絶縁性を有していることが求められることから、本実施形態のパッケージ２５のように、基体２９が、載置領域上に配設された、半導体素子２７を載置するための載置基板３３を備えていることが好ましい。載置基板３３を備えていることによって、半導体素子２７と線路導体５との高さのずれを小さくすることができるので、これらの電気的な接続を容易に行うことができる。
　載置基板３３としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましい。載置基板３３としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体もしくは窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
　本実施形態のパッケージ２５は、基体２９の上面において載置領域を囲むように配設された枠体３１を備えている。枠体３１は、内周面および外周面に開口する貫通部を有している。本実施形態における貫通部は入出力部材１を挿入するために枠体３１に形成されたものである。そのため、本実施形態における貫通部のように、枠体３１の内周面および外周面に開口する凹部を枠体３１の下面側に形成するとともに、この凹部および基体２９の上面によって貫通孔を形成して、貫通部としてもよい。また、枠体３１に、この枠体３１の内周面および外周面に開口する貫通孔を形成して、貫通部としてもよい。貫通孔は、例えばドリル孔あけ加工によって枠体３１に形成することができる。
　枠体３１が、図１１，１２に示すように平面視した際の外周および内周の形状が四角形である筒形状である場合、例えば外周を一辺１０ｍｍ以上１００ｍｍ以下に設定することができる。また、外周と内周との間の距離を枠体３１の厚みとした場合、枠体３１の厚みは、例えば０．５ｍｍ以上２ｍｍ以下に設定することができる。また、枠体３１の高さとしては、例えば２ｍｍ以上１０ｍｍ以下に設定することができる。
　枠体３１としては、例えば、鉄、銅、ニッケル、クロム、コバルトもしくはタングステンのような金属部材、またはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体３１を構成する金属部材を作製することができる。また、枠体３１としてセラミック部材を用いてもよい。また、枠体３１は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。
　本実施形態のパッケージ２５は、基体２９および枠体３１の間に位置して、基体２９および枠体３１を接合する接合部材を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、銀ロウが挙げられる。
　パッケージ２５には高い気密性が求められるため、枠体３１とこの枠体３１の貫通部に挿入される入出力部材１との隙間は封止部材によって密閉される。そのため、パッケージ２５の製造工程において、あるいは、パッケージ２５の使用時において、入出力部材１には、応力が加わりやすい。
　しかしながら、上記の実施形態に代表される入出力部材１は、第１のガラス層１３および第２のガラス層１７が、これらのガラス層よりも相対的に強度の高い第１の絶縁基板１１および第２の絶縁基板１５によって囲まれている。そのため、線路導体５と一対の基準電位導体７との間に発生する静電容量を小さくしつつも、入出力部材１の耐久性を高く維持することができる。結果として、パッケージ２５の気密性を良好なものにできる。
　枠体３１の外周面側に位置する線路導体５の他方の端部には、リード端子３５が接続されている。このようなリード端子３５を介して外部配線（不図示）と半導体素子２７とを電気的に接続することができる。リード端子３５としては、線路導体５と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子３５として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
　また、図１２に示すように、基体２９の上面における載置領域と入出力部材１との間に位置したコプレーナ配線基板４３を備えていてもよい。コプレーナ配線基板４３は、絶縁性基板３７、絶縁性基板３７の上面に配設された配線導体３９、絶縁性基板３７の上面に配設された一対のコプレーナ導体４１を有している。一対のコプレーナ導体４１は、配線導体３９を間に挟むように絶縁性基板３７の上面に配設されている。コプレーナ配線基板４３は、半導体素子２７および入出力部材１を電気的に接続する部材である。
　上記のコプレーナ配線基板４３を備えている場合には、入出力部材１における線路導体５と一対の基準電位導体７との間隔を過度に狭めることなく、半導体素子２７および外部の回路基板の間で高い周波数成分での信号を安定して伝送できる。
　本実施形態の半導体装置４５は、上記の実施形態に代表される素子収納用パッケージ２５と、素子収納用パッケージ２５の載置領域に載置された半導体素子２７と、枠体３１と接合された、半導体素子２７を封止する蓋体４９とを備えている。
　本実施形態の半導体装置４５においては、基体２９の載置領域に半導体素子２７が載置されている。また、半導体素子２７と線路導体５とは、導線４７によって接続されている。この半導体素子２７に外部信号を入力することによって、半導体素子２７から所望の出力を得ることができる。半導体素子２７としては、例えば、ＬＤ素子に代表される、光ファイバに対して光を出射する発光素子、ＰＤ素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。
　なお、本実施形態のパッケージ２５においては、上記の半導体素子２７を収納することによって半導体装置４５として用いているが、例えば、コンデンサのような電子部品を収納することによって電子装置として用いることもできる。
　半導体素子２７と線路導体５とは、例えば、導線４７を介して、いわゆるワイヤーボンディングによって電気的に接続することができる。このとき、基体２９から離隔する導線４７によって、半導体素子２７と配線導体３９とが電気的に接続されることが好ましい。
　蓋体４９は、枠体３１と接合され、半導体素子２７を封止するように設けられている。蓋体４９は、枠体３１の上面に接合されている。そして、基体２９、枠体３１および蓋体４９で囲まれた空間において半導体素子２７を封止している。このように半導体素子２７を封止することによって、長期間の素子収納用パッケージ２５の使用による半導体素子２７の劣化を抑制することができる。蓋体４９としては、例えば、鉄、銅、ニッケル、クロム、コバルトもしくはタングステンのような金属部材、またはこれらの金属からなる合金を用いることができる。また、枠体３１と蓋体４９は、例えばシーム溶接法によって接合することができる。また、枠体３１と蓋体４９は、例えば、金－錫ロウを用いて接合してもよい。
　以上、本発明の一実施形態にかかる入出力部材、ならびにこれを備えた素子収納パッケージおよび半導体装置について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。
１・・・入出力部材（素子収納用パッケージ用の入出力部材）
３・・・第１の絶縁体
５・・・線路導体
７・・・基準電位導体
９・・・第２の絶縁体
１１・・・第１の絶縁基板
１３・・・第１のガラス層
１５・・・第２の絶縁基板
１７・・・第２のガラス層
１９・・・下部基準電位導体
２１・・・上部基準電位導体
２３・・・側部基準電位導体
２５・・・素子収納用パッケージ（パッケージ）
２７・・・半導体素子
２９・・・基体
３１・・・枠体
３３・・・載置基板
３５・・・リード端子
３７・・・絶縁性基板
３９・・・配線導体
４１・・・コプレーナ導体
４３・・・コプレーナ配線基板
４５・・・半導体装置
４７・・・導線
４９・・・蓋体
 

Claims (6)

  1. 　平板状の第１の絶縁体と、
    該第１の絶縁体の上面に配設された線路導体と、
    前記第１の絶縁体の上面に前記線路導体を間に挟んで配設された一対の基準電位導体と、
    前記第１の絶縁体との間に前記線路導体の一部を挟むように前記第１の絶縁体の上面に配設された第２の絶縁体とを具備した素子収納用パッケージ用の入出力部材であって、
    前記第１の絶縁体が、第１の絶縁基板、および該第１の絶縁基板の上面側に配設された、前記第１の絶縁基板よりも誘電率が低く、強度が低い第１のガラス層を備え、
    前記第２の絶縁体が、第２の絶縁基板、および該第２の絶縁基板の下面側に配設された、前記第２の絶縁基板よりも誘電率が低く、強度が低い第２のガラス層を備え、
    前記線路導体の長手方向に垂直な前記第１の絶縁体および前記第２の絶縁体の断面において、前記線路導体が前記第１のガラス層および前記第２のガラス層によって囲まれているとともに、前記第１のガラス層および前記第２のガラス層が前記第１の絶縁基板および前記第２の絶縁基板によって囲まれていることを特徴とする入出力部材。
  2. 　前記線路導体の長手方向に垂直な前記第１の絶縁体および前記第２の絶縁体の断面において、前記線路導体および前記一対の基準電位導体の間には、それぞれ前記第１のガラス層または前記第２のガラス層の少なくとも一方が位置していることを特徴とする請求項１に記載の入出力部材。
  3. 　前記線路導体の長手方向に垂直な前記第１の絶縁体および前記第２の絶縁体の断面において、前記線路導体および前記一対の基準電位導体が前記第１のガラス層および前記第２のガラス層によって囲まれていることを特徴とする請求項２に記載の入出力部材。
  4. 　前記線路導体を複数具備し、
    　前記線路導体の長手方向に垂直な前記第１の絶縁体および前記第２の絶縁体の断面において、複数の前記線路導体がそれぞれ前記第１のガラス層および前記第２のガラス層によって囲まれているとともに、それぞれの前記第１のガラス層および前記第２のガラス層が前記第１の絶縁基板および前記第２の絶縁基板によって囲まれていることを特徴とする請求項１に記載の入出力部材。
  5. 　上面に半導体素子が載置される載置領域を有する基体と、
    該基体の上面に前記載置領域を囲むように配設された、内周面および外周面に開口する貫通部を有する枠体と、
    前記線路導体の一方の端部が前記枠体の内周面側に位置するとともに他方の端部が前記枠体の外周面側に位置するように前記貫通部に挿入された請求項１～４のいずれか１つに記載の入出力部材とを備えた素子収納用パッケージ。
  6. 　請求項５に記載の素子収納用パッケージと、
    該素子収納用パッケージの前記載置領域に載置された半導体素子と、
    前記枠体と接合された、前記半導体素子を封止する蓋体とを備えた半導体装置。
     
PCT/JP2011/069421 2010-08-30 2011-08-29 入出力部材、素子収納用パッケージおよび半導体装置 WO2012029703A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-191859 2010-08-30
JP2010191859 2010-08-30

Publications (1)

Publication Number Publication Date
WO2012029703A1 true WO2012029703A1 (ja) 2012-03-08

Family

ID=45772790

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/069421 WO2012029703A1 (ja) 2010-08-30 2011-08-29 入出力部材、素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
WO (1) WO2012029703A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3118895A4 (en) * 2014-03-13 2017-11-15 Kyocera Corporation Package for storing electronic component, and electronic device
WO2019021598A1 (ja) * 2017-07-24 2019-01-31 京セラ株式会社 配線基板、電子装置用パッケージおよび電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202053A (ja) * 1993-12-29 1995-08-04 Toshiba Corp 半導体装置
JP2002280473A (ja) * 2001-03-16 2002-09-27 Kyocera Corp 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002329800A (ja) * 2001-04-27 2002-11-15 Kyocera Corp 半導体素子収納用パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202053A (ja) * 1993-12-29 1995-08-04 Toshiba Corp 半導体装置
JP2002280473A (ja) * 2001-03-16 2002-09-27 Kyocera Corp 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002329800A (ja) * 2001-04-27 2002-11-15 Kyocera Corp 半導体素子収納用パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3118895A4 (en) * 2014-03-13 2017-11-15 Kyocera Corporation Package for storing electronic component, and electronic device
US9935025B2 (en) 2014-03-13 2018-04-03 Kyocera Corporation Electronic component housing package and electronic device
WO2019021598A1 (ja) * 2017-07-24 2019-01-31 京セラ株式会社 配線基板、電子装置用パッケージおよび電子装置
JPWO2019021598A1 (ja) * 2017-07-24 2020-07-02 京セラ株式会社 配線基板、電子装置用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
CN107534023B (zh) 半导体元件封装件、半导体装置以及安装构造体
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
EP2782133B1 (en) High-frequency module
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
US9491873B2 (en) Element housing package, component for semiconductor device, and semiconductor device
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
WO2012029703A1 (ja) 入出力部材、素子収納用パッケージおよび半導体装置
JP2016115736A (ja) 半導体素子パッケージおよび半導体装置
JP5241609B2 (ja) 構造体，接続端子，パッケージ、並びに電子装置
WO2020111257A1 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP6224322B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2013093494A (ja) 電子部品収納用パッケージおよび電子装置
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
JP6849556B2 (ja) 電子装置用パッケージおよび電子装置
JP7036646B2 (ja) 半導体素子用パッケージおよび半導体装置
JP2017152560A (ja) 半導体素子パッケージおよび半導体装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2002280473A (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP5743748B2 (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP3628254B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11821719

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11821719

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP