JP2002280473A - 入出力端子および半導体素子収納用パッケージおよび半導体装置 - Google Patents

入出力端子および半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2002280473A
JP2002280473A JP2001077068A JP2001077068A JP2002280473A JP 2002280473 A JP2002280473 A JP 2002280473A JP 2001077068 A JP2001077068 A JP 2001077068A JP 2001077068 A JP2001077068 A JP 2001077068A JP 2002280473 A JP2002280473 A JP 2002280473A
Authority
JP
Japan
Prior art keywords
line conductor
input
output terminal
semiconductor element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001077068A
Other languages
English (en)
Other versions
JP4522010B2 (ja
Inventor
Atsushi Ogasawara
厚志 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001077068A priority Critical patent/JP4522010B2/ja
Publication of JP2002280473A publication Critical patent/JP2002280473A/ja
Application granted granted Critical
Publication of JP4522010B2 publication Critical patent/JP4522010B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージの入出力端子の破損を有効
に防止することにより、半導体素子と外部電気回路基板
との高周波信号の伝送効率を良好に保持し、伝送特性を
向上させること。 【解決手段】 略長方形の誘電体板から成り、上面の一
辺から対向する他辺にかけて形成された線路導体1aお
よび線路導体1aの両側に等間隔をもって形成された同
一面接地導体1bとを有する平板部1と、平板部1の上
面に線路導体1aを間に挟んで接合された誘電体から成
る立壁部2とを具備し、立壁部2は、線路導体1aの伝
送方向に略垂直な対向する両側面の下端部に線路導体1
aを囲むように切欠き部2cが形成されているととも
に、切欠き部2cの伝送方向に略平行な内面に接地導体
層2dが形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波で作動する
半導体素子を収納するための半導体素子収納用パッケー
ジの入出力部に使用される入出力端子、この入出力端子
を用いた半導体素子収納用パッケージ、およびこの半導
体素子収納用パッケージを用いた半導体装置に関する。
【0002】
【従来の技術】従来、マイクロ波帯やミリ波帯等の高周
波信号により作動する半導体素子を収納する半導体素子
収納用パッケージ(以下、半導体パッケージという)に
は、半導体素子と外部電気回路基板とを電気的に接続す
るための入出力端子が設けられている。この入出力端子
を図3に斜視図で示す。
【0003】同図において、101はアルミナ(Al2
3)セラミックス,窒化アルミニウム(AlN)セラ
ミックス,ムライト(3Al23・2SiO2)セラミ
ックス等の誘電体から成る平板部であり、その上面の略
中央部に、一辺から対向する辺にかけて形成された線路
導体101aを有するとともに、この線路導体101a
の両側に所定の間隔をもって形成された同一面接地導体
101bを有する。また、平板部101の側面には側面
接地導体101c、下面には下面接地導体101dが形
成されている。
【0004】また、平板部101の上面には、線路導体
101aを挟持するとともに、上面に上面接地導体層1
02aを有し、側面に側面接地導体101cから延出す
るように形成された側面接地導体層102bを有する、
Al23セラミックス,AlNセラミックス,3Al2
3・2SiO2セラミックス等の誘電体から成る立壁部
102が接合される。そのため、線路導体101aは、
平板部101と立壁部102とに挟持されていない部位
(露出部位)のマイクロストリップ線路と、平板部10
1と立壁部102とに挟持された部位のストリップ線路
とから成る。
【0005】線路導体101aのストリップ線路は、上
面接地導体層102a,側面接地導体層102b,側面
接地導体101cおよび下面接地導体101dにより擬
似同軸構造とされている。一方、線路導体101aのマ
イクロストリップ線路は、同一面接地導体101bによ
りマイクロストリップ構造とされている。即ち、線路導
体101aのストリップ線路を伝送する高周波信号の伝
搬モードはTEMモードであり、また線路導体101a
のマイクロストリップ線路を伝送する高周波信号の伝搬
モードは準TEMモードである。
【0006】このような平板部101,立壁部102か
ら構成される入出力端子103は、半導体パッケージの
構成部材の1つである金属枠体に形成された切欠または
貫通孔から成る取付部に嵌着されることにより、半導体
パッケージ内外を遮断しその内部を封止する機能を有す
るとともに、外部電気回路基板との高周波信号の入出力
を行う機能を有することと成る。
【0007】また、上記の半導体パッケージ内部に載置
固定された半導体素子と、半導体パッケージ上面に取着
された蓋体とを具備することにより半導体装置となる。
【0008】
【発明が解決しようとする課題】しかしながら、上記従
来の入出力端子103では、半導体素子が例えば10G
Hz以上の高周波信号により作動するものの場合、スト
リップ線路101aの長さを短くすることにより、半導
体素子と外部電気回路基板との高周波信号の入出力時に
おける伝送損失を小さくし、伝送効率を良好なものとで
きるが、これに伴い立壁部102の幅を小さくせざるを
得なかった。
【0009】このように立壁部102の幅を小さくした
入出力端子103を半導体パッケージに用いた場合、立
壁部102と、半導体パッケージの構成部材の1つであ
る金属枠体との間に発生する熱膨張差による熱歪みを有
効に緩和し抑制することができなかった。その結果、平
板部101や立壁部102にクラック等の破損が発生
し、半導体素子と外部電気回路基板との高周波信号の伝
送効率が損なわれるという問題点を有していた。
【0010】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、半導体パッケージの信号
線路部材としての入出力端子の破損を有効に防止すると
ともに、線路導体を伝送する高周波信号の伝送損失を小
さくして伝送効率を良好なものとし、その結果半導体素
子と外部電気回路基板との高周波信号の伝送効率を良好
に保持し伝送特性を向上させることにある。
【0011】
【課題を解決するための手段】本発明の入出力端子は、
略長方形の誘電体板から成り、上面の一辺から対向する
他辺にかけて形成された線路導体および該線路導体の両
側に等間隔をもって形成された同一面接地導体とを有す
る平板部と、該平板部の上面に前記線路導体を間に挟ん
で接合された誘電体から成る立壁部とを具備した入出力
端子において、前記立壁部は、前記線路導体の伝送方向
に略垂直な対向する両側面の下端部に前記線路導体を囲
むように切欠き部が形成されているとともに、該切欠き
部の前記伝送方向に略平行な内面に接地導体層が形成さ
れていることを特徴とする。
【0012】本発明は、上記の構成により、誘電体に挟
持されるストリップ線路部の長さを短くすることがで
き、その結果線路導体を伝送する高周波信号の伝送損失
を小さくし、伝送効率を良好なものとできる。
【0013】本発明の半導体素子収納用パッケージは、
上面に半導体素子が載置される載置部を有する基体と、
該基体の上面に前記載置部を囲繞するように取着された
金属枠体と、該金属枠体に形成された切欠きまたは貫通
孔から成る入出力端子の取付部と、該取付部に嵌着され
た請求項1記載の入出力端子とを具備したことを特徴と
する。
【0014】本発明の半導体素子収納用パッケージは、
上記の構成により、上記入出力端子を半導体パッケージ
の構成部材の1つである金属枠体の取付部に嵌着して
も、入出力端子と金属枠体との間に発生する熱膨張差に
よる熱歪みを有効に抑制でき、半導体パッケージ内部の
気密性や、半導体素子と外部電気回路基板との高周波信
号の伝送効率を非常に良好なものとできる。
【0015】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、前記載置部に載置固定された半
導体素子と、前記金属枠体の上面に取着された蓋体とを
具備したことを特徴とする。
【0016】本発明の半導体装置は、上記の構成によ
り、半導体素子が例えば10GHz以上の高周波信号に
より作動するものの場合であっても、半導体素子を長期
に亘り正常かつ安定に作動させ得る。
【0017】
【発明の実施の形態】本発明の入出力端子について添付
の図面に基づいて詳細に説明する。図1は本発明の入出
力端子の実施の形態の一例を示す斜視図、図2は本発明
の半導体パッケージを示す斜視図である。また、図2に
示すように、本発明の半導体パッケージに半導体素子を
載置固定するとともに、蓋体を接合することにより本発
明の半導体装置となる。
【0018】図1において、1はAl23セラミック
ス,AlNセラミックス,3Al23・2SiO2セラ
ミックス等の誘電体から成る平板部であり、この平板部
1は上面の略中央部に一辺から対向する他辺にかけて形
成された線路導体1aと、この線路導体1aの両側に所
定間隔をもって形成されて成る同一面接地導体1bとを
有する。また、平板部1の側面には側面接地導体1c、
下面には下面接地導体1dが形成されている。
【0019】また、平板部1の上面には、線路導体1
a,同一面接地導体1bを挟持するとともに、上面に上
面接地導体層2a、側面に側面接地導体1cを延出する
ようにして形成された側面接地導体層2bを有する、A
23セラミックス,AlNセラミックス,3Al23
・2SiO2セラミックス等の誘電体から成る立壁部2
が接合される。
【0020】これら平板部1と立壁部2とで入出力端子
3が構成される。なお、入出力端子3の作製は以下のよ
うになされる。まず、線路導体1a,同一面接地導体1
b,側面接地導体1c,下面接地導体1d,上面接地導
体層2a,側面接地導体層2bとなるメタライズ層用の
金属ペーストを、タングステン(W),モリブデン(M
o),マンガン(Mn)等の粉末に有機溶剤,溶媒を添
加混合して得る。次に、誘電体となる原料粉末に適当な
有機バインダや溶剤等を添加混合しペースト状と成すと
ともにこのペーストをドクターブレード法やカレンダー
ロール法によって成形されたセラミックグリーンシート
に、上記金属ペーストを予め従来周知のスクリーン印刷
法により所望の形状に印刷塗布し、約1600℃の高温
で焼結することにより、作製される。
【0021】本発明の入出力端子3は、立壁部2が、線
路導体1aの伝送方向に略垂直な対向する両側面の下端
部に線路導体1aを囲むように切欠き部2cが形成され
ているとともに、切欠き部2cの伝送方向に略平行な内
面に接地導体層2dが形成されている。また切欠き部2
cは、好ましくは、切欠き部2cの内面のうち線路導体
1aの伝送方向に平行な対向する2内側面の下端が、同
一面接地導体1bの端に位置するかまたは同一面接地導
体1b内に位置するように形成されるのがよい。
【0022】本発明の上記構成の入出力端子3は以下の
ような効果を奏する。即ち、線路導体1aの接地導体層
2dで囲まれている部位の高周波信号の伝搬モードは、
囲まれていない部位の伝搬モードである準TEMモード
と、平板部1と立壁部2との間に挟持されている部位の
伝搬モードであるTEMモードとの中間程度である。こ
の中間的な伝搬モードが存在することにより、線路導体
1aに高周波信号が伝送された場合、従来のように準T
EMモードからTEMモードに切り替わった際に伝搬モ
ードの変化部でインピーダンスがステップ状に変化する
ことがなく、高周波信号の反射を大幅に低減できる。従
って、本発明では、線路導体1aに高周波信号が伝送さ
れた場合、準TEMモードから、準TEMモードとTE
Mモードとの中間程度のモード、そしてTEMモード
と、順次非常に緩やかにモードが変化するため、伝搬モ
ードの変化部でインピーダンスが緩やかに変化し高周波
信号の反射を極力抑制できる。
【0023】また、好ましくは、切欠き部2cの内面の
うち線路導体1aの伝送方向に平行な対向する2内側面
(接地導体層2d)の下端が、同一面接地導体1bの端
に位置するかまたは同一面接地導体1b内に位置するよ
うに形成されることにより、接地導体層2dは同一面接
地導体1bに直接的に導通される。または、立壁部2を
複数の誘電体層を積層して形成し、これら誘電体層の間
に設けられた層間接地導体層を介して、接地導体層2d
と同一面接地導体1bとを間接的に導通させることもで
きる。これにより、接地導体層2dは線路導体1aに対
するグランドとして機能することになる。
【0024】一方、接地導体層2dの下端が同一面接地
導体1bの端に位置するかまたは同一面接地導体1b内
に位置するように形成されていない場合、即ち接地導体
層2dの下端が線路導体1aと同一面接地導体1bとの
間にある場合、線路導体1aを伝送する高周波信号が、
立壁部2の誘電体が露出している側面により誘電体損失
が発生し伝送効率が損なわれる傾向にある。
【0025】また、切欠き部2c内面の線路導体1aの
伝送方向に垂直となる面(最奥の面)には、接地導体層
2dとなるメタライズ層が線路導体1aに導通しないよ
うに被着されているのが好ましい。即ち、切欠き部2c
内面の線路導体1aの伝送方向に垂直となる面にメタラ
イズ層が形成されていない場合、線路導体1aの接地導
体層2dで囲まれている部位を伝送する高周波信号が、
切欠き部2c内面の線路導体1aの伝送方向に垂直な面
で誘電体損失が発生し伝送効率が損なわれる傾向にあ
る。
【0026】この場合、切欠き部2c内面の線路導体1
aの伝送方向に垂直となる面(最奥の面)に形成され
る、接地導体層2dとなるメタライズ層は、最奥の面の
上端から線路導体1aの表面に達しないように形成する
が、メタライズ層の下端と線路導体1aとの間隔は0.
1〜0.2mm程度あればよい。0.1mm未満では、
メタライズ層用の金属ペーストを塗布した際に線路導体
1aに接触してショートし易くなり、0.2mmを超え
ると、メタライズ層の非形成部が大きくなり、最奥の面
の露出した誘電体部で誘電体損失で発生し伝送損失が増
大し易くなる。
【0027】なお、切欠き部2cの平板部1上面からの
高さは、立壁部2の高さの2/3以下であることが好ま
しい。2/3を超えると、立壁部2の強度が低下し、半
導体パッケージの構成部材の1つである金属枠体との熱
膨張差による熱歪みにより、入出力端子3が破損する傾
向にある。
【0028】また、一つの切欠き部2cの深さ(奥行
き)は、{(立壁部2の伝送方向の幅)−(平板部1と
立壁部2とで挟持された線路導体1aの部位の長さ)}
/2であれば良い。即ち、二つの切欠き部2cの深さは
同一であるのが良い。この理由は、半導体パッケージの
金属枠体との熱膨張差による熱歪みを立壁部2から平板
部1に均等に分散させるためである。均等に分散されな
い場合、熱応力分散のバランスがくずれて入出力端子3
が破損する傾向にある。
【0029】また、平板部1と立壁部2とで挟持される
線路導体1aの部位の長さは、0.3〜0.8mmであ
るのが良い。0.3mm未満の場合、切欠き部2cの長
さが非常に長くなり、半導体パッケージの金属枠体との
熱膨張差による熱歪みにより、入出力端子3が破損する
傾向にある。一方、0.8mmを超えると、半導体素子
と外部電気回路基板との間での高周波信号の入出力時に
おける伝送損失が非常に大きくなる。
【0030】なお、切欠き部2cの形状は、切欠き部2
c内面の接地導体層2dが平板部1と立壁部2とに挟持
された線路導体1aに導通しないものであればよく、例
えば図1のような方形状に限らず、半円形状等の種々の
形状とし得る。
【0031】本発明の入出力端子3によれば、線路導体
1aの伝送方向に略垂直な対向する両側面であって、立
壁部2の誘電体が露出している面の下端部に、切欠き部
2cを形成したことにより、線路導体1aの平板部1と
立壁部2とに挟持された部分、即ち線路導体1aのスト
リップ線路の長さを0.3〜0.8mmと非常に短くで
きる。また、線路導体1aを伝送する高周波信号の伝搬
モードが、準TEMモードから、準TEMモードとTE
Mモードとの中間程度のモード、そしてTEMモードと
なるようにできるため、線路導体1aを伝送する高周波
信号は、ストリップ線路を伝送することにより失われる
誘電体損失や、伝搬モードが急激に変化することによる
反射損失が非常に小さくなる。
【0032】次に、本発明の半導体パッケージを図2に
基づいて説明する。同図は本発明の半導体パッケージの
実施の形態の一例を示す斜視図である。同図において、
11は基体であり、その上面にはIC,LSI等の半導
体素子14を載置するための載置部11aを有してい
る。この基体11は、鉄(Fe)−ニッケル(Ni)−
コバルト(Co)合金,銅(Cu)−タングステン
(W)合金等の金属材料や、Al23セラミックス,A
lNセラミックス,3Al23・2SiO2セラミック
ス等の誘電体から成る。
【0033】基体11が金属材料から成る場合、そのイ
ンゴット(塊)に圧延加工や打ち抜き加工等の従来周知
の金属加工法を施すことによって所定の形状に製作され
る。一方、誘電体から成る場合、その原料粉末に適当な
有機バインダや溶剤等を添加混合しペースト状と成すと
ともに、このペーストをドクターブレード法やカレンダ
ーロール法によってセラミックグリーンシートと成し、
しかる後セラミックグリーンシートに適当な打ち抜き加
工を施し、これを複数枚積層し約1600℃の高温で焼
成することによって作製される。
【0034】なお、基体11が金属材料から成る場合、
その表面に耐蝕性に優れかつロウ材との濡れ性に優れる
金属、具体的には厚さ0.5〜9μmのNi層と、厚さ
0.5〜5μmのAu層を順次メッキ法により被着させ
ておくのがよく、基体11が酸化腐蝕するのを有効に防
止できるとともに、基体11上面の載置部11aに半導
体素子14を強固に接着固定させることができる。
【0035】一方、基体11が誘電体から成る場合、半
導体素子14を載置する載置部11aに、W,Mo−M
n等のメタライズ層を下地層として、耐蝕性に優れかつ
ロウ材との濡れ性に優れる金属、具体的には厚さ0.5
〜9μmのNi層と、厚さ0.5〜5μmのAu層を順
次メッキ法により被着させておくのがよく、基体11上
面の載置部11aに半導体素子14を強固に接着固定さ
せることができる。
【0036】また、12は基体11上に載置部11aを
囲繞するように、プリフォームとされた銀(Ag)ロウ
等のロウ材を介して取着された、金属材料から成る金属
枠体である。
【0037】なお、この金属枠体12の壁の幅(厚さ)
は、0.8mm以上かつ入出力端子3の最上面(立壁部
2上面)の幅より狭くするのが良い。金属枠体12の幅
が0.8mm未満の場合、半導体パッケージとして要求
される剛性を満足できなくなる。また、金属枠体12の
幅が入出力端子3の最上面の幅よりも大きくなると、金
属枠体12上面に蓋体16を接合した際に、蓋体16と
金属枠体12との熱膨張差または、蓋体16と入出力端
子3との熱膨張差により発生する熱歪みが大きくなる。
その結果、入出力端子3にその熱歪みが加わりクラック
等による破損が発生し、半導体素子14と外部電気回路
基板との高周波信号の伝送効率や、半導体パッケージ内
部の気密性が損なわれる。
【0038】また、12aは金属枠体12の側面に切欠
または貫通孔を形成して成る入出力端子3の取付部であ
り、取付部12aの内周面に入出力端子3がAgロウ等
のロウ材で嵌着される。
【0039】また、入出力端子3の半導体パッケージ外
側の線路導体1aの上面には、外部電気回路基板と入出
力端子3とを電気的に接続するための、Fe−Ni−C
o合金やFe−Ni合金等の金属材料から成るリード端
子15が、Agロウ等のロウ材で接合される。このリー
ド端子15の表面には、耐蝕性に優れかつロウ材との濡
れ性に優れる金属、具体的には厚さ0.5〜9μmのN
i層と、厚さ0.5〜5μmのAu層を順次メッキ法に
より被着させておくのがよく、リード端子15が酸化腐
蝕するのを有効に防止できる。
【0040】このような本発明の半導体パッケージは、
本発明の入出力端子3を具備していることから、高周波
信号の入出力による誘電体損失を最小限に抑え、高周波
信号による伝送損失を小さくした、良好な伝送効率を有
するものとなる。また、入出力端子3の最上面の幅を上
記の範囲としているため、金属枠体12と入出力端子3
との間の熱膨張差による熱歪みを有効に抑制したものと
なる。そのため、半導体パッケージ内部の気密性も損な
われることなく十分なものとなる。
【0041】また、本発明の半導体装置は、上記本発明
の半導体パッケージと、載置部11aに載置固定された
半導体素子14と、金属枠体12上面に取着された蓋体
16とを具備する構成である。
【0042】そして、本発明の半導体装置は具体的には
以下のようにして作製される。載置部11a上面に半導
体素子14を載置し、樹脂接着剤,ロウ材等の接着剤で
固定した後、半導体パッケージ内側の線路導体1aと半
導体素子14の電極とをボンディングワイヤ,リボン等
(図示せず)で電気的に接続する。次に、金属枠体12
の上面にFe−Ni−Co合金やFe−Ni合金等の金
属材料や、Al23セラミックス等のセラミックスから
成る蓋体16を、Au−錫(Sn)等の低融点ロウ材や
シームウエルド法等により接合することにより、半導体
素子14が半導体パッケージ内部に収納された製品とし
ての半導体装置となる。なお、蓋体16を接合する際に
は、半導体パッケージ内部の気密性がとれるように接合
したほうが、半導体素子14の酸化腐食等を有効に防止
でき、半導体素子14をより長期に亘り正常かつ安定に
作動させ得る。
【0043】なお、本発明は上述の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲内で
あれば種々の変更は可能である。例えば、半導体素子1
4が半導体レーザ(LD),フォトダイオード(PD)
等の光半導体素子であっても良く、この場合半導体パッ
ケージは光ファイバ等の光学部品を接続可能な所謂光半
導体パッケージとなる。
【0044】
【発明の効果】本発明の入出力端子は、略長方形の誘電
体板から成り、上面の一辺から対向する他辺にかけて形
成された線路導体および線路導体の両側に等間隔をもっ
て形成された同一面接地導体とを有する平板部と、平板
部の上面に線路導体を間に挟んで接合された誘電体から
成る立壁部とを具備し、立壁部は、線路導体の伝送方向
に略垂直な対向する両側面の下端部に線路導体を囲むよ
うに切欠き部が形成されているとともに、切欠き部の伝
送方向に略平行な内面に接地導体層が形成されているこ
とにより、線路導体の平板部と立壁部とに挟持された部
分、即ち線路導体のストリップ線路の長さを、0.3〜
0.8mmと非常に短くでき、また線路導体を伝送する
高周波信号の伝搬モードが、準TEMモードから、準T
EMモードとTEMモードとの中間程度のモード、そし
てTEMモードと成るようにできるため、線路導体を伝
送する高周波信号はストリップ線路を伝送することによ
り失われる誘電体損失や、伝搬モードが変化することに
よる反射損失が非常に小さくなる。
【0045】また、本発明の半導体パッケージは、上面
に半導体素子が載置される載置部を有する基体と、基体
の上面に載置部を囲繞するように取着された金属枠体
と、金属枠体に形成された切欠きまたは貫通孔から成る
入出力端子の取付部と、取付部に嵌着された本発明の入
出力端子とを具備したことから、高周波信号の入出力に
よる誘電体損失を最小限に抑え、高周波信号による伝送
損失を小さくした、良好な伝送特性を有するものとな
る。また、入出力端子の最上面の幅を従来と同様として
いるため、金属枠体と入出力端子との間の熱膨張差によ
る熱歪みを有効に抑制し得る。そのため、半導体パッケ
ージ内部の気密性も良好に保持される。
【0046】また、本発明の半導体装置は、本発明の半
導体素子収納用パッケージと、載置部に載置固定された
半導体素子と、金属枠体の上面に取着された蓋体とを具
備したことにより、半導体素子が例えば10GHz以上
の高周波信号で作動する場合であっても、半導体素子を
長期に亘り正常かつ安定に作動させ得る。
【図面の簡単な説明】
【図1】本発明の入出力端子について実施の形態の例を
示す斜視図である。
【図2】本発明の半導体パッケージについて実施の形態
の例を示す斜視図である。
【図3】従来の入出力端子の斜視図である。
【符号の説明】
1:平板部 1a:線路導体 1b:同一面接地導体 2:立壁部 2c:切欠き部 2d:接地導体層 3:入出力端子 11:基体 11a:載置部 12:金属枠体 12a:取付部 14:半導体素子 16:蓋体

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 略長方形の誘電体板から成り、上面の一
    辺から対向する他辺にかけて形成された線路導体および
    該線路導体の両側に等間隔をもって形成された同一面接
    地導体とを有する平板部と、該平板部の上面に前記線路
    導体を間に挟んで接合された誘電体から成る立壁部とを
    具備した入出力端子において、前記立壁部は、前記線路
    導体の伝送方向に略垂直な対向する両側面の下端部に前
    記線路導体を囲むように切欠き部が形成されているとと
    もに、該切欠き部の前記伝送方向に略平行な内面に接地
    導体層が形成されていることを特徴とする入出力端子。
  2. 【請求項2】 上面に半導体素子が載置される載置部を
    有する基体と、該基体の上面に前記載置部を囲繞するよ
    うに取着された金属枠体と、該金属枠体に形成された切
    欠きまたは貫通孔から成る入出力端子の取付部と、該取
    付部に嵌着された請求項1記載の入出力端子とを具備し
    たことを特徴とする半導体素子収納用パッケージ。
  3. 【請求項3】 請求項2記載の半導体素子収納用パッケ
    ージと、前記載置部に載置固定された半導体素子と、前
    記金属枠体の上面に取着された蓋体とを具備したことを
    特徴とする半導体装置。
JP2001077068A 2001-03-16 2001-03-16 入出力端子および半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP4522010B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001077068A JP4522010B2 (ja) 2001-03-16 2001-03-16 入出力端子および半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001077068A JP4522010B2 (ja) 2001-03-16 2001-03-16 入出力端子および半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2002280473A true JP2002280473A (ja) 2002-09-27
JP4522010B2 JP4522010B2 (ja) 2010-08-11

Family

ID=18933880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001077068A Expired - Fee Related JP4522010B2 (ja) 2001-03-16 2001-03-16 入出力端子および半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP4522010B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259973A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2011044483A (ja) * 2009-08-19 2011-03-03 Kyocera Corp 素子収納用パッケージ、並びに実装構造体
WO2012029703A1 (ja) * 2010-08-30 2012-03-08 京セラ株式会社 入出力部材、素子収納用パッケージおよび半導体装置
EP2595186A3 (en) * 2011-11-16 2013-08-14 Kabushiki Kaisha Toshiba High frequency semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54117683A (en) * 1978-03-06 1979-09-12 Nec Corp Package for semiconductor device
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54117683A (en) * 1978-03-06 1979-09-12 Nec Corp Package for semiconductor device
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004259973A (ja) * 2003-02-26 2004-09-16 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP2011044483A (ja) * 2009-08-19 2011-03-03 Kyocera Corp 素子収納用パッケージ、並びに実装構造体
WO2012029703A1 (ja) * 2010-08-30 2012-03-08 京セラ株式会社 入出力部材、素子収納用パッケージおよび半導体装置
EP2595186A3 (en) * 2011-11-16 2013-08-14 Kabushiki Kaisha Toshiba High frequency semiconductor package
EP3190615A1 (en) * 2011-11-16 2017-07-12 Kabushiki Kaisha Toshiba High frequency semiconductor package

Also Published As

Publication number Publication date
JP4522010B2 (ja) 2010-08-11

Similar Documents

Publication Publication Date Title
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4009169B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002190540A (ja) 半導体素子収納用パッケージ
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3398315B2 (ja) 高周波素子収納用パッケージ
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3628254B2 (ja) 半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP2003046180A (ja) 入出力端子および光半導体素子収納用パッケージならびに光半導体装置
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002057239A (ja) 入出力端子および半導体素子収納用パッケージ
JP2003273276A (ja) 入出力端子および半導体素子収納用パッケージ
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4522010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees