JP2002057239A - 入出力端子および半導体素子収納用パッケージ - Google Patents

Abstract

(57)【要約】 【課題】入出力端子において、入出力信号の伝送損失を
小さくし、良好な信号の伝送路を形成すること。 【解決手段】誘電体からなる平板部１と、平板部の下面
に形成された下部接地導体２と、平板部１の上面に形成
された線路導体３と、平板部１の上面に線路導体３の一
部を挟持して接合された誘電体からなる立壁部４と、立
壁部４の上面に形成された上部接地導体５から成る入出
力端子において、立壁部４は複数の誘電体層が積層され
て形成されているとともに最下層の誘電体層４１に幅狭
部を有し、幅狭部で線路導体３を挟んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子収納用
パッケージの入出力部に使用される入出力端子およびそ
の入出力端子を用いた半導体素子収納用パッケージに関
する。

【０００２】

【従来の技術】従来、マイクロ波帯やミリ波帯等の高周
波信号を用いる半導体素子を収納する半導体素子収納用
パッケージ（以下、半導体パッケージという）には、半
導体素子と外部電気回路基板とを電気的に接続するため
の入出力端子が設けられている。この入出力端子を図６
に斜視図で示す。

【０００３】同図において、１０１はアルミナ（Ａｌ₂
Ｏ₃）セラミックス，窒化アルミニウム（ＡｌＮ）セラ
ミックス，ムライト（３Ａｌ₂Ｏ₃・２ＳｉＯ₂）セラミ
ックス等の誘電体から成る平板部であり、その上面に、
一辺から相対する辺にかけて形成され、タングステン
（Ｗ），モリブデン（Ｍｏ）−マンガン（Ｍｎ）等のメ
タライズ層から成る線路導体１０３を有するとともに、
下面にはその全面に線路導体１０３と同様のメタライズ
層から成る下部接地導体１０２を有する。この平板部１
０１の上面には、線路導体１０３を狭持して接合される
とともに、上面に上部接地導体１０５を有するアルミナ
セラミックス，窒化アルミニウムセラミックス，ムライ
トセラミックス等の誘電体から成る立壁部１０４が設置
される。そのため、線路導体１０３は、平板部１０１と
立壁部１０４とに狭持されていない部位のマイクロスト
リップ線路１０３ａと、平板部１０１と立壁部１０４と
に狭持される部位のストリップ線路１０３ｂ（破線部）
とから成る。平板部１０１と立壁部１０４の側面にはタ
ングステン，モリブデン−マンガン等のメタライズ層か
ら成る側面接地導体１０６を有する。

【０００４】このように、入出力端子１０７は、平板部
１０１と立壁部１０４とから構成され、半導体パッケー
ジ内外を遮断し、その内部を封止している。

【０００５】この入出力端子１０７が取着される半導体
パッケージは、その構成部材の１つである金属枠体に設
けられた切欠部または貫通孔から成る取付部に入出力端
子１０７を取着した所謂メタルウォールタイプや、セラ
ミック枠体に信号の伝送線路としての入出力端子部を一
体に設けた所謂セラミックウォールタイプがあり、用途
に応じて適宜選定されている。

【０００６】

【発明が解決しようとする課題】しかしながら、この従
来の入出力端子１０７では、半導体素子が例えば１０Ｇ
Ｈｚ以上の高周波信号により作動する場合、ストリップ
線路１０３ｂの長さを短くすることにより、半導体素子
と外部電気回路基板との高周波信号の入出力時における
伝送損失を小さくし、伝送効率を良好なものとできる
が、これに伴い立壁部１０４の幅を小さくせざるを得な
かった。

【０００７】このように立壁部１０４の幅を小さくした
入出力端子１０７を半導体パッケージに用いた場合、立
壁部１０４と、その上面，側面に銀（Ａｇ）−銅（Ｃ
ｕ）ロウ等のロウ材を介してそれぞれ接合されるシール
リング，枠体との間に、それらの熱膨張差による熱歪み
を有効に抑制することができず、立壁部１０４や平板部
１０１にクラック等の破損が発生し、半導体素子と外部
電気回路基板との高周波信号の伝送効率が損なわれると
いう問題点を有していた。従って、本発明は上記問題点
に鑑み完成されたものであり、その目的は、半導体パッ
ケージの信号線路部材として用いた入出力端子の破損を
有効に防止することにより、半導体素子と外部電気回路
基板との高周波信号の伝送効率を良好に保持することに
ある。

【０００８】

【課題を解決するための手段】本発明の入出力端子は、
略長方形状の誘電体板から成り、上面に一辺から対向す
る他辺にかけて形成された線路導体を有する平板部と、
該平板部の上面に前記線路導体を間に挟んで接合された
誘電体から成る立壁部とを具備して成り、前記立壁部は
複数の誘電体層が積層されて形成されているとともに最
下層の誘電体層に幅狭部を有し、該幅狭部で前記線路導
体を挟んでいることを特徴とする。

【０００９】本発明の入出力端子によれば、立壁部は複
数の誘電体層が積層されて成るとともに、最下層の誘電
体層において、線路導体の伝送方向で幅狭部が形成され
ていることから、誘電体に挟持されるストリップ線路部
の長さを短くすることができる。その結果、線路導体を
伝送する高周波信号の伝送損失を小さくし、伝送効率を
良好なものとできる。また、最下層を除く誘電体層には
幅狭部を設けないことにより、入出力端子を半導体パッ
ケージの信号線路部材として使用し、半導体素子の実装
や蓋体（キャップ）シールあるいは半導体パッケージを
外部の電気回路基板に実装するいわゆる２次実装の際に
立壁部の上面や側面に熱膨張差による熱歪みが加わった
場合、熱歪みを有効に抑制できる立壁部の最上層の幅が
確保され、その結果入出力端子の破損を防止し、線路導
体を伝送する高周波信号の伝送効率を良好に保つことが
できる。

【００１０】本発明の入出力端子において、好ましく
は、前記複数の誘電体層から成る前記立壁部は最下層側
の複数の誘電体層が幅狭部を有しており、各誘電体層の
幅狭部の幅は前記最下層から上に向かって順次広くなっ
ていることを特徴とする。

【００１１】この構成により、線路導体を伝送する高周
波信号の伝送損失を小さくし、伝送効率を良好なものと
するとともに、入出力端子を半導体パッケージの信号線
路部材として使用し、半導体素子の実装やキャップシー
ルあるいは２次実装の際に立壁部の上面や側面に熱膨張
差による熱歪みが加わった場合において、立壁部を構成
する誘電体層の幅狭部を上層から下層にかけて順次薄く
し、最下層の誘電体層の幅狭部を最も狭くすることで、
最上層では立壁部に加わる熱歪みを有効に抑制できるだ
けの幅が確保される。また、立壁部を構成する各誘電体
層に加わる熱歪みを上層から最下層に向けて略連続的に
変化させ、最も厚みが薄いがゆえクラック等の破損が生
じやすい最下層に加わる熱歪みをより有効に抑制するこ
とができる。その結果、良好な信号の伝送路を形成で
き、さらに、入出力端子に加わる熱歪みを抑制すること
により、入出力端子の破損を防止し、線路導体を伝送す
る高周波信号の伝送効率をより良好に保つことができ
る。

【００１２】本発明の半導体パッケージは、上面に半導
体素子が載置される載置部を有する基体と、基体上面に
前記載置部を囲繞するように取着された枠体と、枠体の
上面に接合される蓋体と、前記枠体を貫通してまたは切
り欠いて形成された入出力端子の取付部と、該取付部に
嵌着された上記本発明の入出力端子とを具備したことを
特徴とする。

【００１３】この構成により、線路導体を伝送する高周
波信号の伝送損失を小さくすることができる。その結
果、良好な信号の伝送路を有した半導体パッケージが構
成される。また、半導体素子の実装やキャップシールあ
るいは２次実装の際に立壁部の上面や側面に熱膨張差に
よる熱歪みが加わった場合において、熱歪みを有効に抑
制できる立壁部の最上層の幅が確保され、入出力端子の
破損を防止し、半導体素子と外部電気回路基板との高周
波信号の伝送効率を良好に保つことができる。

【００１４】本発明の半導体パッケージにおいて、好ま
しくは、前記取付部は前記枠体を貫通して形成されてい
るとともに、前記枠体の幅が０．８ｍｍ以上でかつ前記
入出力端子の前記立壁部の最上面の幅よりも狭いことを
特徴とする。

【００１５】この構成により、枠体の幅（厚さ）を０．
８ｍｍ以上とすることで半導体パッケージとしての剛性
が確保される。また、枠体の幅を入出力端子の最上面の
幅よりも狭くすることで入出力端子と枠体との熱膨張差
による熱歪みを緩和し、入出力端子の破損を防止し、半
導体素子と外部電気回路基板との高周波信号の伝送効率
を良好に保つことができる。

【００１６】また、本発明の半導体パッケージにおい
て、好ましくは、前記取付部は前記枠体の上面を切り欠
いて形成されているとともに、前記枠体の幅が０．８ｍ
ｍ以上でかつ前記入出力端子の前記立壁部の最上面の幅
よりも狭くなっており、前記枠体上面と前記立壁部の最
上面上に幅が０．３ｍｍ以上でかつ前記枠体の幅よりも
狭い幅を有するシールリングが取着されていることを特
徴とする。

【００１７】この構成により、枠体の幅を０．８ｍｍ以
上とすることで半導体パッケージとしての剛性が確保さ
れ、かつ枠体の幅を入出力端子の最上面の幅よりも狭く
することで入出力端子と枠体との熱膨張差による熱歪み
を緩和し、入出力端子の破損を防止し、半導体素子と外
部電気回路基板との高周波信号の伝送効率を良好に保つ
ことができる。また、シールリングの幅を０．３ｍｍ以
上とすることで、内部を気密に封止するパッケージにお
いて、その気密を長期にわたり保持することができる。
枠体の幅以下とすることで、入出力端子とシールリング
との熱膨張差による熱歪みを緩和し、入出力端子の破損
を防止し、半導体素子と外部電気回路基板との高周波信
号の伝送効率を良好に保つことができる。

【００１８】

【発明の実施の形態】以下、本発明の入出力端子を添付
の図面に基づいて説明する。図１は本発明の入出力端子
の実施の形態の一例を示す斜視図、図２は図１のＡ−Ａ
線における断面図であり、これらの図において、１はア
ルミナセラミックス，窒化アルミニウムセラミックス，
ムライトセラミックス等の誘電体からなる平板部、その
上面に、一辺から相対する辺にかけて形成され、タング
ステン，モリブデン−マンガン等のメタライズ層から成
る線路導体３を有するとともに、下面には、その全面に
線路導体３と同様のメタライズ層から成る下部接地導体
２を有する。この平板部１の上面には、間に線路導体３
を狭持して接合されるとともに、上面に上部接地導体５
を有し、アルミナセラミックス，窒化アルミニウムセラ
ミックス，ムライトセラミックス等の誘電体から成る立
壁部４が形成される。そのため、線路導体３は、平板部
１と立壁部４とに狭持されていない部位のマイクロスト
リップ線路３ａと、平板部１と立壁部４とに狭持される
部位のストリップ線路３ｂ（破線部）とから構成される
ことと成る。平板部１と立壁部４の側面にはタングステ
ン，モリブデン−マンガン等のメタライズ層から成る側
面接地導体６を有する。

【００１９】立壁部４は複数の誘電体層が積層されて形
成されており、最下層の誘電体層４１と、最上層の誘電
体層４２とから成る。そして、最下層の誘電体層４１に
は線路導体３と交差する部位に幅狭部４１ａが形成され
ている。線路導体３の平板部１と立壁部４とに挟持され
たハーメチックシール部分の線路長さ、すなわちストリ
ップ線路３ｂの線路長さが従来の入出力端子１０７にお
けるストリップ線路１０３ｂの長さに比して短くなって
いる。このように、入出力端子７は、平板部１と立壁部
４とから構成される。

【００２０】本発明の入出力端子７によれば、線路導体
３の平板部１と立壁部４とに挟持された部分、すなわち
ストリップ線路３ｂの長さは従来のストリップ線路１０
３ｂ（図６）の長さに比して短くなっているため、入出
力信号がストリップ線路３ｂを伝送することにより失わ
れる誘電体損失を抑えることができ、従来に比して入出
力信号の伝送損失を小さくした、良好な伝送特性を有す
る入出力端子となる。入出力端子７では最下層の誘電体
層４１を除く各誘電体層には伝送方向で幅狭部を設けな
いため、入出力端子７を半導体パッケージの信号線路部
材として使用し、半導体素子の実装やキャップシールあ
るいは２次実装の際に立壁部の上面や側面に熱膨張差に
よる熱歪みが加わった場合において、熱歪みを有効に抑
制できる立壁部の最上層の幅が確保され、入出力端子７
の破損を防止し、線路導体３を伝送する高周波信号の伝
送効率を良好に保つことができる。

【００２１】本発明において、立壁部４を構成する複数
の誘電体層のうち最下層の上に位置する誘電体層にも幅
狭部を設け、幅狭部の幅を上層から下層にかけて順次狭
くし、最下層の誘電体層の幅狭部を最も狭くするのがよ
い。この入出力端子８を添付の図面に基づいて説明す
る。図３は本発明の入出力端子８の実施の形態の一例を
示す斜視図、図４は図３のＢ−Ｂ線における断面図であ
る。入出力端子８では、立壁部４の最上層の誘電体層４
３を除いて図１の入出力端子７と同様の構成である。入
出力端子８では入出力端子７の誘電体層４２に換え、幅
狭部４３ａを有する誘電体層４３を用いる。ここで、幅
狭部４３ａは幅狭部４１ａに比して幅が広くなってい
る。

【００２２】線路導体３と交差する部位の立壁部４の伝
送方向の幅は、入出力端子７では誘電体層４１と誘電体
層４２との接合部で不連続であるが、入出力端子８では
誘電体層４２に換え誘電体層４３を用いることで、線路
導体３と交差する部位の立壁部４の伝送方向の幅は、誘
電体層４１と誘電体層４３との接合部で略連続的に変化
させることができる。従って、立壁部４を構成する各誘
電体層４１，４３に加わる熱歪みを最上層から最下層に
向けて略連続的に変化させ、最も幅が狭い故にクラック
等の破損が生じやすい最下層の誘電体層４１に加わる熱
歪みをより有効に抑制することができる。その結果、幅
狭部４１ａ，４３ａにより誘電体損失が小さくなり、良
好な信号の伝送路を形成でき、さらに、入出力端子８の
破損を防止し、線路導体３を伝送する高周波信号の伝送
効率をより良好に保つものとなる。

【００２３】図３では、線路導体３と交差する部位の立
壁部４に設けられた伝送方向における幅狭部の幅は、誘
電体層４３から誘電体層４１に向かって順次狭くしてお
り、立壁部４に設けられた幅狭部の幅は略連続的に変化
しているが、幅狭部４１ａと幅狭部４３ａを上側より下
側に向け漸次狭くなるようにし、立壁部４に設けられた
幅狭部４１ａ，４３ａの幅が最上層から最下層に向け連
続的に狭くなるようにして幅狭部を設けてもよい。

【００２４】この場合、立壁部４を構成する各誘電体層
４１，４３に加わる熱歪みを最上層から最下層に向けて
連続的に変化させ、熱歪みの不連続点を無くし、最も狭
い故にクラック等の破損が生じやすい最下層の誘電体層
４１に加わる熱歪みをより有効に抑制することができ
る。その結果、幅狭部により誘電体損失が小さくなり、
良好な信号の伝送路を形成でき、さらに、入出力端子の
破損を防止し、線路導体を伝送する高周波信号の伝送効
率をより良好に保つものとなる。

【００２５】またこの場合、本発明の幅狭部は立壁部４
の全ての誘電体層に形成しなくともよく、最下層側の複
数の誘電体層に設ければよい。

【００２６】次に、本発明の半導体パッケージについて
図面に基づいて説明する。図５は本発明の半導体パッケ
ージの実施の形態の一例を示す斜視図である。図５にお
いて、１１は基体であり、その上面にはＩＣ、ＬＳＩ、
半導体レーザー（ＬＤ）、フォトダイオード（ＰＤ）等
の半導体素子１５を載置するための載置部１１ａを有し
ている。本実施形態では載置部１１ａを凹状に形成した
例を示したが、基体１１を平板状としてその上面に載置
部１１ａを形成してもよい。この基体１１は、鉄−ニッ
ケル−コバルト合金，銅−タングステン合金等の金属材
料や、アルミナセラミックス，窒化アルミニウムセラミ
ックス，ムライトセラミックス等の誘電体からなり、金
属材料からなる場合には、そのインゴットに圧延加工や
打ち抜き加工等の従来周知の金属加工法を施すことによ
って所定の形状に製作される。一方、誘電体から成る場
合には、その原料粉末に適当な有機バインダや溶剤等を
添加混合しペースト状と成すとともに、このペーストを
ドクターブレード法やカレンダーロール法によってセラ
ミックグリーンシートと成し、しかる後セラミックグリ
ーンシートに適当な打ち抜き加工を施し、これを複数枚
積層し約１６００℃の高温で焼成することによって作製
される。

【００２７】なお、基体１１が金属材料からなる場合に
は、その表面に耐蝕性に優れかつロウ材との濡れ性に優
れる金属、具体的には厚さ０．５〜９μｍのＮｉ層と、
厚さ０．５〜５μｍのＡｕ層を順次メッキ法により被着
させておくと、基体１１が酸化腐蝕するのを有効に防止
できるとともに、基体１１上面の載置部１１ａに半導体
素子１５を強固に接着固定させることができる。従っ
て、基体１１が金属材料から成る場合には、その表面に
厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍのＡ
ｕ層等の金属層をメッキ法により被着させておくことが
好ましい。

【００２８】一方、基体１１がセラミックスから成る場
合、半導体素子１５を載置する載置部１１ａに、タング
ステン，モリブデン−マンガン等のメタライズ層を下地
として、耐蝕性に優れかつロウ材との濡れ性に優れる金
属、具体的には厚さ０．５〜９μｍのＮｉ層と、厚さ
０．５〜５μｍのＡｕ層を順次メッキ法により被着させ
ておくと、基体１１上面の載置部１１ａに半導体素子１
５を強固に接着固定させることができる。従って、基体
１１が誘電体から成る場合には、その表面にタングステ
ン，モリブデン−マンガン等のメタライズ層を下地とし
て厚さ０．５〜９μｍのＮｉ層や厚さ０．５〜５μｍの
Ａｕ層等の金属層をメッキ法により被着させておくとよ
い。

【００２９】１２は基体１１上に載置部１１ａを囲繞す
るように取着された枠体であり、基体１１と同様に誘電
体または金属材料から成る。

【００３０】また、１３は枠体１２を切り欠いて形成さ
れ、その底面と側面を導電性とした入出力端子の取付部
である。なお、基体１１にも同様の切欠きを設けて入出
力端子の取付部１３が形成されている。この取付部１３
の底面と側面は基体１１および枠体１２あるいはそれら
に被着形成された接地導体層を介して接地されている。

【００３１】そして、取付部１３には上記の本発明の入
出力端子７または入出力端子８が嵌着される。なお、下
部接地導体２は取付部１３の導電性の底面と接続されて
接地されており、上部接地導体５は枠体１２の上面の接
地導体層、金属製の枠体１２、または枠体１２の上面に
取着される鉄−ニッケル−コバルト合金等の金属材料か
らなるシールリング１４と接続されて接地されている。
枠体１２が誘電体から成る場合には、入出力端子７また
は入出力端子８は枠体１２の一部として一体に成型され
るものとする。

【００３２】このような本発明の半導体パッケージによ
れば、その入出力端子部の構造として入出力端子７また
は入出力端子８を具備していることから、入出力信号の
誘電体損失を最小限に抑え、入出力信号の伝送損失を小
さくした、良好な伝送特性を有する半導体パッケージと
なる。

【００３３】そして、線路導体３を載置部１１ａに載置
される半導体素子１５の接続電極ならびに外部電気回路
基板の配線導体にワイヤ，リボン等（図示せず）を介し
て接続して半導体パッケージ内部の半導体素子１５と外
部電気回路基板とを電気的に接続する。次に、枠体１２
の上面にシールリング１４を鉛（Ｐｂ）−錫（Ｓｎ）半
田や金（Ａｕ）−錫（Ｓｎ）半田等の低融点金属ろう
材，銀（Ａｇ）−銅（Ｃｕ）ろう材等の高融点金属ろう
材等により取着し、シールリング１４の上面に鉄−ニッ
ケル−コバルト合金等から成る蓋体１６を半田付け法や
シームウエルド法により接合することにより、半導体素
子１５が半導体パッケージ内部に収納された製品として
の半導体装置となる。

【００３４】また、基体１１と枠体１２とは銀−銅ろう
材等の高融点金属ろう材により接合され、入出力端子７
または入出力端子８は取付部１３に嵌着され同様の高融
点金属ろう材により接合される。

【００３５】また、本実施形態では基体１１の対向する
周縁部に入出力端子７を２つ取り付けているが、必要に
応じて他の位置にも、あるいは１つの辺縁に複数の入出
力端子７を取り付けてもよく、この場合には取付部１３
を１つの辺縁に複数設けて入出力端子７を並列的に複数
取り付ければよい。入出力端子７の換わりに入出力端子
８を取り付けてもよい。

【００３６】また、下部接地導体２や上部接地導体５，
側面接地導体６は、タングステンメタライズ，モリブデ
ン−マンガンメタライズ等の導体層として形成する他
に、セラミックウォールタイプのパッケージの場合、線
路導体３の周囲に貫通導体を多数並べることにより、あ
るいはそれらを連結させることにより、ほぼ連続した疑
似接地電位面として導体層と同様に機能させるようにし
てもよく、また導体層の代わりに金属板や金属ブロック
を取着することにより形成してもよい。

【００３７】このような本発明の半導体パッケージによ
れば、その入出力端子部の構造として上記のような入出
力端子７または入出力端子８を具備していることから、
入出力信号の誘電体損失を最小限に抑え、入出力信号の
伝送損失を小さくし、伝送効率を良好に保つ半導体パッ
ケージとなる。

【００３８】入出力端子７または入出力端子８は、立壁
部４の誘電体層で最上層の幅狭部４ａの幅をなるべく広
くとり、半導体素子１５の実装やキャップシールあるい
は２次実装の際に熱膨張差による熱歪みが加わった場合
においても、入出力端子７または入出力端子８へのクラ
ック等による破損を防止するのに必要な立壁部の幅を有
している。この様な入出力端子７または入出力端子８を
用いた半導体パッケージでは、熱膨張差による熱歪みが
加わった場合においても、入出力端子７または入出力端
子８へのクラック等による破損を防止し、半導体素子１
５と外部電気回路基板との高周波信号の伝送効率を良好
に保つことができる。

【００３９】本発明において、枠体１２の幅（厚さ）を
０．８ｍｍ以上かつ入出力端子７または入出力端子８の
最上面の幅よりも狭くするのがよい。枠体１２の幅が
０．８ｍｍ未満の場合、半導体パッケージとして要求さ
れる剛性を満足できなくなる。また、枠体１２の幅が入
出力端子７または入出力端子８の最上面の幅よりも大き
くなると、半導体素子１５の実装やキャップシールある
いは２次実装の際の熱膨張差による熱歪みが大きくな
り、入出力端子７にクラック等による破損が発生し、半
導体素子１５と外部電気回路基板との高周波信号の伝送
効率が損なわれてしまう。

【００４０】また、入出力端子７または入出力端子８の
取付部１３が枠体１２の上面を切り欠いて形成される場
合、枠体１２の幅は０．８ｍｍ以上かつ入出力端子７ま
たは入出力端子８の最上面の幅よりも狭く、シールリン
グ１４の幅が０．３ｍｍ以上かつ枠体１２の幅以下であ
るのがよい。

【００４１】枠体１２の幅が０．８ｍｍ未満の場合、半
導体パッケージとして要求される剛性を満足できなくな
る。また、枠体１２の幅が入出力端子７または入出力端
子８の最上面の幅よりも大きくなると、半導体素子１５
の実装やキャップシールあるいは２次実装の際に熱が加
わった場合、熱膨張差による熱歪みが大きくなり、入出
力端子７または入出力端子８にクラック等による破損が
発生し、半導体素子１５と外部電気回路基板との高周波
信号の伝送効率が損なわれてしまう。

【００４２】シールリング１４の幅を０．３ｍｍ未満と
すると、蓋体１６を半田付け法やシームウエルド法によ
り接合した時、ハーメチックシール部の面積が小さくな
るため、シールを確保できなくなる。枠体１２の幅より
も大きくなると、入出力端子７，８とシールリング１４
との熱膨張差による熱歪みにより、入出力端子７，８に
クラック等による破損が発生し、半導体素子１５と外部
電気回路基板との高周波信号の伝送効率が劣化してしま
う。ここでの高周波信号の帯域は１０ＧＨｚ以上とす
る。

【００４３】なお、本発明は上述の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内であ
れば種々の変更は可能である。

【００４４】

【発明の効果】本発明の入出力端子は、立壁部は複数の
誘電体層が積層されて形成されているとともに最下層の
誘電体層に幅狭部を有し、幅狭部で線路導体を挟んでい
ることにより、立壁部は複数の誘電体層が積層されて成
るとともに、複数の誘電体層のうち、最下層のものにお
いて線路導体と交差する部位に伝送方向で幅狭部が形成
されることから、誘電体に挟持されるストリップ線路部
の長さを短くすることができ、入出力信号の誘電体損失
を最小限に抑えることができる。また、入出力端子を半
導体パッケージの信号線路部材として使用し、半導体素
子の実装やキャップシールあるいは２次実装の際に立壁
部の上面や側面に熱膨張差による熱歪みが加わった場
合、熱歪みを有効に抑制できる立壁部の最上層の幅が確
保され、入出力端子のクラック等による破損を防止し、
線路導体を伝送する高周波信号の伝送効率を良好に保つ
ことができる。その結果、入出力信号の誘電体損失を抑
え、入出力信号の伝送損失を小さくした良好な信号の伝
送路を有するとともに、入出力端子に熱歪みが加わった
場合において破損を防止し、線路導体を伝送する高周波
信号の伝送効率を良好に保つ入出力端子となる。

【００４５】また、本発明の入出力端子において、好ま
しくは、複数の誘電体層から成る立壁部は最下層側の複
数の誘電体層が幅狭部を有しており、各誘電体層の幅狭
部の幅は最下層から上に向かって順次広くなっているこ
とにより、入出力端子における入出力信号の伝送損失を
小さくし、伝送効率が良好なものとするとともに、入出
力端子を半導体パッケージの信号線路部材として使用し
半導体素子の実装やキャップシールあるいは２次実装の
際に熱膨張差による熱歪みが立壁部に加わった場合にお
いて、立壁部を構成する誘電体層の幅狭部の幅を上層か
ら下層にかけて順次狭くし、最下層の誘電体層の幅狭部
を最も狭くすることで、立壁部に加わる熱歪みを略連続
的に変化させ、最下層に加わる熱歪みをより有効に抑制
することができる。その結果、入出力信号の伝送損失を
小さくした良好な信号の伝送路を形成するとともに、半
導体パッケージの信号線路部材として使用した場合、熱
歪みによるクラック等の破損をより有効に防止し、半導
体素子と外部電気回路基板との高周波信号の伝送効率を
良好に保つ入出力端子となる。

【００４６】本発明の半導体パッケージは、上面に半導
体素子が載置される載置部を有する基体と、基体上面に
載置部を囲繞するように取着された枠体と、枠体の上面
に接合される蓋体と、枠体を貫通してまたは切り欠いて
形成された入出力端子の取付部と、取付部に嵌着された
上記本発明の入出力端子とを具備したことにより、良好
な信号の伝送路を有した半導体パッケージが構成され
る。また、入出力端子の立壁部の誘電体層で最上層の幅
狭部が最下層よりも厚くなっているため、半導体パッケ
ージの信号線路部材として使用した場合に半導体素子の
実装やキャップシールあるいは２次実装の際に熱膨張差
による熱歪みが加わった場合においても、入出力端子の
破損を防止し、半導体素子と外部電気回路基板との高周
波信号の伝送効率を良好に保つことができる。

【００４７】また、本発明の半導体パッケージにおい
て、好ましくは、入出力端子の取付部は枠体を貫通して
形成されているとともに、枠体の幅が０．８ｍｍ以上で
かつ入出力端子の立壁部の最上面の幅よりも狭いことに
より、枠体の幅を０．８ｍｍ以上とすることで半導体パ
ッケージとしての剛性が確保され、枠体の幅を入出力端
子の最上面の幅よりも狭くすることで入出力端子と枠体
との熱膨張差による熱歪みを緩和し、入出力端子の破損
を防止し、半導体素子と外部電気回路基板との高周波信
号の伝送効率を良好に保つことができる。

【００４８】また、取付部は枠体の上面を切り欠いて形
成されているとともに、枠体の幅が０．８ｍｍ以上でか
つ入出力端子の立壁部の最上面の幅よりも狭くなってお
り、枠体上面と立壁部の最上面上に幅が０．３ｍｍ以上
でかつ枠体の幅よりも狭い幅を有するシールリングが取
着されていることにより、枠体の幅を０．８ｍｍ以上と
することで半導体パッケージとしての剛性が確保され、
かつ枠体の幅を入出力端子の最上面の幅よりも狭くする
ことで入出力端子と枠体との熱膨張差による熱歪みを緩
和し、入出力端子の破損を防止し、半導体素子と外部電
気回路基板との高周波信号の伝送効率を良好に保つこと
ができる。シールリングの幅を０．３ｍｍ以上とするこ
とで、内部を気密に封止するパッケージにおいて、その
気密を長期にわたり保持することができる。シールリン
グの幅を枠体の幅以下とすることで、入出力端子とシー
ルリングとの熱膨張差による熱歪みを緩和し、入出力端
子の破損を防止し、半導体素子と外部電気回路基板との
高周波信号の伝送効率を良好に保つことができる。

【図面の簡単な説明】

【図１】本発明の入出力端子の第一の実施形態を示す斜
視図である。

【図２】図１のＡ−Ａ線における入出力端子の側断面図
である。

【図３】本発明の入出力端子の第２の実施形態を示す斜
視図である。

【図４】図３のＢ−Ｂ線における入出力端子の側断面図
である。

【図５】本発明の半導体パッケージの一実施形態を示す
分解斜視図である。

【図６】従来の入出力端子を示す斜視図である。

【符号の説明】

１：平板部 ２：下部接地導体 ３：線路導体 ３ａ：マイクロストリップ線路 ３ｂ：ストリップ線路 ４：立壁部 ４１ａ：最下層の誘電体層の幅狭部 ４３ａ：最上層の誘電体層の幅狭部 ７，８：入出力端子 １１：基体 １１ａ：載置部 １２：枠体 １３：入出力端子の取付部 １４：シールリング １５：半導体素子 １６：蓋体

Claims (5)

【特許請求の範囲】
1. 【請求項１】略長方形状の誘電体板から成り、上面に一
   辺から対向する他辺にかけて形成された線路導体を有す
   る平板部と、該平板部の上面に前記線路導体を間に挟ん
   で接合された誘電体から成る立壁部とを具備して成り、
   前記立壁部は複数の誘電体層が積層されて形成されてい
   るとともに最下層の誘電体層に幅狭部を有し、該幅狭部
   で前記線路導体を挟んでいることを特徴とする入出力端
   子。
2. 【請求項２】前記複数の誘電体層から成る前記立壁部は
   最下層側の複数の誘電体層が幅狭部を有しており、各誘
   電体層の幅狭部の幅は前記最下層から上に向かって順次
   広くなっていることを特徴とする請求項１記載の入出力
   端子。
3. 【請求項３】上面に半導体素子が載置される載置部を有
   する基体と、該基体上面に前記載置部を囲繞するように
   取着された枠体と、該枠体の上面に接合される蓋体と、
   前記枠体を貫通してまたは切り欠いて形成された入出力
   端子の取付部と、該取付部に嵌着された請求項１または
   請求項２記載の入出力端子とを具備したことを特徴とす
   る半導体素子収納用パッケージ。
4. 【請求項４】前記取付部は前記枠体を貫通して形成され
   ているとともに、前記枠体の幅が０．８ｍｍ以上でかつ
   前記入出力端子の前記立壁部の最上面の幅よりも狭いこ
   とを特徴とする請求項３記載の半導体素子収納用パッケ
   ージ。
5. 【請求項５】前記取付部は前記枠体の上面を切り欠いて
   形成されているとともに、前記枠体の幅が０．８ｍｍ以
   上でかつ前記入出力端子の前記立壁部の最上面の幅より
   も狭くなっており、前記枠体上面と前記立壁部の最上面
   上に幅が０．３ｍｍ以上でかつ前記枠体の幅よりも狭い
   幅を有するシールリングが取着されていることを特徴と
   する請求項３記載の半導体素子収納用パッケージ。