JPH11176988A - 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ - Google Patents

高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Info

Publication number
JPH11176988A
JPH11176988A JP34550897A JP34550897A JPH11176988A JP H11176988 A JPH11176988 A JP H11176988A JP 34550897 A JP34550897 A JP 34550897A JP 34550897 A JP34550897 A JP 34550897A JP H11176988 A JPH11176988 A JP H11176988A
Authority
JP
Japan
Prior art keywords
dielectric
conductor layer
output terminal
conductor
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34550897A
Other languages
English (en)
Other versions
JP3439969B2 (ja
Inventor
Hiroshi Kawakami
浩 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP34550897A priority Critical patent/JP3439969B2/ja
Publication of JPH11176988A publication Critical patent/JPH11176988A/ja
Application granted granted Critical
Publication of JP3439969B2 publication Critical patent/JP3439969B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 コプレーナ線路構造の高周波用入出力端子に
おいて、ハーメチックシール部の接合強度が弱く接合信
頼性が低い。 【解決手段】 下面接地導体層3と、線路導体4とその
両側に配設された同一面接地導体層5とが形成された誘
電体基板1と、誘電体基板1上に線路導体4および同一
面接地導体層5の一部を挟んで接合され、上面接地導体
層6が形成された誘電体壁部材2とから成り、同一面接
地導体層5のうち誘電体基板1と誘電体壁部材2とに挟
まれた部位で、線路導体4側の辺を除く領域に導体非形
成領域9を設けた高周波用入出力端子である。コプレー
ナ線路構造で高周波信号の伝搬モードを揃えて反射損失
・挿入損失を低減できるとともに、ハーメチックシール
部の接合が強固となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はミリ波帯等の高周波
用半導体素子収納用パッケージの高周波用入出力部に使
用される高周波用入出力端子ならびにその高周波用入出
力端子を用いた高周波用半導体素子収納用パッケージに
関する。
【0002】
【従来の技術】マイクロ波帯やミリ波帯等の高周波信号
を用いる高周波用半導体素子等を気密封止して収容する
高周波用半導体素子収納用パッケージの高周波信号の入
出力端子部においては、高周波伝送線路として誘電体基
板上に形成されたマイクロストリップ線路とハーメチッ
クシール部のストリップ線路を接合する構造が一般的に
用いられている。
【0003】さらに、そのような入出力端子部につい
て、線路導体の特性インピーダンスを整合させて低反射
損失・低挿入損失を実現するとともに線路導体のアイソ
レーション特性を向上させるために、線路導体の両側に
等間隔で同一面接地導体層を設けて、伝送線路の形態を
グランド付のコプレーナ線路とする構造が用いられてい
る。
【0004】このような入出力端子部は、高周波用半導
体素子収納用パッケージの信号入出力部としてパッケー
ジに作り込まれるほかに、高周波用入出力端子として作
製されてパッケージに組み込まれて使用される。
【0005】上記のような構成の従来の高周波用入出力
端子は、例えばアルミナセラミック等から成る誘電体基
板の下面に下面接地導体層が、また上面に線路導体や同
一面接地導体層がタングステンやモリブデン等から成る
メタライズ金属層により形成され、その上にハーメチッ
クシール部を構成する、上面に上面接地導体層が形成さ
れた誘電体壁部材が線路導体と同一面接地導体層の一部
を挟んで接合され、あるいはハーメチックシール部の線
路部上に誘電体のコーティングを施して誘電体で成形さ
れ上面に上面接地導体層が形成されたキャップを接着し
て、しかる後、露出している線路部のメタライズ金属層
の表面に、ボンディングワイヤやボンディングリボンの
接合性を良好にするためにニッケル/金等のメッキ層を
被着することにより作製されていた。
【0006】また、上記のような入出力端子部を有する
高周波用半導体素子収納用パッケージとしては、金属基
体および容器壁を形成する金属枠体を切り欠いて高周波
用入出力端子の取付部を形成し、この取付部に高周波用
入出力端子を嵌着したいわゆるメタルウォールタイプの
構成や、誘電体基板および容器壁を形成する誘電体枠体
を切り欠いて高周波用入出力端子の取付部を形成し、こ
の取付部に高周波用入出力端子を嵌着したいわゆるセラ
ミックウォールタイプの構成、あるいは誘電体基板およ
び金属枠体に同様に高周波用入出力端子を嵌着した構
成、誘電体基板および誘電体枠体に前記構成の高周波用
入出力端子を作り込んだ構成のもの等がある。
【0007】
【発明が解決しようとする課題】しかしながら、上記の
ような構成の高周波用入出力端子および高周波用半導体
素子収納用パッケージの入出力端子部においては、ハー
メチックシール部において伝送線路の線路導体の両側に
同一面接地導体層を形成していることから、誘電体基板
と誘電体壁部材もしくは誘電体枠体との接合強度が低下
してしまい、デラミネーションが発生したり、半導体素
子の実装やキャップシールあるいは2次実装の際などに
熱ストレスが加わった場合にハーメチックシール部のシ
ールが破損したりするなど、ハーメチックシール部とし
て十分な接合強度を確保することが困難となるという問
題点があった。
【0008】これに対し、誘電体基板と誘電体壁部材も
しくは誘電体枠体との接合強度を確保するために、ハー
メチックシール部において同一面接地導体層を形成せ
ず、この部位で同一面接地導体層を分離させることが行
なわれている。
【0009】しかしながら、この場合には同一面接地導
体層がハーメチックシール部において不連続となり、こ
の部分の伝送線路がストリップ線路の形態となることか
ら、グランド付のコプレーナ線路とストリップ線路とを
接合する形態となり、ハーメチックシール部で電磁界分
布が不連続となることにより、反射損失・挿入損失が増
大して高周波信号の伝送特性を悪化させてしまうという
問題点があった。
【0010】本発明は上記問題点に鑑みて案出されたも
のであり、その目的は、グランド付コプレーナ線路の形
態のハーメチックシール部を有し、高周波信号の伝搬モ
ードを揃えて反射損失・挿入損失を低減したすぐれた伝
送特性を有しつつ誘電体基板と誘電体壁部材との良好な
接合強度を有する高周波用入出力端子を提供することに
ある。
【0011】また本発明の目的は、入出力端子部におい
てグランド付コプレーナ線路の形態のハーメチックシー
ル部を有し、高周波信号の伝搬モードを揃えて反射損失
・挿入損失を低減したすぐれた伝送特性を有しつつ誘電
体基板と誘電体壁部材との良好な接合強度を有する高周
波用半導体素子収納用パッケージを提供することにあ
る。
【0012】
【課題を解決するための手段】本発明の高周波用入出力
端子は、下面に下面接地導体層が、上面に線路導体とこ
の線路導体の両側に等間隔で配設された同一面接地導体
層とがそれぞれ形成された誘電体基板と、この誘電体基
板上に前記線路導体および同一面接地導体層の一部を挟
んで接合され、上面に上面接地導体層が形成された誘電
体壁部材とから成る高周波用入出力端子であって、前記
同一面接地導体層のうち前記誘電体基板と前記誘電体壁
部材とに挟まれた部位で、前記線路導体側の辺を除く領
域に導体非形成領域を設けたことを特徴とするものであ
る。
【0013】また、本発明の高周波用入出力端子は、上
記構成において、前記導体非形成領域が、一辺が0.15m
m以上の矩形状または短径が0.15mm以上の楕円形状ま
たは面積が0.0225mm2 以上の円形状であることを特徴
とするものである。
【0014】本発明の第1の高周波用半導体素子収納用
パッケージは、上面に高周波用半導体素子を搭載するた
めの搭載部を有する基板と、この基板上に前記搭載部を
囲むように接合された枠体と、この枠体を切り欠いて形
成され、その側面および底面を導電性とした入出力端子
取付部と、この入出力端子取付部に嵌着された上記各構
成の高周波用入出力端子とから成ることを特徴とするも
のである。
【0015】また、本発明の第2の高周波用半導体素子
収納用パッケージは、下面に下面接地導体層が形成さ
れ、上面に高周波用半導体素子を搭載するための搭載部
を有する誘電体基板と、この誘電体基板の上面に前記搭
載部近傍から誘電体基板の外周近傍にかけて形成された
線路導体およびこの線路導体の両側に等間隔で配設され
た同一面接地導体層と、前記誘電体基板上に前記搭載部
を囲むとともに前記線路導体および前記同一面接地導体
層の一部を挟んで接合され、上面に上面接地導体層が形
成された誘電体枠体とを具備し、前記同一面接地導体層
のうち前記誘電体基板と前記誘電体枠体とに挟まれた部
位で、前記線路導体側の辺を除く領域に導体非形成領域
を設けたことを特徴とするものである。
【0016】さらに、本発明の第2の高周波用半導体素
子収納用パッケージは、上記構成において、前記導体非
形成領域が、一辺が0.15mm以上の矩形状または短径が
0.15mm以上の楕円形状または面積が0.0225mm2 以上
の円形状であることを特徴とするものである。
【0017】本発明の高周波用入出力端子によれば、線
路導体の両側に等間隔で同一面接地導体層を配設し、そ
の同一面接地導体層のうち誘電体基板と誘電体壁部材と
に挟まれた部位で、線路導体側の辺を除く領域に導体非
形成領域を設けたことから、誘電体基板上に露出した部
分における伝送線路の形態と、誘電体基板と誘電体壁部
材とに挟まれた部分における伝送線路の形態とがいずれ
もコプレーナ線路構造となり、高周波信号の伝搬モード
が同様のモードとなって変化がなくなるため、ハーメチ
ックシール部において伝搬モードの相違による反射損失
や挿入損失が発生することがなくなって高周波信号に対
する良好な伝送特性を得ることができるとともに、導体
非形成領域において誘電体基板と誘電体壁部材とを強固
に接合させることができ、熱ストレスが加わった場合で
もハーメチックシール部のシールが破損したりすること
がなくなり、十分な接合強度を確保することができる。
【0018】特に、導体非形成領域を一辺が0.15mm以
上の矩形状または短径が0.15mm以上の楕円形状または
面積が0.0225mm2 以上の円形状とした場合には、誘電
体基板と誘電体壁部材との良好な接合強度を確保するの
に十分な面積の導体非形成領域を有するとともに、高周
波信号の伝搬モードの変化も効果的に抑制することがで
きるものとなり、高信頼性でかつ良好な伝送特性を有す
る高周波用入出力端子となる。
【0019】また、本発明の第1の高周波用半導体素子
収納用パッケージによれば、その入出力端子部の構造と
して上記の本発明に係る高周波用入出力端子を用いてい
ることから、上記と同様にハーメチックシール部におけ
る伝搬モードの相違による反射損失や挿入損失が発生す
ることがなくなって高周波信号に対する良好な伝送特性
を有するとともに、導体非形成領域において誘電体基板
と誘電体壁部材とを強固に接合させることができ、熱ス
トレスに対しても十分な接合強度を確保することができ
る高信頼性の入出力端子部を備えた高周波用半導体素子
収納用パッケージとなる。
【0020】また、本発明の第2の高周波用半導体素子
収納用パッケージによれば、上記の高周波用入出力端子
ならびに第1の高周波用半導体素子収納用パッケージと
同様に、誘電体基板と誘電体枠体とから成るハーメチッ
クシール部における伝搬モードの相違による反射損失や
挿入損失が発生することがなくなって高周波信号に対す
る良好な伝送特性を有するとともに、導体非形成領域に
おいて誘電体基板と誘電体枠体とを強固に接合させるこ
とができ、熱ストレスに対しても十分な接合強度を確保
することができる高信頼性の入出力端子部を備えた高周
波用半導体素子収納用パッケージとなる。
【0021】
【発明の実施の形態】以下、本発明を図面に基づき説明
する。なお、本発明は以下の例に限定されるものではな
く、本発明の要旨を逸脱しない範囲で変更・改良を施す
ことは何ら差し支えない。
【0022】図1は本発明の高周波用入出力端子の実施
の形態の一例を示す分解斜視であり、同図において、1
は誘電体基板、2は誘電体壁部材であり、これらは高周
波回路用パッケージの信号入出力部においてハーメチッ
クシール部(気密封止部)としても利用される。誘電体
基板1の下面には下面接地導体層3が、上面には線路導
体4とこの線路導体4の両側に等間隔で配設された同一
面接地導体層5とがそれぞれ形成されている。
【0023】一方、誘電体壁部材2は、その上面に上面
接地導体層6が形成されており、図1中に誘電体基板1
上に点線で示した部位に、誘電体基板1とともに線路導
体4および同一面接地導体層5の一部を挟むように接合
されている。
【0024】なお、この例では線路導体4の線幅を誘電
体基板1上で露出している部位に対して誘電体基板1と
誘電体壁部材2とに挟まれた部位で狭くしており、これ
によりハーメチックシール部とその前後における線路導
体4の特性インピーダンスの整合をとるようにしてい
る。
【0025】また、この例では誘電体基板1の側面には
下部側面接地導体層7が、誘電体壁部材2の側面には上
部側面接地導体層8が形成されており、下面接地導体層
3と同一面接地導体層5と上面接地導体層6とは、下部
側面接地導体層7と上部側面接地導体層8により電気的
に接続されて同電位の接地面を形成している。これら下
部側面接地導体層7および上部側面接地導体層8を設け
た場合には、線路導体4aの周囲を接地導体層で囲むこ
ととなって高周波信号に対するシールドとすることがで
きる。
【0026】なお、下部側面接地導体層7および上部側
面接地導体層8は必ずしも必要とするものではなく、こ
れらの代わりに、例えば誘電体基板1内および誘電体壁
部材2内にそれぞれスルーホール導体やビア導体等の貫
通導体を形成して各接地導体層3・5・6を電気的に接
続してもよく、この高周波用入出力端子をパッケージに
組み込んだ際に他の導電手段により電気的に接続しても
よい。
【0027】そして、本発明の高周波用入出力端子にお
いては、同一面接地導体層5のうち、誘電体基板1と誘
電体壁部材2とに挟まれた部位で、線路導体4側の辺を
除く領域に、矩形状等の導体非形成領域9を設けたこと
が特徴である。このように、同一面接地導体層5のうち
誘電体基板1と誘電体壁部材2とに挟まれた部位に導体
非形成領域9を設けたことにより、導体非形成領域9に
おいては同一面接地導体層5を介することなく誘電体基
板1と誘電体壁部材2とを直接に強固に接合させること
ができ、ハーメチックシール部においてデラミネーショ
ンが発生したり、この高周波用入出力端子を使用したパ
ッケージにおける半導体素子の実装やキャップシールあ
るいは2次実装の際などに熱ストレスが加わった場合に
ハーメチックシール部のシールが破損したりすることが
なくなり、十分な接合強度を有する接合信頼性の高い高
周波用入出力端子となる。
【0028】また、矩形状等の導体非形成領域9を線路
導体4側の辺を除く領域に設けたことから、同一面接地
導体層5を連続的な一様な接地面として線路導体4と対
向させることができ、これにより、誘電体基板1上に露
出した部分における伝送線路の形態と、誘電体基板1と
誘電体壁部材2とに挟まれた部分、すなわちハーメチッ
クシール部における伝送線路の形態とがいずれもコプレ
ーナ線路構造となり、高周波信号の伝搬モードが同様の
モードとなってその変化がなくなるため、ハーメチック
シール部において伝搬モードの相違による反射損失や挿
入損失が発生することがなくなって高周波信号に対する
良好な伝送特性を得ることができる高周波特性の良好な
高周波用入出力端子となる。
【0029】本発明の高周波用入出力端子において、誘
電体基板1および誘電体壁部材2としては、例えばアル
ミナやムライト等のセラミックス材料、あるいはガラス
セラミックス、あるいはテフロン(PTFE)・ガラス
エポキシ・ポリイミド等の樹脂系材料などが用いられ
る。
【0030】これら誘電体の厚みや幅・長さは、伝送さ
れる高周波信号の周波数や特性インピーダンスなどに応
じて適宜設定される。本発明においては、誘電体基板1
の厚みは比較的薄い方がよく、例えば0.1 〜1.0 mm、
好適には0.1 〜0.5 mm程度とすることで、誘電体損が
小さくなって伝送損失が小さくなり、一層良好なものと
なる。誘電体基板1の厚みが0.1 mm未満となると実際
に製造が困難となる傾向があり、他方、1.0 mmを超え
ると誘電体損が大きくなって伝送損失が大きくなる傾向
がある。
【0031】また誘電体基板1の幅は比較的小さい方が
よく、例えば0.5 〜3.0 mm程度とすることで、共振周
波数を高くできて、一層良好なものとなる。誘電体基板
1の幅が0.5 mm未満となると実際に製造が困難となる
傾向があり、他方、3.0 mmを超えるとスロット共振が
発生しやすくなって共振周波数を高くできなくなる傾向
がある。
【0032】また、誘電体基板1の長さは比較的短い方
がよく、例えば1.5 〜5.0 mm程度とすることで、伝送
損失を小さくできて、一層良好なものとなる。誘電体基
板1の長さが1.5 mm未満となると実際に製造が困難と
なる傾向があり、他方、5.0mmを超えると導体損が大
きくなって伝送損失が大きくなる傾向がある。
【0033】誘電体壁部材2の厚みは比較的薄い方がよ
く、例えば0.2 〜1.0 mm程度とすることで、また誘電
体基板1より厚くすることが好ましく、これにより誘電
体損が小さくなって伝送損失が小さくなるとともに共振
周波数を高くでき、一層良好なものとなる。誘電体壁部
材2の厚みが0.2 mm未満となると実際に製造が困難と
なる傾向があり、他方、1.0 mmを超えると誘電体損が
大きくなって伝送損失が大きくなるとともにスロット共
振が発生しやすくなって共振周波数を高くできなくなる
傾向がある。
【0034】また誘電体壁部材2の幅は比較的小さい方
がよく、例えば0.5 〜3.0 mm程度とすることで、共振
周波数を高くできて、一層良好なものとなる。誘電体壁
部材2の幅が0.5 mm未満となると実際に製造が困難と
なる傾向があり、他方、3.0mmを超えるとスロット共
振が発生しやすくなって共振周波数を高くできなくなる
傾向がある。
【0035】また、誘電体壁部材2の長さは比較的短い
方がよく、例えば0.3 〜1.5 mm程度とすることで、誘
電体基板1との接合部におけるリークやクラックの発生
を防止しつつ伝送損失を小さくでき、また共振周波数を
高くできて、一層良好なものとなる。誘電体壁部材2の
長さが0.3 mm未満となると誘電体基板1との接合部に
おけるリークやクラックが発生しやすくなる傾向があ
り、他方、1.5 mmを超えると導体損や誘電体損が大き
くなって伝送損失が大きくなり、また共振周波数を高く
することができなくなる傾向がある。
【0036】なお、誘電体壁部材2は誘電体基板1と同
じ材料を用いればよいが、異なる材料を用いて誘電体壁
部材2の誘電率と誘電体基板1の誘電率とを異ならせて
もよい。この場合は、例えば、誘電体基板1よりも誘電
体壁部材2の誘電率が低い方が好ましく、誘電体壁部材
2の誘電率をなるべく真空の誘電率に近づけるのがよ
く、それらにより、誘電体基板1と誘電体壁部材2との
接合部分とそれ以外の部分とにおける伝搬モードの変化
が小さくなり、伝送損失が小さくなるという点で好まし
いものとなる。
【0037】線路導体4および同一面接地導体層5は、
高周波線路導体用の金属材料、例えばCuやMoMn+
Ni+Au、W+Ni+Au、Cr+Cu、Cr+Cu
+Ni+Au、Ta2 N+NiCr+Au、Ti+Pd
+Au、NiCr+Pd+Auなどを用いて厚膜印刷法
あるいは各種の薄膜形成方法やメッキ処理法などにより
形成され、その厚みや幅も伝送される高周波信号の周波
数や特性インピーダンスなどに応じて適宜設定される。
【0038】図1の例のように誘電体壁部材2と誘電体
基板1との接合部において線路導体4の線路幅をそれ以
外の部分での線路幅よりも狭くする場合、それらの幅
は、理想とする特性インピーダンスに対応する幅からそ
れ以外の部分での線路幅までの間で必要とする仕様に応
じて適宜設定される。
【0039】また、線路導体4と同一面接地導体層5と
の間隔は、一般的な同一面接地導体層5を設ける場合の
標準的な設定とすればよい。そして、誘電体壁部材2と
誘電体基板1との接合部において同一面接地導体層5を
線路導体4に向けて等間隔に突出させるなどして特性イ
ンピーダンスの整合をより精密に行なってもよく、その
ような場合には電磁界的影響度を考慮して必要とする特
性に応じて適宜設定すればよい。
【0040】同一面接地導体層5に導体非形成領域9を
設けるには、例えば厚膜印刷法においてその部分に導体
を印刷しないようにしたり、各種の薄膜形成方法におい
て適当なマスクを用いて導体を形成しないようにした
り、一様な同一面接地導体層5を形成した後にフォトリ
ソグラフィ法などにより導体層の一部をエッチングして
除去したりすることにより、所望の位置に所定の形状・
寸法で設ければよい。
【0041】そして、導体非形成領域9の形状および寸
法としては、誘電体基板1と誘電体壁部材2との接合部
分に挟まれる部位の同一面接地導体層5の面積が、誘電
体基板1と誘電体壁部材2との接合部分でのクラックに
よるリークの発生を防止するとともに伝送損失を小さく
しておく必要性から、通常は0.05〜1.5 mm2 程度に設
定されることから、その部位中で、一辺が0.15mm以上
の矩形状、または短径が0.15mm以上の楕円形状、また
は面積が0.0225mm2 以上の円形状とすれば、同一面接
地導体層5として必要な機能を維持しつつこの導体非形
成領域9において誘電体基板1と誘電体壁部材2との間
で強固な接合強度を得ることができ、ハーメチックシー
ル部としての良好な接合強度を確保できるとともに高周
波信号の伝搬モードの変化も効果的に抑制することがで
き、高信頼性でかつ良好な伝送特性を有する高周波用入
出力端子となる。
【0042】下面接地導体層3・上部接地導体層6およ
び下部側面接地導体層7・上部側面接地導体層8は、線
路導体4および同一面接地導体層5と同様の材料を用い
て同様の方法により誘電体基板1の下面・誘電体壁部材
2の上面およびそれらの側面のほぼ全面に被着形成され
る。その厚みは、例えば厚膜であれば20μm程度、薄膜
であれば5μm程度に設定される。
【0043】なお、下面接地導体層3や上面接地導体層
6・下部側面接地導体層7・上部側面接地導体層8は、
上記のように金属被膜層として形成される場合の他に、
金属板や金属ブロックを取着することにより形成される
場合もある。
【0044】次に、本発明の第1の高周波用半導体素子
収納用パッケージについて図2に基づいて説明する。図
2は本発明の第1の高周波用半導体素子収納用パッケー
ジの実施の形態の一例を示す分解斜視図である。
【0045】同図において11は誘電体または金属等から
成る基板であり、その上面には高周波用半導体素子(図
示せず)を搭載するための搭載部11aを有している。本
例は搭載部11aを基板11上に平坦面として形成した例で
あるが、搭載部11aは凹状に形成したものであってもよ
い。12は、誘電体基板11上に点線で示した位置に、基板
11上に搭載部11aを囲むように接合された枠体であり、
基板11と同様に誘電体または金属等から成る。
【0046】また、13は枠体12を切り欠いて形成され、
その側面および底面を導電性とした入出力端子取付部で
ある。なお、入出力端子取付部13を形成するために、基
板11にも同様の切欠きを設けてもよい。この入出力端子
取付部13の側面および底面は、基板11および枠体13が金
属から成る場合は導電性であるが、基板11および枠体13
が誘電体から成る場合には導体層を被着形成することに
よって導電性とする。これら側面と底面とは、いずれも
基板11および枠体12あるいはそれらに被着形成された接
地導体層(図示せず)を介して接地されている。
【0047】そして、14は入出力端子取付部13に図2中
に一点鎖線で示すように嵌着され、基板11上に点線で示
した位置に枠体12とともに接合された前述の本発明に係
る高周波用入出力端子である。この高周波用入出力端子
14において、15は誘電体基板、16は誘電体壁部材、17は
誘電体基板15の下面の下面接地導体層、18は誘電体基板
15の上面に形成された線路導体、19は線路導体18の両側
に等間隔で配設された同一面接地層、20は誘電体壁部材
16の上面に形成された上面接地導体層、21は下部側面接
地導体層、22は上部側面接地導体層である。
【0048】下面接地導体層17と同一面接地層19と上面
接地導体層20とは、下部側面接地導体層21および上部側
面接地導体層22と電気的に接続されて同電位の接地面を
形成している。誘電体壁部材16は誘電体基板15上に線路
導体18および同一面接地導体層19の一部を挟んで接合さ
れており、その接合部位における同一面接地導体層19の
線路導体18側の辺を除く領域には前述のような導体非形
成領域(図示せず)が設けられている。
【0049】このような本発明の第1の高周波用半導体
素子収納用パッケージによれば、その高周波用入出力端
子部の構造として前述の本発明に係る高周波用入出力端
子14を用いていることから、パッケージ内部に収容され
た高周波用半導体素子と外部電気回路との間における高
周波信号の伝送において高周波用入出力端子14における
伝搬モードの相違による反射損失や挿入損失が生ずるこ
とがなく高周波信号に対する良好な伝送特性を有すると
ともに、高周波用入出力端子14の誘電体基板15と誘電体
壁部材16とが同一面接地導体層19の導体非形成領域を介
して強固に接合し、ハーメチックシール部として高い接
合信頼性を有する高周波用入出力端子部を備えた、いわ
ゆるメタルウォールタイプの高周波用半導体素子収納用
パッケージとなる。
【0050】そして、線路導体18を搭載部11aに搭載さ
れる高周波用半導体素子の端子電極ならびに外部電気回
路の配線導体にボンディングワイヤやリボン等を介して
接続してパッケージ内部の高周波用半導体素子と外部電
気回路とを電気的に接続し、枠体12の上面にFe−Ni
−CoやFe−Ni42アロイ等のFe−Ni合金・無酸
素銅・アルミニウム・ステンレス・Cu−W合金・Cu
−Mo合金などから成る蓋体を、半田・AuSnろう等
の低融点金属ろう材やAuGeロウ等の高融点金属ろう
材、あるいはシームウェルド(溶接)等により取着する
ことによって高周波用半導体素子がパッケージ内部に気
密封止して収容され、製品としての高周波用半導体装置
となる。
【0051】基板11および枠体12としては、パッケージ
の仕様に応じて高周波用入出力端子14の誘電体と同様の
誘電体あるいは上記の蓋体と同じ金属を用い、誘電体か
ら成る場合には少なくとも入出力端子取付部13の側面お
よび底面を導電性とする。
【0052】また、基板11と枠体12とはAgCuろう・
AuSnろう・AuGeろう等の高融点金属ろう材によ
り接合される。また、高周波用入出力端子14は入出力端
子取付部13に嵌着され、枠体12および基板11に同様の高
融点金属ろう材により接合される。
【0053】なお、誘電体壁部材16の上面は、入出力端
子取付部13を枠体12の上面に達する切欠きとして枠体12
の上面と同一面となるようにしてもよく、このようにす
ればこれらの上面に蓋体を直接あるいは枠状の金属シー
ル等を介して取着することにより、搭載部11aに搭載し
た高周波用半導体素子を内部に容易に気密封止して収容
できる。また、このとき誘電体壁部材16の上面と枠体12
の上面とが同一面とならない場合は、その段差を埋める
ような形状とした蓋体により、あるいは金属シールを介
することにより同様に高周波用半導体素子を内部に気密
封止して収容できる。
【0054】また、本例では基板11の両側に高周波用入
出力端子14を1つずつ取り付けているが、必要に応じて
他の位置にも、あるいは1つの側に複数の端子を取り付
けてもよく、この場合には入出力端子取付部13を複数設
けて高周波用入出力端子14を並列的に複数取り付ければ
よい。
【0055】また、下面接地導体層17や上面接地導体層
20あるいは下部側面接地導体層21や上部接地導体層22
は、金属被膜層として形成する場合の他に、貫通導体を
多数並べることにより、あるいはそれらを連結させるこ
とにより、ほぼ連続した接地導体層として被膜層と同様
に機能させるようにしてもよいし、金属板や金属ブロッ
クを取着することにより形成してもよい。
【0056】次に、本発明の第2の高周波用半導体素子
収納用パッケージについて図3に基づいて説明する。図
3は本発明の第2の高周波用半導体素子収納用パッケー
ジの実施の形態の一例を示す分解斜視図である。
【0057】同図において、31は誘電体基板であり、前
述の誘電体基板1あるいは誘電体壁部材2と同様の材料
から成り、その上面には高周波用半導体素子(図示せ
ず)を搭載するための搭載部31aを有している。本例で
は搭載部31aを平坦面状に形成した例を示したが、搭載
部31aは凹状に形成してもよい。32は誘電体基板31の上
面に搭載部31a近傍から誘電体基板31の外周近傍にかけ
て形成された線路導体、33はその線路導体32の両側に等
間隔で配設された同一面接地導体層であり、34は誘電体
基板31上に搭載部31aを囲むとともに線路導体32および
同一面接地導体層33の一部を挟んで接合された誘電体枠
体である。また、35は誘電体基板31の下面に線路導体32
および同一面接地導体層33に対向して形成された下面接
地導体層、36は誘電体枠体34の上面に形成された上面接
地導体層である。37は下面接地導体層35と同一面接地導
体層33とを接続する下部接続導体層、38は同一面接地導
体層33と上面接地導体層36とを接続する上部接続導体層
であり、それぞれ前述の下部側面接地導体層21および上
部側面接地導体層22に相当するものである。
【0058】そして、本発明の第2の高周波用半導体素
子収納用パッケージにおいては、誘電体枠体34は誘電体
基板31上に線路導体32および同一面接地導体層33の一部
を挟んで接合されており、その接合部位における同一面
接地導体層33の線路導体32側の辺を除く領域には前述の
ような導体非形成領域39が設けられている。
【0059】このような構成の本発明の第2の高周波用
半導体素子収納用パッケージによれば、前述の本発明に
係る高周波用入出力端子と同様の構成の高周波信号の入
出力端子部を備えたことから、パッケージ内部に収容さ
れた高周波用半導体素子と外部電気回路との間における
高周波信号の伝送において高周波用入出力端子部におけ
る伝搬モードの相違による反射損失や挿入損失が生ずる
ことがなく高周波信号に対する良好な伝送特性を有する
とともに、高周波用入出力端子部の誘電体基板31と誘電
体枠体34とが同一面接地導体層33の導体非形成領域39を
介して強固に接合し、熱ストレスに対しても十分な接合
強度を確保することができる、ハーメチックシール部と
しての接合信頼性が高い高周波用入出力端子部を備え
た、いわゆるセラミックウォールタイプの高周波用半導
体素子収納用パッケージとなる。
【0060】特に、導体非形成領域39を一辺が0.15mm
以上の矩形状または短径が0.15mm以上の楕円形状また
は面積が0.0225mm2 以上の円形状とした場合には、誘
電体基板31と誘電体枠体34との良好な接合強度を確保す
るのに十分な面積の導体非形成領域39を有するととも
に、高周波信号の伝搬モードの変化も効果的に抑制する
ことができるものとなり、高信頼性でかつ良好な伝送特
性を有する高周波用入出力端子部を備えた高周波用半導
体素子収納用パッケージとなる。
【0061】そして、この本発明の第2の高周波用半導
体素子収納用パッケージによれば、線路導体32を搭載部
31aに搭載される高周波用半導体素子の端子電極ならび
に外部電気回路の配線導体にボンディングワイヤやリボ
ン等を介して接続してパッケージ内部の高周波用半導体
素子と外部電気回路とを電気的に接続し、誘電体枠体34
の上面に前述の材料から成る蓋体を前述の取着方法によ
り取着することによって高周波用半導体素子がパッケー
ジ内部に気密封止して収容され、製品としての高周波用
半導体装置となる。
【0062】誘電体基板31および誘電体枠体34として
は、パッケージの仕様に応じて前述の本発明に係る高周
波用入出力端子の誘電体と同様の誘電体を用いればよ
い。また、誘電体基板31の下面には下面接地導体層35と
同様に接地導体層をほぼ全面に形成しておくことが、下
面接地導体層35を理想的なグランド状態とすることが必
要な点から望ましい。
【0063】また、誘電体基板31と誘電体枠体34とは、
別個に作製したものを接合するほかにも、例えば焼成後
に誘電体基板31および誘電体枠体34となるセラミックグ
リーンシートを積層して焼成して一体化することにより
接合してもよい。また、線路導体32・同一面接地導体層
33・下面接地導体層35・上面接地導体層36は、例えばそ
れぞれ誘電体基板31・誘電体枠体34に導体ペーストを所
定パターンに印刷塗布あるいは埋設して誘電体基板31・
誘電体枠体34に焼成して一体化することにより被着形成
される。
【0064】なお、本例では誘電体枠体34の高周波用入
出力端子部における前述の誘電体壁部材に相当する部分
は誘電体枠体34と一体としてその上面が誘電体枠体34の
上面と同一面となるようにしているが、このようにすれ
ばこれらの上面に蓋体(図示せず)を直接あるいは枠状
の金属シール等を介して取着することにより、搭載部31
aに搭載した高周波用半導体素子を内部に容易に気密封
止して収容できる。また前述のように段差があっても差
し支えない。
【0065】また、誘電体壁部材に相当する部分の誘電
率を誘電体枠体34の他の部分と異ならせ、例えば低いも
のとすることにより、ハーメチックシール部とその前後
における高周波信号の伝搬モードをより近いものとし
て、反射損失・挿入損失を効果的に低減させることがで
きるものとすることもできる。
【0066】また、本例では誘電体基板31の両側に高周
波用入出力端子部を1つずつ設けているが、必要に応じ
て他の位置にも、あるいは1つの側に複数の入出力端子
部を設けてもよい。
【0067】さらに、この本発明の高周波用半導体素子
収納用パッケージにおいても、高周波用入出力端子部の
誘電体壁部材に相当する誘電体枠体34に下部接続導体層
37ならびに上部接続導体層38を設けた場合には、線路導
体32aの周囲を接地導体層で囲むこととなって高周波信
号に対するシールドとすることができる。
【0068】また、下面接地導体層35や上面接地導体層
36、あるいは下部接続導体層37や上部接続導体層38も、
金属被膜層として形成する場合の他に貫通導体を多数並
べることにより、あるいはそれらを連結させることによ
り、ほぼ連続した接地導体層として被膜層と同様に機能
させるようにしてもよいし、金属板や金属ブロックを取
着することにより形成してもよい。
【0069】
【発明の効果】本発明の高周波用入出力端子によれば、
線路導体の両側に等間隔で同一面接地導体層を配設し、
その同一面接地導体層のうち誘電体基板と誘電体壁部材
とに挟まれた部位で、線路導体側の辺を除く領域に導体
非形成領域を設けたことから、ハーメチックシール部と
その前後における伝送線路の形態がいずれもコプレーナ
線路構造となり、高周波信号の伝搬モードの相違による
反射損失や挿入損失が発生することがなくなって高周波
信号に対する良好な伝送特性を得ることができるととも
に、導体非形成領域において誘電体基板と誘電体壁部材
とを強固に接合させることができ、熱ストレスが加わっ
た場合でもハーメチックシール部のシールが破損したり
することがない十分な接合強度を確保することができ
る。
【0070】特に、導体非形成領域を一辺が0.15mm以
上の矩形状または短径が0.15mm以上の楕円形状または
面積が0.0225mm2 以上の円形状とした場合には、誘電
体基板と誘電体壁部材との良好な接合強度を確保するの
に十分な面積の導体非形成領域を有するとともに、高周
波信号の伝搬モードの変化も効果的に抑制することがで
きるものとなり、高信頼性でかつ良好な伝送特性を有す
る高周波用入出力端子となる。
【0071】また、本発明の第1の高周波用半導体素子
収納用パッケージによれば、その入出力端子部の構造と
して上記の本発明の高周波用入出力端子を用いているこ
とから、同様にハーメチックシール部における伝搬モー
ドの相違による反射損失や挿入損失が発生することがな
くなって高周波信号に対する良好な伝送特性を有すると
ともに、導体非形成領域において誘電体基板と誘電体壁
部材とを強固に接合させることができ、熱ストレスに対
しても十分な接合強度を確保できる高信頼性の入出力端
子部を備えた高周波用半導体素子収納用パッケージとな
る。
【0072】また、本発明の第2の高周波用半導体素子
収納用パッケージによれば、その高周波入出力端子部に
おいて誘電体基板と誘電体枠体とに挟まれた部位の同一
面接地導体層の線路導体側の辺を除く領域に導体非形成
領域を設けたことから、上記の本発明の高周波用入出力
端子ならびに第1の高周波用半導体素子収納用パッケー
ジと同様に、誘電体基板と誘電体枠体とから成るハーメ
チックシール部における伝搬モードの相違による反射損
失や挿入損失が発生することがなくなって高周波信号に
対する良好な伝送特性を有するとともに、導体非形成領
域において誘電体基板と誘電体枠体とを強固に接合させ
ることができ、熱ストレスに対しても十分な接合強度を
確保することができる高信頼性の入出力端子部を備えた
高周波用半導体素子収納用パッケージとなる。
【0073】以上により、本発明によれば、グランド付
コプレーナ線路の形態のハーメチックシール部を有し、
高周波信号の伝搬モードを揃えて反射損失・挿入損失を
低減したすぐれた伝送特性を有しつつ誘電体基板と誘電
体壁部材との良好な接合強度を有する高周波用入出力端
子を提供することができた。
【0074】また、本発明によれば、入出力端子部にお
いてグランド付コプレーナ線路の形態のハーメチックシ
ール部を有し、高周波信号の伝搬モードを揃えて反射損
失・挿入損失を低減したすぐれた伝送特性を有しつつ誘
電体基板と誘電体壁部材との良好な接合強度を有する高
周波用半導体素子収納用パッケージを提供することがで
きた。
【図面の簡単な説明】
【図1】本発明の高周波用入出力端子の実施の形態の一
例を示す分解斜視図である。
【図2】本発明の第1の高周波用半導体素子収納用パッ
ケージの実施の形態の一例を示す分解斜視図である。
【図3】本発明の第2の高周波用半導体素子収納用パッ
ケージの実施の形態の一例を示す分解斜視図である。
【符号の説明】
1、15、31・・・・・誘電体基板 2、12、16・・・・・誘電体壁部材 3、17、35・・・・・下面接地導体層 4、18、32・・・・・線路導体 5、19、33・・・・・同一面接地導体層 6、20、36・・・・・上面接地導体層 9、39・・・・・・・導体非形成領域 11・・・・・・・・・基板 11a、31a・・・・・搭載部 12・・・・・・・・・枠体 13・・・・・・・・・入出力端子取付部 14・・・・・・・・・高周波用入出力端子 13・・・・・・・・・入出力端子取付部 14・・・・・・・・・高周波用入出力端子

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 下面に下面接地導体層が、上面に線路導
    体と該線路導体の両側に等間隔で配設された同一面接地
    導体層とがそれぞれ形成された誘電体基板と、該誘電体
    基板上に前記線路導体および同一面接地導体層の一部を
    挟んで接合され、上面に上面接地導体層が形成された誘
    電体壁部材とから成る高周波用入出力端子であって、前
    記同一面接地導体層のうち前記誘電体基板と前記誘電体
    壁部材とに挟まれた部位で、前記線路導体側の辺を除く
    領域に導体非形成領域を設けたことを特徴とする高周波
    用入出力端子。
  2. 【請求項2】 前記導体非形成領域が、一辺が0.15mm
    以上の矩形状または短径が0.15mm以上の楕円形状また
    は面積が0.0225mm2 以上の円形状であることを特徴と
    する請求項1記載の高周波用入出力端子。
  3. 【請求項3】 上面に高周波用半導体素子を搭載するた
    めの搭載部を有する基板と、該基板上に前記搭載部を囲
    むように接合された枠体と、該枠体を切り欠いて形成さ
    れ、その側面および底面を導電性とした入出力端子取付
    部と、該入出力端子取付部に嵌着された請求項1または
    請求項2記載の高周波用入出力端子とから成ることを特
    徴とする高周波用半導体素子収納用パッケージ。
  4. 【請求項4】 下面に下面接地導体層が形成され、上面
    に高周波用半導体素子を搭載するための搭載部を有する
    誘電体基板と、該誘電体基板の上面に前記搭載部近傍か
    ら誘電体基板の外周近傍にかけて形成された線路導体お
    よび該線路導体の両側に等間隔で配設された同一面接地
    導体層と、前記誘電体基板上に前記搭載部を囲むととも
    に前記線路導体および前記同一面接地導体層の一部を挟
    んで接合され、上面に上面接地導体層が形成された誘電
    体枠体とを具備し、前記同一面接地導体層のうち前記誘
    電体基板と前記誘電体枠体とに挟まれた部位で、前記線
    路導体側の辺を除く領域に導体非形成領域を設けたこと
    を特徴とする高周波用半導体素子収納用パッケージ。
  5. 【請求項5】 前記導体非形成領域が、一辺が0.15mm
    以上の矩形状または短径が0.15mm以上の楕円形状また
    は面積が0.0225mm2 以上の円形状であることを特徴と
    する請求項4記載の高周波用半導体素子収納用パッケー
    ジ。
JP34550897A 1997-12-15 1997-12-15 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ Expired - Lifetime JP3439969B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34550897A JP3439969B2 (ja) 1997-12-15 1997-12-15 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34550897A JP3439969B2 (ja) 1997-12-15 1997-12-15 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11176988A true JPH11176988A (ja) 1999-07-02
JP3439969B2 JP3439969B2 (ja) 2003-08-25

Family

ID=18377061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34550897A Expired - Lifetime JP3439969B2 (ja) 1997-12-15 1997-12-15 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3439969B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280473A (ja) * 2001-03-16 2002-09-27 Kyocera Corp 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002324868A (ja) * 2001-04-24 2002-11-08 Kyocera Corp セラミック端子および半導体素子収納用パッケージ
JP2002324867A (ja) * 2001-04-24 2002-11-08 Kyocera Corp セラミック端子および半導体素子収納用パッケージ
JP2002353353A (ja) * 2001-05-22 2002-12-06 Kyocera Corp 半導体素子収納用パッケージ
JP2010153547A (ja) * 2008-12-25 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> 高周波icパッケージ
WO2011040329A1 (ja) * 2009-09-29 2011-04-07 京セラ株式会社 素子収納用パッケージおよび実装構造体
KR101126652B1 (ko) 2004-01-07 2012-03-26 톰슨 라이센싱 광 밴드갭 구조를 갖는 슬롯-라인-유형 마이크로파 디바이스
JP2016171157A (ja) * 2015-03-12 2016-09-23 株式会社東芝 高周波半導体用パッケージ
JP2017152482A (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 光半導体装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522010B2 (ja) * 2001-03-16 2010-08-11 京セラ株式会社 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002280473A (ja) * 2001-03-16 2002-09-27 Kyocera Corp 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002324868A (ja) * 2001-04-24 2002-11-08 Kyocera Corp セラミック端子および半導体素子収納用パッケージ
JP2002324867A (ja) * 2001-04-24 2002-11-08 Kyocera Corp セラミック端子および半導体素子収納用パッケージ
JP4540249B2 (ja) * 2001-04-24 2010-09-08 京セラ株式会社 セラミック端子および半導体素子収納用パッケージ
JP4502543B2 (ja) * 2001-04-24 2010-07-14 京セラ株式会社 セラミック端子および半導体素子収納用パッケージ
JP2002353353A (ja) * 2001-05-22 2002-12-06 Kyocera Corp 半導体素子収納用パッケージ
JP4530579B2 (ja) * 2001-05-22 2010-08-25 京セラ株式会社 半導体素子収納用パッケージ
KR101126652B1 (ko) 2004-01-07 2012-03-26 톰슨 라이센싱 광 밴드갭 구조를 갖는 슬롯-라인-유형 마이크로파 디바이스
JP2010153547A (ja) * 2008-12-25 2010-07-08 Nippon Telegr & Teleph Corp <Ntt> 高周波icパッケージ
WO2011040329A1 (ja) * 2009-09-29 2011-04-07 京セラ株式会社 素子収納用パッケージおよび実装構造体
US8653649B2 (en) 2009-09-29 2014-02-18 Kyocera Corporation Device housing package and mounting structure
JP5518086B2 (ja) * 2009-09-29 2014-06-11 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP2016171157A (ja) * 2015-03-12 2016-09-23 株式会社東芝 高周波半導体用パッケージ
JP2017152482A (ja) * 2016-02-23 2017-08-31 三菱電機株式会社 光半導体装置

Also Published As

Publication number Publication date
JP3439969B2 (ja) 2003-08-25

Similar Documents

Publication Publication Date Title
JP3500268B2 (ja) 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US7538642B2 (en) Waveguide coupler
US6369324B1 (en) High-frequency input/output feedthrough and package for housing a high-frequency semiconductor element
JP3493301B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP3439969B2 (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JP3570887B2 (ja) 高周波用配線基板
JP2003152124A (ja) 高周波用パッケージ
JPH11214580A (ja) 高周波素子収納用パッケージ
JP3935082B2 (ja) 高周波用パッケージ
JP3618046B2 (ja) 高周波回路用パッケージ
JP4454144B2 (ja) 高周波回路用パッケージ
JP3725983B2 (ja) 高周波回路用パッケージ
JP2002190540A (ja) 半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造
JP2001189405A (ja) 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
JPH11339898A (ja) 高周波用入出力端子および高周波回路用パッケージ
JP2004055570A (ja) 高周波用パッケージ
JP2003110398A (ja) 圧電デバイス
JP2002305262A (ja) 半導体素子実装用パッケージ
JP2003224443A (ja) 水晶デバイス
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2002305263A (ja) 半導体素子実装用パッケージおよび半導体素子実装方法
JPH0974152A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090613

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100613

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 10

EXPY Cancellation because of completion of term