JP2002353353A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002353353A
JP2002353353A JP2001152590A JP2001152590A JP2002353353A JP 2002353353 A JP2002353353 A JP 2002353353A JP 2001152590 A JP2001152590 A JP 2001152590A JP 2001152590 A JP2001152590 A JP 2001152590A JP 2002353353 A JP2002353353 A JP 2002353353A
Authority
JP
Japan
Prior art keywords
line conductor
input
volume
dielectric
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001152590A
Other languages
English (en)
Other versions
JP4530579B2 (ja
Inventor
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001152590A priority Critical patent/JP4530579B2/ja
Publication of JP2002353353A publication Critical patent/JP2002353353A/ja
Application granted granted Critical
Publication of JP4530579B2 publication Critical patent/JP4530579B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 半導体パッケージを構成する入出力端子に形
成された線路導体にロウ付けされた、外部電気回路との
電気的接続用のリード端子が、外力により線路導体層ご
と入出力端子の誘電体表面から剥離するという問題があ
った。 【解決手段】 半導体パッケージ1を構成する入出力端
子5は、上面に1辺側から対向する他辺側にかけて形成
された線路導体8を有する平板部9と、その上面に線路
導体8を間に挟んで接合された誘電体から成る略直方体
の立壁部10とから構成され、線路導体8は、枠体7の
内側の部位が銅を10〜70体積%、タングステンおよ
び/またはモリブデンを30〜90体積%含有するメタ
ライズ層から成るとともに枠体7の外側の部位がモリブ
デンを主成分とするメタライズ層から成り、これらのメ
タライズ層が立壁部10の下面で接続されて成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信分野やマイ
クロ波通信およびミリ波通信等の分野で用いられる、高
い周波数で作動する各種半導体素子を収納する半導体素
子収納用パッケージに関するものである。
【0002】
【従来の技術】従来の光通信分野やマイクロ波通信およ
びミリ波通信分野等で用いられる、高い周波数で作動す
る各種半導体素子を気密封止して収容する半導体素子収
納用パッケージ(以下、半導体パッケージという)とし
て、例えば光通信分野に用いられる光半導体パッケージ
を図4に示す。同図に示すように、光半導体パッケージ
としての半導体パッケージ1は、一般に鉄(Fe)−ニ
ッケル(Ni)−コバルト(Co)合金や銅(Cu)−
タングステン(W)合金等の金属材料から成り、上面の
略中央部に半導体レーザ(LD)やフォトダイオード
(PD)等の光半導体素子等の半導体素子2が載置され
る載置部3を設けた基体4を有する。この基体4は、略
長方形の板状であり、その対向する辺部に外部の実装基
板(図示せず)にネジ止めするためのネジ止め孔11が
設けられている。
【0003】また、載置部3を囲繞するようにして基体
4の上側主面に銀ロウ等のロウ材を介して接合されると
共に、基体4の長辺側に位置する両側部に、半導体素子
2と外部電気回路(図示せず)とを電気的に接続する高
周波信号入出力用の入出力端子5を嵌着接合するための
貫通孔または切欠き部から成る取付部6が設けられた枠
体7を有する。この枠体7は、Fe−Ni−Co合金等
から成り、基体4の短辺側に位置する一側部に、光ファ
イバ12固定用の筒状の固定部材18が嵌着接合される
貫通孔14が形成されている。そして、枠体7の光伝送
路である貫通孔14の外側開口の周辺部には、枠体7の
熱膨張係数に近似するFe−Ni−Co合金やFe−N
i合金等の金属材料から成る光ファイバ12固定用の筒
状の固定部材18が銀ロウ等のロウ材で接合される。
【0004】また、シールリング17は、枠体7の上面
および入出力端子5の上面に銀ロウ等のロウ材を介して
接合され、入出力端子5を挟持すると共に上面に蓋体1
5をシーム溶接等により接合するための接合媒体として
機能する。
【0005】更に、この半導体パッケージ1は、取付部
6に取着された入出力端子5と、枠体7の上面に取着さ
れた半導体素子2を気密に封止する蓋体15とを具備し
て成る。
【0006】このような半導体パッケージ1は、基体4
の載置部3に半導体素子2を錫(Sn)−鉛(Pb)半
田等の低融点ロウ材で載置固定させると共に、半導体素
子2の電極をボンディングワイヤ(図示せず)を介して
図5に示す入出力端子5の線路導体28に電気的に接続
し、更に光ファイバ12と半導体素子2との光軸を調整
する。その後、固定部材18の枠体7外側の端面に光フ
ァイバ12を樹脂等の接着剤で取着した金属ホルダ13
を、金(Au)−錫(Sn)等の低融点ロウ材で接合す
る。次に、枠体7の上面に蓋体15をシーム溶接等によ
り接合して基体4と枠体7と蓋体15とから成る容器内
部に半導体素子2を気密に収容することにより、製品と
しての光半導体装置となる。
【0007】このような光半導体装置は、実装基板上に
ネジ止めされた後、半導体素子2を外部電気回路から供
給される駆動用の高周波信号によって光励起させ、励起
したレーザ光等の光を光ファイバ12に授受させ光ファ
イバ12内を伝送させることにより、大容量の情報を高
速に伝送できる光電変換装置として機能し、光通信分野
等に多用されている。
【0008】そこで、この光半導体装置を構成する半導
体パッケージ1に用いられる入出力端子5には、電気的
に絶縁され、リード線接続およびワイヤーボンディング
が可能な配線パターンの形成ができることが必要とな
る。このような入出力端子5は、図5,図6に示すよう
に、上面の1辺側から対向する他辺側にかけて形成され
た線路導体28を有する誘電体から成る平板部9と、平
板部9の上面に線路導体28を間に挟んで接合された同
様の誘電体から成る立壁部10とから構成されている。
また、平板部9および立壁部10の線路導体28に略平
行な両側面には、線路導体28を擬似同軸状に囲み接地
導体として機能すると共に、図4に示す取付部6の内周
面に銀ロウ等のロウ材を介して接合させる接合媒体とし
て機能するメタライズ層(図示せず)が形成されてい
る。
【0009】この線路導体28の枠体7外側の部位の上
面には、Fe−Ni−Co合金等の金属材料から成り、
銀ロウ等のロウ材で接合されると共に、入出力端子5と
外部電気回路との電気的接続を行なうためのリード端子
16が接合される。一方、線路導体28の枠体7内側の
部位の上面に位置するワイヤーボンディング部28aに
は、Au,アルミニウム(Al)等の線材から成り、超
音波接合法や熱圧着法等により半導体素子2と入出力端
子5との電気的接続を行なうためのボンディングワイヤ
(図示せず)が接続される。
【0010】このような入出力端子5を構成する誘電体
としては、一般にアルミナ(Al23)質焼結体等のセ
ラミックスが用いられていた。一方、入出力端子5に形
成される線路導体28には、電気抵抗が小さく、上記セ
ラミックスと同時焼成により微細な配線パターンの形成
が可能なWやMo等の高融点金属が採用されていた。
【0011】近年、より高い周波数の入出力信号を伝送
すると共に小型化されたものに対する要求が高まってお
り、その結果線路導体28の線幅も細くなって配線抵抗
が増大するようになっていた。しかし、高融点金属から
成る線路導体28では、シート抵抗もせいぜい8mΩ/
□程度までしか低くできず、高周波信号の透過損失が大
きくなるという問題があった。そこで、より低抵抗のC
uまたはCuとW,Moとを組み合わせた導体を用いて
上記セラミックスと同時焼成して線路導体28を形成す
ることが提案されている。
【0012】
【発明が解決しようとする課題】しかしながら、Cuま
たはCuとW,Moとを組み合わせた導体をアルミナ
(Al23)質焼結体から成る誘電体と1200〜15
00℃の低い温度で同時焼成して線路導体28が形成さ
れているため、アルミナ(Al23)質焼結体から成る
誘電体成分は、Cuとの濡れ性が悪いことから、Cuま
たはCuとW,Moとを組み合わせた導体層への拡散が
不充分となっていた。その結果、半導体素子2と入出力
端子5との電気的接続を行なうボンディングワイヤには
外力が加わらないことから、線路導体28のワイヤーボ
ンディング部28aには何等問題は生じないものの、上
記導体層にロウ付けした、外部電気回路との電気的接続
を行なうためのリード端子16に、外部電気回路との電
気的接続時等に外部応力が加わると、リード端子16が
導体層ごと誘電体表面から剥離するという問題点があっ
た。
【0013】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、アルミナを主成分とする
誘電体等と同時焼成で形成でき、外部電気回路との電気
的接続を行なうリード端子に外部応力が加わっても、誘
電体から成る平板部上面に強固に接合されて剥離せず高
周波信号の伝送特性を損なわない線路導体を有する入出
力端子を具備したものとすることにある。
【0014】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上側主面に半導体素子が載置される載置部を有す
る基体と、前記上側主面に前記載置部を囲繞するように
取着され、側部に切欠き部または貫通孔から成る入出力
端子の取付部が形成された枠体と、上面の一辺側から対
向する他辺側にかけて形成された複数の線路導体を有す
る誘電体から成る平板部および該平板部の上面に前記複
数の線路導体を間に挟んで接合された誘電体から成る立
壁部から構成されると共に、前記取付部に嵌着されて前
記半導体素子と外部電気回路とを電気的に接続する入出
力端子とを具備した半導体素子収納用パッケージにおい
て、前記線路導体は、前記枠体の内側の部位が銅を10
〜70体積%、タングステンおよび/またはモリブデン
を30〜90体積%含有するメタライズ層から成るとと
もに前記枠体の外側の部位がモリブデンを主成分とする
メタライズ層から成り、これらのメタライズ層が前記立
壁部の下面で接続されて成ることを特徴とする。
【0015】本発明は、線路導体が、枠体の内側の部位
が銅を10〜70体積%、タングステンおよび/または
モリブデンを30〜90体積%含有するメタライズ層か
ら成るとともに枠体の外側の部位がモリブデンを主成分
とするメタライズ層から成り、これらのメタライズ層が
立壁部の下面で接続されて成ることにより、アルミナ質
焼結体等から成る誘電体成分のMoを主成分とするメタ
ライズ層への拡散が容易となる。その結果、枠体の外側
の部位であるリード線接続部のMoのメタライズ層が、
アルミナ質焼結体等から成る平板部上面に強固に接合さ
れるため、そこに接続されたリード端子の外部応力に対
する強度が増大して接続信頼性が向上することになる。
【0016】
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図1は、本発明の半導体パッ
ケージを構成する入出力端子の例を示す斜視図であり、
図2は、本発明の半導体パッケージを構成する入出力端
子の例を示す断面図である。本発明の半導体パッケージ
全体の基本構成は従来例の半導体パッケージを示す図4
と同様であり、共通する各部の詳細な説明は省略する。
【0017】本発明の半導体パッケージを構成する入出
力端子は、図1および図2に示すように、略四角形の誘
電体板から成り、上面に1辺側から対向する他辺側にか
けて形成された複数の線路導体8を有する平板部9と、
その上面に複数の線路導体8を間に挟んで接合された誘
電体から成る略直方体の立壁部10とから構成される。
線路導体8は、枠体7の内側の部位がCuを10〜70
体積%、Wおよび/またはMoを30〜90体積%含有
するメタライズ層から成るとともに枠体7の外側の部位
がMoを主成分とするメタライズ層から成り、これらの
メタライズ層が立壁部10の下面で接続されて成る。
【0018】この線路導体8を構成するリード端子接続
部8bのMoを主成分とするメタライズ層は、平板部9
および立壁部10を構成するセラミックス等に対する密
着性が極めて良好であり、線路導体8全体の配線抵抗も
ワイヤーボンディング部8aがCuを10〜70体積
%、Wおよび/またはMoを30〜90体積%含有する
メタライズ層から成ることから、リード端子接続部8b
およびワイヤーボンディング部8aの全体のシート抵抗
も7mΩ/□程度以下と低抵抗なものとなる。
【0019】本発明の線路導体8のワイヤーボンディン
グ部8aは、CuとWおよび/またはMoとの複合材料
を主成分とするメタライズ層から成り、後述するように
平板部9および立壁部10を構成する誘電体と同時焼成
により形成されるものである。このメタライズ層は、C
uを10〜70体積%、Wおよび/またはMoを30〜
90体積%含有して成るが、線路導体8の低抵抗化、誘
電体との同時焼結性および線路導体8の保形性を維持す
る上では、Cuを40〜60体積%、Wおよび/または
Moを40〜60体積%含有することが好ましい。この
場合、ワイヤーボンディング部8aのシート抵抗を8m
Ω/□程度以下に低減できる。
【0020】線路導体8におけるCu量が10体積%未
満であり、かつWおよび/またはMo量が90体積%を
超えると、線路導体8の抵抗が高くなる。また、Cu量
が70体積%を超え、かつWおよび/またはMo量が3
0体積%未満になると、線路導体8の保形性が低下し、
線路導体8ににじみ等が発生したり、溶融したCuによ
り線路導体8が凝集して断線を生じると共に、誘電体と
線路導体8との熱膨張差により線路導体8が剥離を生じ
易くなる。
【0021】また、線路導体8は、含有されるWおよび
/またはMoが平均粒径1〜10μmの球状あるいは数
個の粒子による焼結粒子としてCuから成るマトリック
ス中に分散含有されていることが好適である。これは、
平均粒径が1μmより小さいと線路導体8の保形性が悪
くなり、組織が多孔質化して抵抗値が高くなる。他方、
10μmを超えると、Cuから成るマトリックスがWや
Moの粒子によって分断されてしまい、抵抗値が高くな
ったり、Cu成分の分離によりにじみが発生する恐れが
ある。
【0022】また、Wおよび/またはMoの平均粒径は
1.3〜5μmがよく、1.3μm未満では、焼結時に
焼結が進行しすぎて誘電体との接着強度が低下するおそ
れがある。5μmを超えると、焼結が不十分となり、線
路導体8の強度不足や誘電体との密着性不足、さらに導
通抵抗の増加等が発生するおそれがある。より好ましく
は1.3〜3μmが良い。
【0023】一方、本発明の線路導体8のリード端子接
続部8bはMoを主成分とするメタライズ層から成り、
ワイヤーボンディング部8aの場合と同様に、後述する
ように平板部9および立壁部10を構成する誘電体と同
時焼成により形成される。このようなMoを主成分とす
るメタライズ層は、従来周知のMo−マンガン(Mn)
ペーストを用いて誘電体と同時焼成して形成される。M
o−Mnペーストとしては、例えば、Moを70〜90
重量%、Mnを2〜15重量%、酸化珪素(SiO2
を5〜20重量%、酸化チタン(TiO2)を1〜10
重量%含有するものが良い。
【0024】また、Moを主成分とするメタライズ層に
は、とりわけアルミナ質焼結体から成る誘電体成分が容
易に拡散し、その結果、リード端子接続部8bのMoを
主成分とするメタライズ層がアルミナ質焼結体から成る
平板部9上面に強固に接合されることから、ロウ材によ
り接続されたリード端子16の外部応力に対する強度が
増加して接続信頼性が向上することになる。
【0025】また、ワイヤーボンディング部8aのCu
とWおよび/またはMoとの複合材料を主成分とするメ
タライズ層と、リード端子接続部8bのMoを主成分と
するメタライズ層は、入出力端子5の立壁部10の下面
で電気的に接続されている。このとき、ワイヤーボンデ
ィング部8aのCu成分がリード端子接続部8bのMo
を主成分とするメタライズ層側に拡散して接合している
ことから、立壁部10の下面の接続部においてはCuが
全体的に拡散されている。従って、Cuの拡散により、
ワイヤーボンディング部8aとリード端子接続部8bと
の界面の抵抗変化が急激な変化ではなく徐々に変化する
ものとなり、その結果、高周波信号の伝送特性に影響す
ることはない。
【0026】この接続部の形態については電気的に接続
されていればよいが、図2に示すようにワイヤーボンデ
ィング部8aのCuとWおよび/またはMoとの複合材
料を主成分とする導通抵抗の小さいメタライズ層を、リ
ード端子接続部8bのMoを主成分とするメタライズ層
の上面に被着形成した形態がよく、高周波信号の伝送特
性の点で好ましい。即ち、高周波信号は表皮効果により
線路導体8の極く表面を伝送するため、導通抵抗の小さ
いメタライズ層を上側(表層側)にするのがよく、また
リード端子16を接続するための銀ロウ等の高導電性の
ロウ材皮膜とも相俟って透過損失が小さくなり、高周波
信号の伝送特性が向上することになる。
【0027】また、ワイヤーボンディング部8aのメタ
ライズ層と、リード端子接続部8bのメタライズ層の接
続界面は、入出力端子5の平板部9と立壁部10との間
に介在させ、立壁部10を平板部9に接合する際に加圧
接合して入出力端子5の寸法精度を確保すると良い。ま
た、加圧接合して寸法精度を確保することは入出力端子
5と枠体7との気密封止にとっても効果的である。
【0028】さらに、ワイヤーボンディング部8aのメ
タライズ層と、リード端子接続部8bのメタライズ層と
の接続は、図3に他の例を示すように、ワイヤーボンデ
ィング部8aのメタライズ層とリード端子接続部8bの
メタライズ層とを突き合せて線路導体8を形成し、その
接続界面を平板部9と立壁部10との間に介在させ、立
壁部10を平板部9に接合する際に加圧接合して入出力
端子5の寸法精度を確保するようにしても良い。これよ
り、上記と同様に気密封止にも効果的なものとなる。
【0029】いずれの場合も、リード端子接続部8b
は、リード端子16がメタライズ層と十分な長さ(0.
2〜3mm程度)で銀ロウ等のロウ材で接合できる領域
が確保できれば良く、リード端子16がワイヤーボンデ
ィング部8aのメタライズ層の線路導体8に接しないよ
うにすることが接続信頼性の点で重要となる。
【0030】更に、線路導体8の表面には、酸化による
腐食防止、ワイヤボンディング性、半田との濡れ性、お
よび線路導体8の抵抗低化のために、Au,Cu,T
i,NiおよびPdの群から選ばれる少なくとも1種か
らなる金属層が、無電解めっき、電解めっき等によって
被着されていることが好ましい。特に、耐食性の向上と
抵抗低減の点からは、最表面はAuから成ることがより
好ましい。
【0031】更に、線路導体8中には、誘電体との密着
性を改善するために、誘電体を構成するセラミックスを
主成分としたセラミック成分、あるいは誘電体組成と同
一組成のセラミック成分を0.05〜2体積%の割合で
含有させることが好ましい。
【0032】なお、本発明の入出力端子5においては、
Cuの融点を超える温度で誘電体と同時焼成すると、線
路導体8中のCu成分が誘電体中に拡散する場合がある
が、線路導体8の周囲の誘電体へのCuの拡散距離を3
0μm以下、特に10μm以下とすることが好ましく、
この場合、焼成条件等を制御することにより拡散距離を
制御できる。線路導体8中のCu成分の誘電体中への拡
散距離が30μmを超えると、線路導体8間の絶縁性が
低下し、線路導体8としての信頼性が低下する。従っ
て、上記拡散距離を30μm以下に制御することによ
り、線路導体8間の最小線間距離を100μm以下、と
りわけ90μm以下として、線路導体8の高密度配線化
が可能となる。
【0033】更に、線路導体8の枠体7外側の部位に
は、外部電気回路と入出力端子5との高周波信号の入出
力を行なうためのFe−Ni−Co合金等の金属材料か
ら成るリード端子16が、銀ロウ等のロウ材で接合され
る。
【0034】また、平板部9は、アルミナを主成分とす
るセラミックスから成るのがよく、Cuを含有するメタ
ライズ層とMoを主成分とするメタライズ層から成る線
路導体8との同時焼結性の点で好ましい。このアルミナ
を主成分とするセラミックスは、相対密度が95%以
上、特に97%以上、更には99%以上の高緻密体から
形成されていることが好適であり、高熱伝導性と高強度
を具備するものとなる。更に、線路導体8との同時焼成
時に線路導体8の保形性を確保するためには、焼成温度
を1200〜1500℃の低温とするとともに相対密度
を95%以上に緻密化させることが好ましい。
【0035】従って、このような特性を有する入出力端
子5の誘電体としては、主成分としてアルミナを84〜
90重量%の割合で含有すると共に、上記焼成温度での
焼結性を高める点でMn化合物をMnO2換算で2〜6
重量%の割合で含有するものが好適である。
【0036】また、この誘電体中には、第3成分として
SiO2およびマグネシウム(Mg),カルシウム(C
a),ストロンチウム(Sr)等のアルカリ土類元素の
1種以上を酸化物として含有させるとよく、Cuを含有
するメタライズ層との同時焼結性を向上させ得る。その
含有量は、SiO2が2〜15重量%、上記同時焼結性
の点からは3〜10重量%がより好適である。また、ア
ルカリ土類元素は、酸化物換算で合計が0.1〜4重量
%が良く、更に同時焼結性の点からは0.2〜2.5重
量%が良い。更に、第4成分としてW,Mo,クロム
(Cr)等の金属を着色成分として2重量%以下の割合
で含有させても良い。
【0037】本発明では、Al23以外の成分は、Al
23主結晶相の粒界に非晶質相あるいは結晶相として存
在するが、熱伝導性を高めるうえで粒界中に助剤成分を
含有する結晶相が形成されていることが好ましい。ま
た、Al23主結晶相は、粒状または柱状の結晶として
存在するが、これら主結晶相の平均結晶粒径は1.5〜
5μmであることが好ましい。なお、主結晶相が柱状結
晶から成る場合、上記平均結晶粒径は短軸径に基くもの
である。この主結晶相の平均結晶粒径が1.5μm未満
であると高熱伝導化が難しく、5μmを超えると入出力
端子5に要求される強度が得難くなる。
【0038】また、立壁部10は、平板部9と同様の誘
電体から成り、その上面全面に線路導体8と同様のメタ
ライズ層が形成されると共に、枠体7の取付部6の内周
面に接合される面にもメタライズ層が形成されている。
このメタライズ層は、線路導体8等と同様の方法により
金属ペーストを所定パターンに印刷塗布し焼成すること
により形成される。このメタライズ層は、例えば、Wや
Mo等の金属粉末に有機溶剤、溶媒を添加混合して得た
金属ペーストを、平板部9用のセラミックグリーンシー
トに周知のスクリーン印刷法等により所定のパターンに
印刷塗布しておき、焼成することにより形成される。
【0039】かくして得られた入出力端子5は、Fe−
Ni−Co合金やCu−W合金等の金属材料から成る基
体4の上側主面に接合された枠体7の側部の取付部6に
銀ロウ等のロウ材により嵌着接合される。これにより、
枠体7の一部となって内外を気密に仕切ると共に枠体7
の内外を導通する導電路となる。
【0040】次に、本発明の半導体パッケージ1を構成
する入出力端子5の製造方法について、その一例を以下
の[1]〜[6]に具体的に説明する。
【0041】[1]先ず、入出力端子5の平板部9と立
壁部10を形成するために、主成分となるAl23原料
粉末として、平均粒径が0.5〜2.5μm、より好ま
しくは0.5〜2μmの粉末を用いる。これは、平均粒
径が0.5μm未満の場合、そのような微粉末は取り扱
いが難しく、また粉末製造のコストが高くなり、2.5
μmより大きくなると1500℃以下の低温での焼成が
困難となるからである。
【0042】[2]次に、Al23原料粉末に対して、
第2成分としてMnO2を2〜15重量%、より好まし
くは3〜10重量%の割合で添加する。また、第3成分
としてSiO2およびMgO,CaO,SrO等のアル
カリ土類元素の1種以上の酸化物を0.1〜4重量%、
より好ましくは0.2〜2.5重量%の割合で添加す
る。更に、第4成分としてW,Mo,Cr等の遷移金属
の金属粉末や酸化物粉末等を着色成分として金属換算で
2重量%以下の割合で添加する。
【0043】なお、これら各酸化物を添加する際は、酸
化物粉末以外に、焼成することにより酸化物を形成し得
る炭酸塩、硝酸塩、酢酸塩等で添加しても良い。
【0044】[3]その後、この混合粉末から周知の成
形方法によりシート状の成形体を作成する。具体的に
は、この混合粉末に有機バインダーや溶媒を添加して泥
しょうを調製した後、得られた泥しょうをドクターブレ
ード法によりシート状に成形する。あるいは、この混合
粉末に有機バインダーを添加し、プレス成形法や圧延成
形法により所定の厚さのシート状の成形体を作製する。
【0045】[4]次に、平均粒径が1〜10μmのC
u粉末を10〜70体積%、平均粒径が1〜10μmの
Wおよび/またはMo粉末を30〜90体積%の割合で
含有した導体ペーストAと、平均粒径が1〜10μmの
Mo粉末を70〜90重量%、平均粒径が1〜10μm
のMn粉末を2〜15重量%、SiO2粉末を5〜20
重量%、TiO2粉末を1〜10重量%の割合で含有し
た導体ペーストBを調製する。
【0046】先ず、この導体ペーストBを用いて、平板
部9用のシート状の成形体のリード端子接続部側表面に
スクリーン印刷法やグラビア印刷法等により線路導体8
となる配線パターンを印刷塗布する。次いで、リード端
子接続部側表面に形成した配線パターンに一部が重なる
ように、導体ペーストAを用いて、平板部9用のシート
状の成形体のワイヤーボンディング部側表面に、同様の
スクリーン印刷法やグラビア印刷法等により、線路導体
8となる配線パターンを印刷塗布する。その後、配線パ
ターンの重複部を加圧して所定厚さになるように微調整
する。
【0047】また、この導体ペースト中には、平板部9
の誘電体との密着性を高めるために、Al23粉末、ま
たは誘電体を構成する酸化物セラミックス成分と同一組
成のセラミック粉末を0.05〜2体積%添加すること
も可能である。
【0048】[5]その後、シート状の成形体から、平
板部9および立壁部10の形状のものを打ち抜き加工で
作製し、平板部9の上面に立壁部10を積層圧着し、こ
の積層体を非酸化性雰囲気中、焼成最高温度1200〜
1500℃で焼成一体化する。
【0049】このとき、焼成温度が1200℃より低い
と、酸化アルミニウム質焼結体の相対密度が95%以上
となるように緻密化できず、熱伝導性や強度が低下す
る。1500℃を超えると、導体ペースト中のWやMo
自体の焼結が進み、マトリックスであるCu中にW,M
oが均一に存在する均質な組織のメタライズ層が得られ
ず、低い抵抗値を維持することができなくなる。即ち、
ワイヤーボンディング部8a側の線路導体8のシート抵
抗を8mΩ/□以下とすることが困難になる。また、1
500℃を超えると、酸化物セラミックスの主結晶相の
粒径が大きくなって異常粒成長が発生したり、Cuがセ
ラミックス中に拡散する際の経路である粒界の長さが短
くなると共に、拡散速度も速くなる。その結果、拡散距
離を30μm以下に抑制することが困難となり、抵抗値
が増加することになる。従って、上記焼成温度は125
0〜1400℃の範囲がより好適である。
【0050】更に、焼成時の非酸化性雰囲気としては、
窒素、または窒素と水素の混合雰囲気であることが好ま
しい。特に、線路導体8中のCuの拡散を抑制する点
で、窒素および水素を含み、露点が10℃以下、特に−
10℃以下の非酸化性雰囲気が好ましい。この非酸化性
雰囲気にはアルゴンガス等の不活性ガスを混入しても良
い。この非酸化性雰囲気の露点が10℃より高いと、焼
成中に酸化物セラミックスと雰囲気中の水分とが反応し
て酸化膜を形成し、この酸化膜と導体中のCuが反応し
てしまい、線路導体8の低抵抗化の妨げとなるのみなら
ずCuの拡散を助長してしまうからである。
【0051】[6]その後、同時焼成された入出力端子
5の線路導体8に対して、無電解めっき法または電解め
っき法により、Au,Cu,Ti,NiおよびPdの群
から選ばれる少なくとも1種のメタライズ層を0.5〜
10μmの厚さで被着する。
【0052】そして線路導体8に対して、外部電気回路
と入出力端子5との高周波信号の入出力を行なうため
の、Fe−Ni−Co合金やCu−W等の金属材料から
成るリード端子16が銀ロウ等のロウ材で接合される。
【0053】本発明において、線路導体8の枠体7内側
の部位がCuを10〜70体積%、Wおよび/またはM
oを30〜90体積%含有するメタライズ層から成る
が、メタライズ層中のCu,W,Moの体積%は以下の
ようにして特定できる。即ち、このメタライズ層はCu
の融点(1083℃)以上の1200〜1500℃で平
板部9と同時焼成されるものであり、従ってCuより融
点が1000℃以上高いW,MoとCuとは固溶体を形
成しない。よって、メタライズ層はW粒子,Mo粒子の
間隔をCuが埋めた構成となり、Cu,W,Moの体積
%を特定することが可能となる。
【0054】具体的は以下のようになる。まず、一定量
の線路導体8試料の重量を測定した後、それに含有され
るCu成分のみを亜硫酸ナトリウム,塩酸または硫酸等
の酸で溶解する。処理液にCu成分が溶解し終えて酸処
理した線路導体8試料の重量が変化しなくなったのを確
認した後、酸処理後の線路導体8試料の重量を再度測定
し重量変化を算出する。Cuの比重8.94よりCuの
体積を算出する。酸処理後の線路導体8試料の重量か
ら、W(比重19.3)および/またはMo(比重1
0.22)の体積を算出する。Cu,W,Moのそれぞ
れの体積から体積%を算出する。
【0055】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。
【0056】
【発明の効果】本発明は、入出力端子の平板部の上面に
形成された線路導体は、枠体の内側の部位が銅を10〜
70体積%、タングステンおよび/またはモリブデンを
30〜90体積%含有するメタライズ層から成るととも
に枠体の外側の部位がモリブデンを主成分とするメタラ
イズ層から成り、これらのメタライズ層が立壁部の下面
で接続されて成ることにより、枠体外側の部位であるリ
ード端子接続部のMoを主成分とするメタライズ層が平
板部上面に強固に接合され、その結果、Moを主成分と
するメタライズ層上面に接続されたリード端子に外部応
力が加わってもメタライズ層ごと剥離したりせず、接続
信頼性が向上する。
【0057】また、枠体内側の部位であるワイヤーボン
ディング部がCuを10〜70体積%、Wおよび/また
はMoを30〜90体積%含有する低抵抗導体から成る
メタライズ層で構成され、リード端子接続部のMoを主
成分とするメタライズ層と電気的に接続されていること
から、ワイヤーボンディング部のCuがリード端子接続
部のメタライズ層に拡散して線路導体全体の導体抵抗が
低くなり、その結果高周波信号の透過損失が小さくな
る。
【0058】以上の結果、アルミナを主成分とする焼結
体と同時焼成でき、外部電気回路との電気的接続を行な
うためのリード端子に外力が加わっても、誘電体から成
る平板部上面に強固に接続されて剥離することがない線
路導体を有する入出力端子を具備した、高周波信号の伝
送特性に優れた半導体パッケージを実現できる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージにおける入出力端子
について実施の形態の例を示す斜視図である。
【図2】図1の入出力端子の断面図である。
【図3】本発明の半導体パッケージにおける入出力端子
について実施の形態の他の例を示す断面図である。
【図4】従来の半導体パッケージを示す分解斜視図であ
る。
【図5】従来の半導体パッケージにおける入出力端子の
斜視図である。
【図6】図5の入出力端子の断面図である。
【符号の説明】
1:半導体パッケージ 2:半導体素子 3:載置部 4:基体 5:入出力端子 6:取付部 7:枠体 8:線路導体 8a:ワイヤーボンディング部 8b:リード端子接続部 9:平板部 10:立壁部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に半導体素子が載置される載置
    部を有する基体と、前記上側主面に前記載置部を囲繞す
    るように取着され、側部に切欠き部または貫通孔から成
    る入出力端子の取付部が形成された枠体と、上面の一辺
    側から対向する他辺側にかけて形成された複数の線路導
    体を有する誘電体から成る平板部および該平板部の上面
    に前記複数の線路導体を間に挟んで接合された誘電体か
    ら成る立壁部から構成されると共に、前記取付部に嵌着
    されて前記半導体素子と外部電気回路とを電気的に接続
    する入出力端子とを具備した半導体素子収納用パッケー
    ジにおいて、前記線路導体は、前記枠体の内側の部位が
    銅を10〜70体積%、タングステンおよび/またはモ
    リブデンを30〜90体積%含有するメタライズ層から
    成るとともに前記枠体の外側の部位がモリブデンを主成
    分とするメタライズ層から成り、これらのメタライズ層
    が前記立壁部の下面で接続されて成ることを特徴とする
    半導体素子収納用パッケージ。
JP2001152590A 2001-05-22 2001-05-22 半導体素子収納用パッケージ Expired - Fee Related JP4530579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001152590A JP4530579B2 (ja) 2001-05-22 2001-05-22 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001152590A JP4530579B2 (ja) 2001-05-22 2001-05-22 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2002353353A true JP2002353353A (ja) 2002-12-06
JP4530579B2 JP4530579B2 (ja) 2010-08-25

Family

ID=18997230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001152590A Expired - Fee Related JP4530579B2 (ja) 2001-05-22 2001-05-22 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4530579B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005212017A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2020522728A (ja) * 2017-05-11 2020-07-30 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645041A (en) * 1987-06-29 1989-01-10 Shinko Electric Ind Co Manufacture of ceramic body having superconducting circuit pattern
JPH11176988A (ja) * 1997-12-15 1999-07-02 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005212017A (ja) * 2004-01-28 2005-08-11 Kyocera Corp 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法
JP2020522728A (ja) * 2017-05-11 2020-07-30 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品
JP7282688B2 (ja) 2017-05-11 2023-05-29 プランゼー エスエー 金属層を有する層状構造を備えたフレキシブル部品

Also Published As

Publication number Publication date
JP4530579B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
JP4530579B2 (ja) 半導体素子収納用パッケージ
JP2001102469A (ja) 半導体素子収納用パッケージ
JP3825310B2 (ja) 入出力端子、半導体素子収納用パッケージおよび半導体装置
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2003188300A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002289719A (ja) 半導体素子収納用パッケージ
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP2002329800A (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP2713841B2 (ja) 半導体素子収納用パッケージ
JP4291113B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2003234552A (ja) 配線基板
JP2000260896A (ja) 半導体素子収納用パッケージ
JP2735759B2 (ja) 半導体素子収納用パッケージ
JP2004140103A (ja) 配線基板
JP2740606B2 (ja) 半導体素子収納用パッケージ
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3464143B2 (ja) 電子部品収納用パッケージ
JP3462072B2 (ja) 電子部品収納用容器
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2002184889A (ja) 半導体素子収納用パッケージ
JP2004296788A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003234551A (ja) 配線基板
JPH05144965A (ja) 電子部品収納用パツケージ
JP2001185850A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees