JP2003188300A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003188300A
JP2003188300A JP2001383586A JP2001383586A JP2003188300A JP 2003188300 A JP2003188300 A JP 2003188300A JP 2001383586 A JP2001383586 A JP 2001383586A JP 2001383586 A JP2001383586 A JP 2001383586A JP 2003188300 A JP2003188300 A JP 2003188300A
Authority
JP
Japan
Prior art keywords
input
flat plate
output terminal
semiconductor element
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001383586A
Other languages
English (en)
Inventor
Yasuyoshi Kunimatsu
廉可 國松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001383586A priority Critical patent/JP2003188300A/ja
Publication of JP2003188300A publication Critical patent/JP2003188300A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】 【課題】 アルミナセラミックスと同等の強度と熱伝導
率とを有する入出力端子とすることができ、また入出力
端子の誘電体と同時焼成が可能でありインピーダンス整
合が容易で適正な線路幅を有する低抵抗の線路導体を形
成できるようにすること。 【解決手段】 上面に複数の線路導体8を有する誘電体
から成る平板部9および平板部9の上面に複数の線路導
体8を間に挟んで接合された誘電体から成る立壁部10か
ら構成されるとともに枠体7の取付部6に嵌着された入
出力端子5は、平板部9および立壁部10がAl23を主
成分としてMn23を2〜15重量%含有するとともに比
誘電率が8〜10であるアルミナ質焼結体から成り、平板
部9の厚さが0.15〜1mmである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信分野や無線
通信分野等で用いられる各種半導体素子を収納する半導
体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】従来の光通信やマイクロ波通信、ミリ波
通信等の分野で用いられ高い周波数で作動する各種半導
体素子を気密封止して収容する半導体素子収納用パッケ
ージ(以下、半導体パッケージという)1として、例え
ば光通信分野に用いられる光半導体パッケージを図4に
示す。
【0003】同図に示すように、光半導体パッケージと
しての半導体パッケージ1aは、一般に鉄(Fe)−ニ
ッケル(Ni)−コバルト(Co)合金や銅(Cu)−
タングステン(W)合金等の金属やアルミナ質焼結体
(アルミナセラミックス)等から成り、上面の略中央部
に半導体レーザ(LD)やフォトダイオード(PD)等
の光半導体素子等の半導体素子2が載置される載置部3
を設けた基体4を有する。この基体4は、略長方形の板
状であり、その対向する一対の辺部に外部の実装基板に
ネジ止めするためのネジ止め孔11が設けられている。
【0004】また、載置部3を囲繞するようにして基体
4の上面に銀ロウ等のロウ材を介して接合されるととも
に、基体4の長辺側に位置する両側部に半導体素子2と
外部電気回路とを電気的に接続する高周波信号入出力用
の入出力端子5を嵌着接合するための貫通孔または切欠
き部から成る取付部6が設けられた枠体7を有する。こ
の枠体7はFe−Ni−Co合金等の金属から成り、基
体4の短辺側に位置する一側部に光ファイバ12固定用の
筒状の光ファイバ固定部材(以下、固定部材という)18
が嵌着接合される貫通孔14が形成されている。
【0005】さらに、取付部6に嵌着された入出力端子
5と、枠体7の上面に取着された半導体素子2を気密に
封止する蓋体15とを具備する。
【0006】入出力端子5は、図2に示すように、上面
の1辺から対向する他辺にかけて形成された線路導体8
を有する誘電体から成る平板部9と、平板部9の上面に
線路導体8を間に挟んで接合された同様の誘電体から成
る立壁部10とから構成されている。また、入出力端子5
の線路導体8に略平行な側面には、線路導体8を擬似同
軸状に囲み接地導体として機能すると共に取付部6の内
周面に銀ロウ等のロウ材を介して接合させる接合媒体と
して機能する金属層8aが形成されている。線路導体8
の上面には、Fe−Ni−Co合金等の金属から成り、
銀ロウ等のロウ材で接合されると共に入出力端子5と外
部電気回路との電気的接続を行なうためのリード端子16
が接合される。
【0007】また、シールリング17が、枠体7の上面お
よび入出力端子5の上面に銀ロウ等のロウ材を介して接
合され、入出力端子5を挟持すると共に上面に蓋体15を
シーム溶接等により接合するための接合媒体として機能
する。
【0008】このような半導体パッケージ1aは、基体
4の載置部3に半導体素子2を錫(Sn)−鉛(Pb)
半田等の低融点ロウ材で載置固定させると共に、半導体
素子2の電極をボンディングワイヤ(図示せず)を介し
て入出力端子5の線路導体8に電気的に接続し、更に光
ファイバ12と半導体素子2との光軸を調整する。その
後、固定部材18の枠体7外側の端面に光ファイバ12を樹
脂等の接着剤で取着した金属ホルダ13を、金(Au)−
錫(Sn)等の低融点ロウ材で接合する。次に、基体4
と枠体7と蓋体15とから成る容器内部に半導体素子2を
気密に収容することにより、製品としての光半導体装置
となる。
【0009】このような光半導体装置は、外部の実装基
板上にネジ止めされた後、半導体素子2を外部電気回路
から供給される駆動用の高周波信号によって光励起さ
せ、励起したレーザ光等の光を光ファイバ12に授受させ
光ファイバ12内を伝送させることにより、大容量の情報
を高速に伝送できる光電変換装置として機能し、光通信
分野等に多用されている。
【0010】そして、この光半導体装置に用いられ、高
い周波数で駆動される半導体素子2を収容する半導体パ
ッケージ1aに用いられる入出力端子5としては、反射
損失を小さくして高い周波数の入出力信号を伝送するた
めに、小型化とともに高い気密性と高周波損失の少ない
ことが要求されている。その為に、入出力端子5を構成
する誘電体には、一般に比誘電率εが8〜10程度の酸化
アルミニウム(Al23)質焼結体等のセラミックスが
用いられていた。また、入出力端子5に形成される線路
導体8には。電気抵抗が比較的小さく、かつ上記セラミ
ックスと同時焼成により微細な配線パターンの形成が可
能なタングステン(W)などの高融点金属が採用されて
いた。
【0011】しかし、上記高融点金属から成る線路導体
8では、入出力端子5を小型化すると高い周波数での入
出力信号(高周波信号)の反射損失は防止できるもの
の、線路導体8の線幅を狭くしなければならず、よって
リード端子16の接合面積が小さくなってリード端子16が
線路導体8から剥れたり、また線路導体8の電気抵抗が
増加し、高周波信号の透過損失を招くことになる。
【0012】そこで、より低抵抗のCu、またはCuと
WやMoとを含む導体を用い、またアルミナ(Al
23)やムライト(3Al23・2SiO2)などの酸
化物セラミックスに、酸化マグネシウム(MgO)など
の周期律表の2a族元素酸化物とイットリア(Y23
などの周期律表の3a族元素酸化物とを含有させ、Cu
やAuなどの導体と同時焼成して配線パターンを形成す
ることが提案されている(従来例A:特開平7−15101号
公報参照)。
【0013】
【発明が解決しようとする課題】しかしながら、上記従
来例Aでは、セラミックスを低温焼成した場合に、入出
力端子5のεが3〜5程度に低下してしまい、線路導体
8の幅を小さくせざるを得なくなり、接合するリード端
子16の接合強度が低下したり、インピーダンス整合が困
難になるという問題点があった。
【0014】また、ガラスセラミックスなどの低温焼成
が可能なセラミックスを用いて平板部9および立壁部10
を作製し、導体としてCuを使用した構成の入出力端子
5を有する半導体パッケージも提案されている。しか
し、この場合においても同様の不具合が発生していた。
例えば、入出力端子5のεが例えば3程度に小さくなる
場合があり、このとき線路導体8のインピーダンスを所
望の値とするためにたとえ回路設計を最適にしたとして
も、平板部10の厚さを例えば0.5mm程度以下にしなけ
ればならない場合がある。この場合、ガラスセラミック
スはアルミナセラミックスに比べて強度が数分の一と小
さいことから、入出力端子5を枠体7にロウ付けすると
きに加わる熱により、枠体7とガラスセラミックスとの
熱膨張係数差に起因して発生する熱応力により、入出力
端子5のガラスセラミックスにクラックが発生し易いと
いう問題点があった。さらに、ガラスセラミックスは熱
伝導率がアルミナセラミックスに比べて数十%小さく、
これにより上記クラックの発生が助長されていた。
【0015】従って、本発明は上記問題点に鑑み完成さ
れたもので、その目的は、アルミナセラミックスと同等
の強度と熱伝導率とを有する入出力端子を作製でき、ま
た入出力端子の誘電体と同時焼成が可能でありインピー
ダンス整合が容易で適正な線路幅を有する低抵抗の線路
導体を入出力端子に形成できる半導体パッケージおよび
半導体装置を提供することにある。
【0016】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子が載置される載置部を有する基
体と、該基体の前記上面に前記載置部を囲繞するように
取着され、側部に切欠き部または貫通孔から成る入出力
端子の取付部が形成された金属製の枠体と、上面の一辺
側から対向する他辺側にかけて形成された複数の線路導
体を有する誘電体から成る平板部および該平板部の上面
に前記複数の線路導体を間に挟んで接合された誘電体か
ら成る立壁部から構成されるとともに前記取付部に嵌着
された入出力端子とを具備した半導体素子収納用パッケ
ージにおいて、前記入出力端子は、前記平板部および前
記立壁部がAl23を主成分としてMn23を2〜15重
量%含有するとともに比誘電率が8〜10であるアルミナ
質焼結体から成り、前記平板部の厚さが0.15〜1mmで
あることを特徴とする。
【0017】本発明は、入出力端子の平板部と立壁部を
構成する誘電体を、Al23を主成分としてMn23
2〜15重量%含有する組成としたことから、1500℃以下
の焼成温度で焼結体として緻密化され、同時に低融点の
金属からなる線路導体を同時焼成して形成することがで
きる。
【0018】また、入出力端子を構成する誘電体は、そ
の比誘電率εがAl23と同等の8〜10となる。これに
より、平板部の厚さを必要以上に薄くする必要がなく、
平板部の強度を保持することができる。この場合、入出
力端子の誘電体のεがアルミナセラミックスと同等にな
るのは、Mn23を含有したことでAl23結晶粒子の
粒界層にMn元素を含む高比誘電率の結晶相が生成され
ているからであると考えられ、従ってインピーダンスを
整合させるために入出力端子の平板部の厚さを例えば0.
5mm程度にすることができる。
【0019】さらに、平板部の厚さが0.15〜1mmであ
ることから、平板部の強度が保持され、基体や枠体との
熱膨張差によって平板部にクラックが入ったり平板部が
破損するのを防ぐとともに、隣接する線路導体で生じた
電界分布が重なり合って電気的なアイソレーション(分
離)が破れるのを防いで高周波信号を良好に伝送させる
ことができる。
【0020】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、前記載置部に載置固定されると
ともに前記入出力端子に電気的に接続された半導体素子
と、前記枠体の上面に接合された蓋体とを具備したこと
を特徴とする。
【0021】本発明は、上記の構成により、本発明の半
導体素子収納用パッケージを用いていることから、高周
波信号の伝送特性に優れるとともに小型化された半導体
装置となる。
【0022】
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図1は本発明の半導体パッケ
ージについて実施の形態の例を示す斜視図、図2は本発
明の半導体パッケージを構成する入出力端子の斜視図で
ある。図3は、隣り合う線路導体間または隣り合う入出
力端子間において電界のアイソレーションが破れている
様子を模式的に示した半導体パッケージの側面図であ
る。
【0023】なお、本発明の半導体パッケージ1全体の
基本構成は従来の半導体パッケージを示す図4と同様で
あり、共通する各部の詳細な説明は省略する。
【0024】本発明の半導体パッケージ1を構成する入
出力端子5は、図1,図2に示すように、略四角形の誘
電体板から成り、上面に1辺側から対向する他辺側にか
けて形成された複数の線路導体8を有する平板部9と、
その上面に線路導体8を間に挟んで接合された誘電体か
ら成る略直方体の立壁部10とから構成され、例えば線路
導体8はCuを含有するメタライズ層から成る。
【0025】このメタライズ層としては、例えばCuを
10〜70体積%ならびにWおよび/またはMoを30〜90体
積%の割合で含有して成るものが好ましい。線路導体8
の低抵抗化、誘電体との同時焼結性および線路導体8の
保形性のうえでは、例えばCuを40〜60体積%ならびに
Wおよび/またはMoを40〜60体積%とすることが良
く、この場合、シート抵抗を8mΩ/□以下に低減で
き、より好適である。Cuが10体積%未満であり、Wお
よび/またはMoが90体積%を超えると、線路導体8の
抵抗が高くなる。また、Cuが70体積%を超え、Wお
よび/またはMo量が30体積%未満になると、線路導体
8の保形性が低下し、線路導体8に滲み等が発生した
り、溶融したCuにより線路導体8が凝集して断線を生
じると共に、誘電体と線路導体8との熱膨張差により線
路導体8が剥離を生じ易くなる。
【0026】また、線路導体8に含まれるWおよび/ま
たはMoが平均粒径1〜10μmの球状あるいは数個の粒
子の焼結粒子としてCuから成るマトリックス中に分散
含有されていることが好適である。これは、平均粒径が
1μmより小さいと、線路導体8の保形性が劣化して多
孔質化し抵抗値が高くなるからである。他方、10μmを
超えると、Cuから成るマトリックスがWやMoの粒子
によって分断されて抵抗値が高くなったり、Cu成分の
分離により滲みが発生する恐れがある。好ましくは、W
および/またはMoの平均粒径は1.3〜5μmがよく、
より好ましくは1.3〜3μmが良い。
【0027】さらに、線路導体8の表面には、酸化によ
る腐食防止、ワイヤボンディング性、半田との濡れ性、
および線路導体8の低抵抗化のために、金(Au)、C
u、チタン(Ti)、ニッケル(Ni)およびパラジウ
ム(Pd)のうちの少なくとも1種からなる金属層が、
無電解めっき、電解めっき等によって被着されているこ
とが好ましい。特に、耐食性の向上と導体の抵抗低減の
点から、最表面はAuから成る金属層が被着されている
ことがより好ましい。
【0028】また、線路導体8中には、誘電体との密着
性を改善するために、誘電体を構成するセラミックスを
主成分としたセラミック成分、あるいは誘電体を構成す
る組成と同一組成のセラミック成分を0.05〜2体積%の
割合で含有させることが好ましい。
【0029】なお、本発明の入出力端子5においては、
例えばCuの融点を超える温度で誘電体と同時焼成する
と、線路導体8中のCu成分が誘電体中に拡散する場合
があるが、線路導体8の周囲の誘電体中へのCuの拡散
距離を30μm以下、特に10μm以下とすることが好まし
く、焼成温度、焼成時間等の焼成条件を制御することに
より拡散距離を制御できる。線路導体8中のCu成分の
誘電体中への拡散距離が30μmを超えると、線路導体8
同士の間の絶縁性が低下し、線路導体8としての信頼性
が低下する。従って、拡散距離を30μm以下に制御する
ことにより、線路導体8間の距離を100μm以下、とり
わけ90μm以下として、線路導体8の高密度配線化が可
能となる。
【0030】さらに、線路導体8の枠体7外側の部位に
は、外部電気回路と入出力端子5との高周波信号の入出
力を行なうための、Fe−Ni−Co合金等の金属から
成るリード端子16が、銀ロウ等のロウ材で接合される。
【0031】また、入出力端子5の平板部9および立壁
部10は、Al23を主成分としてMn23を2〜15重量
%含有するアルミナ質焼結体(アルミナセラミックス)
から成り、このアルミナセラミックスはCu−Wなどの
メタライズ層から成る線路導体8との同時焼結が可能で
あり好ましい。このアルミナセラミックスは、相対密度
が95%以上、特に97%以上、さらには99%以上の高緻密
体から成ることが好適であり、高熱伝導性と高強度を具
備するものとなる。
【0032】さらに、線路導体8との同時焼成時にその
保形性を維持するためには、焼成温度が1200〜1500℃の
低温であるとともに相対密度を95%以上に緻密化させる
ことが好ましい。
【0033】従って、このような特性を有する入出力端
子5の誘電体としては、主成分としてアルミナを84〜
90重量%の割合で含有すると共に、上記焼成温度での
焼結性を高める点でMnをMn23換算で2〜15重量%
の割合で含有するものが好適である。
【0034】また、この誘電体中には、第3成分として
SiO2およびマグネシウム(Mg),カルシウム(C
a),ストロンチウム(Sr)等のアルカリ土類元素の
1種以上を酸化物として含有させると、Cu含有導体と
の同時焼結性を向上させる上で好ましい。その含有量
は、SiO2は2〜15重量%がよく、同時焼結性の点か
ら3〜10重量%がより好適である。また、アルカリ土
類元素は、酸化物換算で合計が0.1〜4重量%が良く、
さらに同時焼結性の点から0.2〜2.5重量%が良い。さら
に、第4成分としてW,Mo,クロム(Cr)等の金属
を着色成分として2重量%以下の割合で含有させても良
い。
【0035】本発明では、Al23以外の成分は、Al
23主結晶相の粒界に非晶質相あるいは結晶相として存
在するが、熱伝導性を高めるうえで粒界中に助剤成分を
含有する結晶相が形成されていることが好ましい。この
Al23主結晶相は、粒状または柱状の結晶として存在
するが、これら主結晶相の平均結晶粒径は、15〜5.0μ
mであることが好ましい。なお、主結晶相が柱状結晶か
ら成る場合、上記平均結晶粒径は短軸径に基くものであ
る。この主結晶相の平均結晶粒径が15μm未満である
と、高熱伝導化が難しく、5.0μmを超えると、入出力
端子5の強度が低下する。
【0036】また、入出力端子5の立壁部10は、平板部
9と同様の誘電体から成り、その上面全面に線路導体8
と同様のメタライズ層が形成されると共に、枠体7の取
付部6の内周面に接合される面にもメタライズ層が形成
されている。このメタライズ層は、線路導体8等と同様
の方法により導体ペーストを所定パターンに印刷塗布し
焼成することにより形成される。このメタライズ層は、
例えば、WやMo等の金属粉末に有機溶剤、溶媒を添加
混合して得た導体ペーストを、平板部9用のセラミック
グリーンシートに周知のスクリーン印刷法等により所定
パターンに印刷塗布しておき、焼成することにより形成
される。
【0037】本発明において、平板部9の厚さは焼成後
において0.15〜1mmの範囲となるように設定される。
これは近時のFET(Field Effect Transistor)や
MMIC(Monolithic Microwave IC)などがもっ
とも多く使われている周波数帯(数百MHz〜5GH
z)において、図3に示すように入出力端子5間の電界
間のアイソレーション(分離)が、平板部9の厚さが1
mmを超えると損なわれ易くなるあるからであるととも
に、線路導体8の幅をリード端子の接合が可能な適正な
幅とすることができるためである。即ち、幅が1mmを
超えると、隣接する線路導体8の電気力線同士が互いに
重なり合い、重なった部分により線路導体8(入出力端
子5が複数ある場合入出力端子5)同士が互いに電気的
にアイソレーション(分離)されなくなる。
【0038】また、平板部9の厚さが0.15mm未満の場
合、金属から成る基体1や枠体2との熱膨張差により、
平板部9にクラックが入ったり平板部9が破損し易くな
るとともに、例えば50Ωにインピーダンスを整合するた
めに線路導体8の幅を小さくしなければならず、このと
き、たとえシート抵抗が小さい線路導体8を用いたとし
ても、この幅が小さくなることにより発熱し破断する場
合がある。従って、平板部9の厚さは0.15mmを下限と
する必要がある。但し、この厚さは従来のガラスセラミ
ックスからなる基体では強度が小さいために実現できな
かった厚さであるが、本発明において実現している。
【0039】かくして得られた入出力端子5は、Fe−
Ni−Co合金やCu−W合金等の金属から成る基体4
上面に接合された枠体7の側部の取付部6に銀ロウ等の
ロウ材により嵌着接合される。これにより、枠体7の一
部となって内外を気密に仕切ると共に枠体7の内外を導
通する導電路となる。
【0040】次に、本発明の半導体パッケージ1の入出
力端子5の製造方法についてその一例を具体的に説明す
る。
【0041】[1]入出力端子5の平板部9と立壁部10
を作製するために、主成分となるAl23原料粉末とし
て、平均粒径が0.5〜2.5μm、より好ましくは0.5〜2
μmの粉末を用いる。これは、平均粒径が0.5μm未満
の場合、そのような微粉末は取り扱いが難しく、また粉
末製造のコストが高くなり、2.5μmより大きくなると1
500℃以下の低温での焼成が困難となるからである。
【0042】[2]Al23原料粉末に対して、第2成
分としてMn23を2〜15重量%、より好ましくは3〜
10重量%の割合で添加する。また、第3成分としてSi
2およびMgO,CaO,SrO等のアルカリ土類元
素の1種以上の酸化物を0.1〜4重量%、より好ましく
は0.2〜2.5重量%の割合で添加する。さらに、第4成分
としてW,Mo,Cr等の遷移金属の金属粉末や酸化物
粉末等を着色成分として金属換算で2重量%以下の割合
で添加する。これらの各酸化物を添加する際は、酸化物
粉末以外に、焼成により酸化物を形成し得る炭酸塩、硝
酸塩、酢酸塩等で添加しても良い。
【0043】[3]この混合粉末から周知の成形方法に
よりシート状の成形体を作成する。具体的には、この混
合粉末に有機バインダーや溶媒を添加してスラリーを調
製した後、得られたスラリーをドクターブレード法によ
りシート状に成形する。または、この混合粉末に有機バ
インダーを添加し、プレス成形法や圧延成形法により所
定の厚さのシート状の成形体を作製する。
【0044】[4]平均粒径が例えば1〜10μmのCu
粉末を10〜70体積%、平均粒径が1〜10μmのWおよび
/またはMo粉末を30〜90体積%の割合で含有した導体
ペーストを調製する。この導体ペーストを用いて、平板
部9用のシート状の成形体の表面にスクリーン印刷法や
グラビア印刷法等により線路導体8となる配線パターン
を印刷塗布する。また、この導体ペースト中には、平板
部9の誘電体との密着性を高めるために、Al23
末、または誘電体を構成する酸化物セラミックス成分と
同一組成のセラミック粉末を0.05〜2体積%添加するこ
とも可能である。
【0045】[5]シート状の成形体から、平板部9お
よび立壁部10の成形体を打ち抜き加工で作製し、平板部
9の上面に立壁部10を積層圧着し、この積層体を非酸化
性雰囲気中、焼成最高温度が1200〜1500℃となる条件で
焼成一体化する。焼成温度が1200℃より低いと、酸化ア
ルミニウム質焼結体の相対密度が95%以上となるように
緻密化できず、熱伝導性や強度が低下する。1500℃を超
えると、とりわけ導体ペースト中のWやMo自体の焼結
が進み、マトリックスであるCu中にW,Moが存在す
る均質な組織の導体層が得られず、低い抵抗値を維持で
きなくなる。即ち、線路導体8のシート抵抗を8mΩ/
□以下とすることが困難になる。また、酸化物セラミッ
クスの主結晶相の粒径が大きくなって異常粒成長が発生
したり、Cuがセラミックス中に拡散する際の経路であ
る粒界の長さが短くなると共に、拡散速度も速くなる。
その結果、拡散距離を30μm以下に抑制することが困難
となり、抵抗値が増加することになる。
【0046】さらに、焼成時の非酸化性雰囲気として
は、窒素、または窒素と水素の混合雰囲気であることが
好ましい。とりわけ、線路導体8中のCuの拡散を抑制
する点で、窒素および水素を含み、露点が10℃以下、特
に−10℃以下の非酸化性雰囲気が好ましい。この非酸化
性雰囲気にはアルゴンガス等の不活性ガスを混入しても
良い。非酸化性雰囲気の露点が10℃より高いと、焼成中
に酸化物セラミックスと雰囲気中の水分とが反応して酸
化膜を形成し、この酸化膜と導体中のCuが反応して、
線路導体8の低抵抗化の妨げとなるのみならずCuの拡
散を助長する。
【0047】[6]同時焼成された入出力端子5の線路
導体8に対して、無電解めっき法、または電解めっき法
により、Au,Cu,Ti,NiおよびPdのうちの少
なくとも1種のメタライズ層を0.5〜10μmの厚さで被
着する。
【0048】そして、線路導体8に対して、外部電気回
路と入出力端子5との高周波信号の入出力を行なうため
の、Fe−Ni−Co合金やCu−W等の金属から成る
リード端子16が銀ロウ等のロウ材で接合される。
【0049】以上のように本発明は、入出力端子5がA
23を主成分としてMn23を2〜15重量%含有する
とともに比誘電率が8〜10であるアルミナ質焼結体から
成り、平板部9の厚さが0.15〜1mmであることによ
り、線路導体8のインピーダンス整合を容易に行うこと
ができ、また、入出力端子5の強度がアルミナセラミッ
クスと同等になっているため、クラックの発生を抑える
ことができる。また、入出力端子5に使用する導体に例
えばCu系材料を用いることにより、入出力端子5を非
磁性体で構成することを可能とし、磁界をほとんど発生
させることなく線路導体間の絶縁が十分な半導体パッケ
ージを提供することができる。
【0050】また、本発明の半導体パッケージの基体4
の載置部3に半導体素子2をロウ材,樹脂接着剤等によ
り載置固定し、半導体素子2の電極をボンディングワイ
ヤ等を介して入出力端子5の線路導体8に電気的に接続
し、Fe−Ni−Co合金等から成るシールリング17を
枠体7の上面および入出力端子5の上面に銀ロウ等のロ
ウ材を介して接合して入出力端子5を挟持すると共に、
シールリング17の上面にFe−Ni−Co合金等から成
る蓋体15をシーム溶接等により接合することにより、半
導体装置となる。
【0051】
【実施例】本発明の半導体パッケージの実施例について
以下に説明する。
【0052】(実施例)図2の本発明の入出力端子5を
以下のように構成した。平板部9および立壁部10を、A
23を88.6重量%、Mn23を5.7重量%、SiO2
5.3重量%、およびMgO,CaO,SrO2等のアルカ
リ土類元素酸化物を0.4重量%含むとともに、相対密度
が97%のアルミナ質焼結体によって作製した。平板部9
の上面の線路導体8は、Cuを50体積%、Wを50体積%
の割合で含有し、シート抵抗が4mΩ/□であるものと
した。また、Wの平均粒径は1.5μmであった。線路導
体8の表面には、厚さ2μmのAu層を電解めっき法で
形成した。
【0053】この入出力端子5間のアイソレーションの
大きさを、GaAsFETから成る半導体素子2を2個
用い、それぞれの半導体素子2に対応する入出力端子5
を2個用いた半導体パッケージ1について、2.4GHz
の高周波信号を入力した場合の平板部9の厚さとアイソ
レーションとの関係を求めた。また、線路導体8の幅は
インピーダンス整合等を考慮して設定した。隣り合う入
出力端子5間の間隔は一般的な値である1.27mm、2.54
mmとした。評価結果を表1に示す。なお、表1でアイ
ソレーションの値は各試料番号の10サンプルについて測
定した結果の平均値を示している。
【0054】
【表1】
【0055】表1より、平板部9の厚さが0.15mm未満
になると、平板部9が薄くなり過ぎて熱応力で破壊され
たり、またインピーダンス整合を行うために線路導体8
の幅を小さくせざるを得ず、その結果、発生する熱によ
り線路導体8が破断される場合があった。また、入出力
端子5間の間隔の大きさにかかわらず、平板部9の厚さ
が1.00mmを超えるとアイソレーションが−20dB程度
を超えて劣化し、また、線路導体8の単位長さ当りの電
気的容量が小さくなるのでインピーダンス整合のために
線路導体8の幅を大きくしなければならなくなり、よっ
てアイソレーションを劣化させないように平板部9の幅
を大きくせざるを得ず、半導体パッケージ全体が大型化
するという不具合が発生した。従って、平板部9の厚さ
は0.15〜1mmとする必要があることが判明した。
【0056】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内で種々の変更を施
すことは何等支障ない。
【0057】
【発明の効果】本発明は、上面に複数の線路導体を有す
る誘電体から成る平板部および平板部の上面に複数の線
路導体を間に挟んで接合された誘電体から成る立壁部か
ら構成されるとともに枠体の取付部に嵌着された入出力
端子は、平板部および立壁部がAl23を主成分として
Mn23を2〜15重量%含有するとともに比誘電率が8
〜10であるアルミナ質焼結体から成り、平板部の厚さが
0.15〜1mmであることにより、入出力端子の平板部と
立壁部を構成する誘電体を、1500℃以下の焼成温度で緻
密化された焼結体として作製でき、同時に低融点の金属
からなる線路導体を同時焼成して形成することができ
る。
【0058】また、入出力端子を構成する誘電体は、そ
の比誘電率εがAl23と同等の8〜10となる。これに
より、平板部の厚さを必要以上に薄くする必要がなく、
平板部の強度を保持することができる。この場合、入出
力端子の誘電体のεがアルミナセラミックスと同等にな
るのは、Mn23を含有したことでAl23結晶粒子の
粒界層にMn元素を含む高比誘電率の結晶相が生成され
ているからであると考えられ、従ってインピーダンスを
整合させるために入出力端子の平板部の厚さを例えば0.
5mm程度にすることができる。
【0059】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されるととも
に入出力端子に電気的に接続された半導体素子と、枠体
の上面に接合された蓋体とを具備したことにより、本発
明の半導体素子収納用パッケージを用いていることか
ら、高周波信号の伝送特性に優れるとともに小型化され
たものとなる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の例を示す分解斜視図である。
【図2】本発明の半導体パッケージにおける入出力端子
の斜視図である。
【図3】本発明の半導体パッケージにおいて線路導体間
または入出力端子間のアイソレーションを説明するため
の側面図である。
【図4】従来の半導体パッケージの分解斜視図である。
【符号の説明】
1:半導体パッケージ 2:半導体素子 3:載置部 4:基体 5:入出力端子 6:取付部 7:枠体 8:線路導体 9:平板部 10:立壁部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子が載置される載置部を
    有する基体と、該基体の前記上面に前記載置部を囲繞す
    るように取着され、側部に切欠き部または貫通孔から成
    る入出力端子の取付部が形成された金属製の枠体と、上
    面の一辺側から対向する他辺側にかけて形成された複数
    の線路導体を有する誘電体から成る平板部および該平板
    部の上面に前記複数の線路導体を間に挟んで接合された
    誘電体から成る立壁部から構成されるとともに前記取付
    部に嵌着された入出力端子とを具備した半導体素子収納
    用パッケージにおいて、前記入出力端子は、前記平板部
    および前記立壁部がAl23を主成分としてMn23
    2〜15重量%含有するとともに比誘電率が8〜10である
    アルミナ質焼結体から成り、前記平板部の厚さが0.15〜
    1mmであることを特徴とする半導体素子収納用パッケ
    ージ。
  2. 【請求項2】 請求項1記載の半導体素子収納用パッケ
    ージと、前記載置部に載置固定されるとともに前記入出
    力端子に電気的に接続された半導体素子と、前記枠体の
    上面に接合された蓋体とを具備したことを特徴とする半
    導体装置。
JP2001383586A 2001-12-17 2001-12-17 半導体素子収納用パッケージおよび半導体装置 Pending JP2003188300A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001383586A JP2003188300A (ja) 2001-12-17 2001-12-17 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001383586A JP2003188300A (ja) 2001-12-17 2001-12-17 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2003188300A true JP2003188300A (ja) 2003-07-04

Family

ID=27593583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001383586A Pending JP2003188300A (ja) 2001-12-17 2001-12-17 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003188300A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128588A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
CN103329260A (zh) * 2011-07-26 2013-09-25 京瓷株式会社 半导体元件收纳用封装体、具备其的半导体装置及电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001097767A (ja) * 1999-09-30 2001-04-10 Kyocera Corp アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法
JP2001185636A (ja) * 1999-12-27 2001-07-06 Kyocera Corp 半導体素子収納用パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001097767A (ja) * 1999-09-30 2001-04-10 Kyocera Corp アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法
JP2001185636A (ja) * 1999-12-27 2001-07-06 Kyocera Corp 半導体素子収納用パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128588A (ja) * 2004-09-28 2006-05-18 Kyocera Corp 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP4514595B2 (ja) * 2004-09-28 2010-07-28 京セラ株式会社 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
CN103329260A (zh) * 2011-07-26 2013-09-25 京瓷株式会社 半导体元件收纳用封装体、具备其的半导体装置及电子装置
US20140008780A1 (en) * 2011-07-26 2014-01-09 Mahiro Tsujino Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
US8952518B2 (en) * 2011-07-26 2015-02-10 Kyocera Corporation Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same

Similar Documents

Publication Publication Date Title
US20030034554A1 (en) Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2003188300A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001102469A (ja) 半導体素子収納用パッケージ
JP2005243970A (ja) 複合回路基板
JP4530579B2 (ja) 半導体素子収納用パッケージ
JP3566508B2 (ja) 高周波素子収納用パッケージ
JP3398315B2 (ja) 高周波素子収納用パッケージ
JP3426878B2 (ja) 配線基板の実装構造
JP4000093B2 (ja) 入出力端子、入出力端子の製造方法、入出力端子を用いた半導体素子収納用パッケージおよび半導体装置
JP3825310B2 (ja) 入出力端子、半導体素子収納用パッケージおよび半導体装置
JP3881606B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4210207B2 (ja) 高周波用配線基板
JP2002280473A (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2002289719A (ja) 半導体素子収納用パッケージ
JP3612292B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP3914764B2 (ja) 光半導体装置
JP2003234552A (ja) 配線基板
JP3838888B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004140103A (ja) 配線基板
JP2002329800A (ja) 半導体素子収納用パッケージ
JPH1168260A (ja) 配線基板
JP2003234551A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018