JP4959079B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ Download PDF

Info

Publication number
JP4959079B2
JP4959079B2 JP2001298549A JP2001298549A JP4959079B2 JP 4959079 B2 JP4959079 B2 JP 4959079B2 JP 2001298549 A JP2001298549 A JP 2001298549A JP 2001298549 A JP2001298549 A JP 2001298549A JP 4959079 B2 JP4959079 B2 JP 4959079B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
package
housing
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001298549A
Other languages
English (en)
Other versions
JP2003104772A (ja
Inventor
成樹 山田
安彦 吉原
政信 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001298549A priority Critical patent/JP4959079B2/ja
Publication of JP2003104772A publication Critical patent/JP2003104772A/ja
Application granted granted Critical
Publication of JP4959079B2 publication Critical patent/JP4959079B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、内部に半導体素子を収納するための半導体素子収納用パッケージに関する。
【0002】
【従来技術】
近年、半導体素子の高集積化に伴い、半導体装置から発生する熱も増加している。半導体装置の誤作動を少なくするためには、このような熱を装置外に放出可能な配線基板が必要とされ、配線基板の高熱伝導化が求められている。
【0003】
一方、演算速度の高速化により、信号の遅延が問題となり、導体損失の小さいこと、つまり低抵抗の導体を用いること及び伝送ロスを小さくするために低誘電損失であることが要求されている。
【0004】
そこで、本出願人は、上記の熱的特性と電気特性とを同時に解決する方法として、先にアルミナを主成分とし、マンガン化合物をMnO2換算で2.0〜10.0質量%の割合で含有する相対密度が95%以上のセラミックスからなる絶縁基体と、該絶縁基体の少なくとも表面に該絶縁基体との同時焼成によって形成され、Cuを10〜70体積%、W及び/又はMoを30〜90体積%の割合で含有し、かつ銅からなるマトリックス中にタングステン及び/またはモリブデンが平均粒径1〜10μmの粒子として分散含有してなる導体層とから成る配線基板を特開2000−22338号公報で提案した。
【0005】
この配線基板によれば、絶縁基体がアルミナ質焼結体等から成り、かつ相対密度が高く緻密であるため熱伝導率が10W/mK以上と高く、また、導体層が低抵抗の銅を含有するためシート抵抗を8mΩ/□以下と低くすることができるため、放熱性に優れ、信号遅延が少ない配線基板を実現した。
【0006】
【発明が解決しようとする課題】
しかしながら、特開2000−22338号公報に記載の配線基板は、アルミナ純度が88〜96%と比較的高いため、曲げ強度は400MPa以上と強く、比較的大型の配線基板として好適に用いることができるものの、ヤング率が300GPaよりも高いため、最近の半導体素子搭載用部品等の小型化・低背化に伴う封止金具等の接合に用いる部品も薄壁化が進み、熱膨脹差に起因する応力によるセラミック部品の破壊あるいは、実装時の破壊が発生するという問題が起こってきた。
【0007】
従って、本発明は、小型化・低背化に伴う金具封止を行っても破壊し難い半導体素子収納用パッケージを提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明は、アルミナの純度を低くし、焼結助剤の比率を調整して結晶相を制御し、且つ異常粒子成長を抑制することにより、熱伝導率、曲げ強度の低下を防ぎながら、ヤング率を低減することができるという知見に基づくものであり、その結果、小型・低背化に伴う金具封止を行っても破壊を防止することができる。
【0009】
即ち、本発明の半導体素子収納用パッケージは、底部を構成する底部絶縁層と、側壁を構成する壁面絶縁層と、該壁面絶縁層上にメタライズ層を介して接合された金具と、ロウ材を介して金具と接合される蓋体とを備え、前記底部絶縁層および前記壁面絶縁層は、アルミナを主結晶相とし、Mn及びSiを酸化物換算で12〜25質量%の割合で含有し、前記Mn及びSiの酸化物換算での比率Mn/SiOが0.5〜2、周期律表2a族元素を酸化物換算で2質量%以下含み、相対密度が95%以上、強度が400MPa以上、ヤング率が300GPa以下、熱伝導率が10W/mK以上であるアルミナ質焼結体からなることを特徴とするものである。
【0010】
特に、前記アルミナ質焼結体は、1〜60GHzにおける誘電損失が30×10−4以下であることが好ましい。これにより、特に高周波用途の材料としても適用することができる。
【0013】
特に、前記底部絶縁層及び/又は前記壁面絶縁層の内部及び/又は表面にAu、Ag、Cu及びPtの少なくとも1種と、W、Mo及びReの少なくとも1種とを含んでなる導体層が設けられていることが好ましい。これにより、導体層のシート抵抗を導体厚み15μm換算で8mΩ/□以下にすることが可能となり、導体層の導体抵抗が低くなった結果、導体損失の低減が図れるため、高周波用途として好適に適応できる。
【0014】
また、前記メタライズ層が、Mo及び/又はWを主成分とし、アルミナを含んでなるとともに、前記メタライズ層上に、Cu又はNiからなるメッキ層とAg及びCuを主成分とロウ材とがこの順に設けられた接合層を備えることが好ましい。これにより、外部信号入力端子の接合信頼性を向上でき、金属板等からなる蓋体の接合により放熱性が向上できる。
【0015】
【発明の実施の形態】
本発明の半導体素子収納用パッケージは、底部を構成する底部絶縁層と、側壁を構成する壁面絶縁層と、該壁面絶縁層上にメタライズ層を介して接合された金具と、ロウ材を介して金具と接合される蓋体とを備え、前記底部絶縁層および前記壁面絶縁層は、アルミナを主結晶相とし、Mn及びSiを酸化物換算で総量を12〜25質量%の割合でそれぞれ含み、前記Mn及びSiの酸化物換算での比率Mn/SiOが0.5〜2、周期律表2a族元素を酸化物換算で全量中2質量%以下含み、相対密度が95%以上、強度が400MPa以上、ヤング率が300GPa以下、熱伝導率が10W/mK以上であるアルミナ質焼結体からなることが重要である。
【0016】
Mn及びSiの総量が酸化物換算で12質量%に満たないと、焼結不足になり、また、25重量%を越えると、曲げ強度が低下する。また、Mn23/SiO2比が0.5に満たないと焼結性が悪くなり、また、2を越えると、外観が悪くなる。さらにまた、周期律表2a族元素を酸化物換算で全量中2質量%を越えると、焼結阻害が問題となる。
【0017】
また、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体は、相対密度が95%以上、強度が400MPa以上、ヤング率が300GPa以下、熱伝導率が10W/mK以上であることも重要である。
【0018】
相対密度が95%に満たない場合、熱伝導率の低下及び曲げ強度の劣化が問題となる。熱放散性劣化を防ぐために、相対密度は、特に98%以上、更には99%以上であることが好ましい。
【0019】
また、強度が400MPaに満たない場合、金具等を接合した際に、磁器の破壊が問題となる。より小型化、薄壁化に対応するのため、特に450MPa以上であることが好ましい。
【0020】
さらに、ヤング率が300GPaを越える場合、金具接合等による応力緩和の低下が問題となる。金具接合時のロウ材量のマージンをとるため、特に250〜280GPaであることが好ましい。
【0021】
さらにまた、熱伝導率が10W/mKに満たない場合、半導体素子からの放熱性の低下が問題となる。高発熱部品へ対応するため、特に12W/mK以上であることが好ましい。
【0022】
また、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体の1〜60GHzにおける誘電損失が30×10−4以下、特に、20×10−4以下であることが好ましい。このように、高周波領域においても低誘電損失であるため、高周波領域においても信号の遅延等の問題を起こすことを抑制できる
【0023】
このようなアルミナ焼結体は、高周波電気特性に優れ、高熱伝導、高強度、低ヤング率という特徴を有し、光部品、車載用部品、携帯通信用部品、及び情報産業用部品に好適に用いることができる。
【0024】
次に、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体の製造方法について説明する。
【0025】
まず、アルミナ原料粉末として、純度99%以上、平均粒径が0.5〜2.5μm、特に1μm〜2μmの粉末を準備する。平均粒径が0.5μmよりも小さいと、粉末の取扱いが容易ではなく、また、粉末のコストが高くなり、2.5μmよりも大きいと、1500℃以下の温度で焼成することが難しくなる傾向があるためである。
【0026】
また、第2成分として、純度99%以上、平均粒径0.5〜5μmのMn23粉末及び純度98%以上、平均粒径0.5〜5μmのSiO2粉末を準備する。そして、アルミナ粉末に対して、Mn23粉末及びSiO2粉末をそれぞれ全量中4〜16質量%、特に6〜12質量%の割合で添加する。そして、これらの合計量が12〜25質量%となるように混合することが重要である。
【0027】
このとき、Mn23/SiO2比が0.5〜2であることが重要である。この比が0.5に満たないとアルミナ自体の焼結性が劣化し未焼結となり、また、2を越えると余分な結晶相が生成し、シミ等の発生により外観上の問題が生じる事となる。そして、強度の安定性のため、比は特に0.8〜1.2が好ましい。
【0028】
さらに、所望により、第3成分として、Mg、Ca、Sr等の周期律表第2a族元素のうち少なくとも1種の酸化物粉末を0.4〜質量%加えることができる。また、第4成分としてW、Mo及びCrなどの遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で2質量%以下の割合で添加しても良い。
【0029】
なお、上記酸化物の添加にあたっては、酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩などとして添加してもよい。
【0030】
そして、これらの粉末を混合し、得られた混合粉末から周知の成形方法によって成形体を作製する。例えば、上記混合粉末に有機バインダーや溶媒を添加してスラリーを調製した後、ドクターブレード法によって形成したり、混合粉末に有機バインダーを加え、プレス成形、圧延成形等により所定の厚みのシート状成形体を作製できる。
【0031】
なお、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体は、配線基板として好適に用いられるものであるため、その場合にはドクターブレード法等の方法によってシート状成形体を作製し、所望により各シート状成形体にヴィアホールを作成した後、成形体の表面及びヴィアホールに導体ペーストを塗布又は充填し、各成形体を積層して積層体を作することができ、この積層体を焼成する。
【0032】
得られた成形体は、1200〜1500℃の温度で焼成することが重要である。焼成温度が1200℃より低い場合、相対密度95%以上まで緻密化できず、その結果、熱伝導性や強度が低下する。また、1500℃よりも高いと、異常粒子成長が起こり強度劣化という問題が生じる。特に、内部及び/又は表面に導体層を有する場合、W又はMo等の高融点金属自体の焼結が進み、Cu等の低融点金属が流動して均一組織を維持できなくなり、その結果、低抵抗を維持することが困難となるとともに、アルミナ主結晶相の粒径が大きくなり過ぎて異常粒成長が発生し、焼結体中への銅等の低融点金属の拡散が促進され、マイグレーションという問題が発生する。
【0033】
緻密化を十分に行い、且つ低抵抗、高強度を維持するため、特に1250〜1400℃が好ましい。
【0034】
焼成雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気である非酸化性雰囲気が望ましいが、特に、導体層中の銅の拡散を抑制する上では、水素及び窒素を含む非酸化性雰囲気が望ましい。なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。
【0035】
また、焼成雰囲気の露点が高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅含有導体の銅が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、銅の拡散を助長する傾向があるため、露点は+30℃以下、特に+25℃以下であることが好ましい。
【0036】
このような方法で作製したアルミナ質焼結体は、相対密度が95%以上、強度が400MPa以上、ヤング率が300GPa以下、熱伝導率が10W/mK以上の特性を有し、高周波用部品、高気密封止部品及び携帯端末用部品等に好適に用いることができる。
【0037】
次に、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体を用いて作製した配線基板を、図1を用いて説明する。図1は、本発明の半導体素子収納用パッケージを構成する配線基板の構造を示す断面図である。
【0038】
図1によれば、配線基板1は、上記のアルミナ質焼結体からなる絶縁層2複数の絶縁層2と、導体層3と、導体層3の上に設けられたメッキ層と、絶縁層2の上に設けられたメタライズ層5と、メタライズ層5と接合されてなる金具6とから構成されている。
【0039】
絶縁層2は、半導体素子を搭載、支持する基体として作用し、上記アルミナ質焼結体を用いることが重要である。これにより、金具6の封止を行っても破壊しにくい配線基板1を実現できる。特に、絶縁層2は、半導体素子の内部で発生した熱を外部に効率良く排出するため、10W/mK以上の熱伝導率を有する。
【0040】
絶縁層2は、底部にあって、主として半導体素子を支持し、導体層3を具備している底部絶縁層2aと、側壁として壁面を構成している壁面絶縁層2bとで構成されている。その熱伝導性および高強度化を達成する上では、相対密度95%以上、特に98%以上、更には99%以上の高緻密体から構成されるものであることが望ましい。
【0041】
導体層3は、積層されて一体化した底部絶縁層2aの内部に存在する内部導体層3aと、ヴィアホールに充填されてなるヴィア3bと、底部絶縁層2aの表面に設けられた表面導体層3cとで構成されている。
【0042】
また、導体層3は、配線基板1に搭載された半導体素子の電極を、ボンディングワイヤ等を介して接続させる接続パッドとして作用するとともに、この半導体素子の電極を外部電気回路に接続させるための導電路として作用する。
【0043】
導体層3は、Au、Ag、Cu及びPtのうち少なくとも1種の低融点金属とW、Mo及びReのうち少なくとも1種の高融点金属とを含むことが重要である。高融点金属は、同時焼成において保形性を維持するために用いられ、また、低融点金属は、導体層が低い電気抵抗を発現するために用いられる。従って、これらの金属を用いることによって、
これらの中で、低融点金属では、熱伝導率が高く、かつ低コストである点でCuが最も望ましく、高融点金属では、焼成の際に低融点金属、特にCuとの反応が起こりにくく、電気抵抗を低くできるため、Wが最も望ましい。
【0044】
例えば、Cuを10〜70体積%、特に40〜60体積%、Wを30〜90体積%、特に40〜60体積%の割合で含有することが、導体層3の低抵抗化と同時焼成後の導体層3、特に表面導体層3cの保形性を維持するために好ましい。Cuが10体積%よりも少なく、Wが90体積%よりも多いと、導体層3のシート抵抗が高くなり、また、Cuが70体積%よりも多く、Wが30体積%よりも少ないと、導体層3、特に表面導体層3cの同時焼成後の保形性が低下し、にじみ等が発生したり、溶融したCuによって凝集して導体層3、特に表面導体層3cに断線が生じるとともに、絶縁層2と導体層3の熱膨張係数差により導体層3の剥離が発生しやすいためである。
【0045】
また、上記の高融点金属の平均粒径を1〜10μmの球状又は数個の粒子による凝集粒子としてCuからなるマトリックス中に分散含有していることが望ましい。高融点金属の平均粒径が1μmよりも小さい場合、表面導体層3cの保形性が悪くなるととともに組織が多孔質化し導体層3の抵抗も高くなり、10μmを越えると銅のマトリックスがWやMoの粒子によって分断されてしまい導体層3の抵抗が高くなる、あるいは銅成分が分離してにじみなどが発生するためである。W及び/又はMoは平均粒径1.3〜5μm、特に1.3〜3μmの大きさで分散されていることが最も望ましい。
【0046】
さらに、導体層3には、絶縁層2との密着性を改善するために、絶縁層2に含まれる成分を0.05〜2体積%の割合で含有させることも可能である。
【0047】
メッキ層4は、表面導体層3cの上に被着され、表面導体層3cとメッキ層4とは拡散接合されることが好ましく、これにより、導体層3とメッキ層4とは一体化し、高融点金属と低融点金属とを含む第1メッキ層とほぼ低融点金属からなる第2メッキ層との2層構造とすることが、メッキ層4と導体層3との接合に関する信頼性を向上するために好ましい。
【0048】
本発明によれば、メタライズ層5は、絶縁層2と封止用金具6を、ロウ材7を介して強固に接合させる作用をする。このメタライズ層5は、高融点金属のW及び/又はMoを主成分とし、絶縁層2との接合強度をより高めるため、絶縁層2の助剤成分が拡散するようにアルミナを含むことが好ましい。
【0049】
また、金具6は、Fe−Ni−Co合金、Cu等の金属からなり、配線基板1に搭載された半導体素子を外部雰囲気から気密封止するための蓋体を接合するために用いられる。この金具6は、絶縁層2上に形成されたメタライズ層5の表面に接合層7を介して接合される。
【0050】
この接合層7は、メタライズ層5との濡れ性を高めるため、メタライズ層5の表面に、まずCu又はNiからなるメッキ層を形成し、次いでAg及びCuを主成分とするロウ材層を設けてなるものである。特に、これらの接合の信頼性を高めるため、加熱してメタライズ層とメッキ層、メッキ層とロウ材層との間でそれぞれ拡散接合されていることが好ましい。
【0051】
以上のような構成を有する本発明の半導体素子収納用パッケージを構成する配線基板は、金具封止を行っても破壊やクラック発生を防止でき、且つ放熱特性に優れ、信号遅延が無く、小型化対応及び高周波対応に優れた配線基板を実現でき、特に、半導体素子等のデバイスを収納するためのパッケージや混成集積回路基板等に好適に用いることができる。
【0052】
次に、本発明の半導体素子収納用パッケージを構成する配線基板の製造方法を説明する。
【0053】
まず、絶縁層2を作成するため、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体を作製するのと同様に、原料粉末を作製し、ドクターブレード法等によってシート状成形体(以下グリーンシートと言う)を作製する。
【0054】
各グリーンシートに対して、所望によりヴィアホールを作成した後、成形体の表面及びヴィアホールに導体ペーストをスクリーン印刷、グラビア印刷等の手法によって塗布又は充填する。
【0055】
ここで用いる導体ペーストは、導体成分として、平均粒径が1〜10μmのAu、Ag、Cu及びPtのうち少なくとも1種からなる低融点金属粉末を10〜70体積%、特に40〜60体積%と、平均粒径が1〜10μmのW、Mo及びReのうち少なくとも1種からなる高融点金属粉末を30〜90体積%、特に40〜60体積%とを混合して調整したものである。なお、前記導体ペースト中には、絶縁層2との密着性を高めるために、アルミナ粉末や、絶縁層2を形成する酸化物セラミックス成分と同一の組成物粉末を更に0.05〜2体積%の割合で添加することも可能である。
【0056】
メタライズ層5を形成するため、平均粒径が1〜10μmのW及び/又はMoを80〜98体積%、特に85〜90体積%の割合で含み、さらにこの混合粉末に対して、アルミナを加えてメタライズペーストを調整し、このペーストを各シート状絶縁層にスクリーン印刷、グラビア印刷等の手法によって積層体の表面に印刷塗布する。
【0057】
そして最後に、すべてのグリーンシートを位置合わせして積層圧着した後、この積層体を、この焼成を、非酸化性雰囲気中、焼成最高温度が1200〜1500℃の温度となる条件で焼成する。
【0058】
このときの焼成温度が1200℃より低いと、アルミナ絶縁基体が相対密度95%以上まで緻密化できず、熱伝導性や強度が低下し、1500℃よりも高いと、W及びMo自体の焼結が進み、Cuとの均一組織を維持できなく、強いては低抵抗を維持することが困難となりシート抵抗が高くなってしまう。また、アルミナ主結晶相の粒径が大きくなり、銅が絶縁層2中へ拡散し、絶縁性が低下するため、特に1250〜1400℃が好ましい。
【0059】
また、この焼成時の非酸化性雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気であることが望ましいが、特に、導体層3中の低融点金属の拡散を抑制する上では、水素及び窒素を含み露点+30℃以下、特に+25℃以下の非酸化性雰囲気であることが望ましい。なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。焼成時の露点が+10℃より高いと、焼成中に酸化物セラミックスと雰囲気中の水分とが反応し酸化膜を形成し、この酸化膜と銅含有導体の銅が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、銅の拡散を助長してしまうためである。
【0060】
また、このような導体層3とメッキ層4との間の拡散接合は、例えば、導体層3の表面にCuからなるメッキ層4を被着させた後、配線基板1を、非酸化雰囲気中、Cuの融点(1092℃)付近の温度、例えば900℃〜1100℃、より好ましくは950℃〜1040℃で熱処理することにより行うことができる。この拡散接合により、導体層3とメッキ層4の接合強度が向上し、搭載素子、外部接続端子との接合信頼性が向上する。
【0061】
このように構成された配線基板は、内部に半導体素子を搭載し、蓋体で封止することができる。例えば、図2に示したように、配線基板1の半導体素子搭載部に半導体素子8を搭載するとともにこの半導体素子8の各電極を導体層3にボンディングワイヤを介して電気的に接続し、しかる後、配線基板1の上面に金属やセラミックスから成る椀状の蓋体9をガラスや樹脂、ロウ材等の封止材を介して接合させ、配線基板1と蓋体9とから成る容器内部に半導体素子8を気密に収容することによって製品としての半導体装置が完成し、半導体素子8は導体層3等を介して外部電気回路に接続されることとなる。
【0062】
【実施例】
平均粒径1.8μmのアルミナ粉末、平均粒径3.5μmのMn23、平均粒径1.2μmのSiO2及び平均粒径2μmの2a族元素の酸化物(SrO、CaO、MgO)を表1の組成で混合し、さらに、成形用有機樹脂(バインダー)としてアクリル系バインダーと、トルエンを溶媒として混合してスラリーを調製した後、ドクターブレード法にて厚さ250μmのシート状成形体(以下グリーンシートと言う)を作製した。
【0063】
作製したシートを複数枚積層して成形体を得た。この積層体を所定の大きさに切断した後、実質的に水分を含まない酸素含有雰囲気中(H2+O2)で脱脂を行った後、露点20℃の窒素水素混合雰囲気で表1の条件にて焼成した。
【0064】
得られた焼成体を用い、相対密度、強度、ヤング率、熱伝導率、誘電損失の評価を行った。相対密度以外の特性評価は研磨加工した後に測定した。
【0065】
相対密度はJIS R1602に基づく水中秤量法にて嵩密度を測定し、理論密度から相対密度を算出した。また、強度はJIS R1601に基づく室温での3点曲げ強度試験、ヤング率はJIS R1602に基づく超音波パルス法、熱伝導率はJIS R1611に基づくレーザーフラッシュ法により測定し、誘電損失はブリッジ回路法にて測定を行った。結果を表1に示す。
【0066】
【表1】
Figure 0004959079
【0067】
次いで、上記のシート状成形体に対して、導体成分として、平均粒径が5.0μmのAu粉末、Ag粉末、Cu粉末及びPt粉末、平均粒径が1.8μmのW粉末、平均粒径が1.0μmのMo粉末及びRe粉末、平均粒径が1.2μmのアルミナ粉末を表1の組成に混合して導体ペーストを作製し、このペーストを各グリーンシートにスクリーン印刷、グラビア印刷等の手法によって印刷塗布した。
【0068】
また、メタライズ層として、平均粒径が1.8μmのW粉末、平均粒径が1.2μmのMo粉末及びアルミナ粉末を表1の割合で含有する導体ペーストを調整し、このペーストを各グリーンシートにスクリーン印刷、グラビア印刷等の手法によって印刷塗布した。
【0069】
そして、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を、この焼成を、非酸化性雰囲気中、焼成最高温度が1200〜1500℃の温度となる条件で焼成した。そして、焼成後、表面導体層の表面にCuを無電解メッキ法にて被着させた。
【0070】
得られた配線基板における導体層の電気抵抗を4端子法にて測定し、シート抵抗に換算した。
【0071】
次いで、メタライズ層の表面にもCuを無電解メッキ法にて被着させ、そのメッキ層の上に銀ロウを用いて、Fe−Ni−Co合金からなる金具を接合した。さらに、この金具の上にFe−Ni−Co合金からなる蓋体をAg−Snロウを用いて400℃で熱処理して接合した。得られた配線基板にクラックや割れがないかを光学顕微鏡で観察し、クラックや割れがない場合は○印、発生した場合には×印で示した。結果を表2に示した。
【0072】
【表2】
Figure 0004959079
【0073】
本発明の試料No.2〜4、6〜8、10〜14、16〜19、21、22、24〜26、28〜33及び36〜41は、相対密度が95%以上、強度が400MPa以上、ヤング率が298GPa以下、熱伝導率が10W/mK以上であり、シート抵抗が6mΩ/□以下であり、金具封止による割れやクラックは観察されなかった。
【0074】
一方、Mn及びSiの含有量が少なく、本発明の範囲外の試料No.1と、Mn及びSiの含有量が多すぎて強度が小さい本発明の範囲外の試料No.5と、強度が小さく本発明の範囲外の試料No.27は、強度が350MPa以下、熱伝導率が9W/mK以下と小さく、誘電損失が35×10-4以上と大きく、金具封止による割れが見られた。なお、試料No.1、5及び27は、相対密度が88%以下と低かった。
【0075】
また、Mn23/SiO2比が小さく本発明の範囲外の試料No.9と、周期律表第2a族元素が多すぎて本発明の範囲外の試料No.20は、強度が380MPa以下と小さく、誘電損失が72×10-4以上と大きく、金具封止による割れが見られた。
【0076】
さらに、Mn23/SiO2比が大きすぎて本発明の範囲外の試料No.15とヤング率が大きく本発明の範囲外の試料No.34は、金具封止による割れが見られた。
【0077】
さらにまた、本発明の範囲外の試料No.23及び35は、相対密度が82%以下、強度が342MPa以下、熱伝導率が8W/mKと小さく、誘電損失が75×10-4以上と大きく、金具封止による割れが見られた。
【0078】
【発明の効果】
本発明の半導体素子収納用パッケージを構成する配線基板によれば、Mn、Si及び周期律表第2a族元素の含有量を調整することによって、相対密度、強度、ヤング率及び熱伝導率を制御したアルミナ焼結体を実現し、配線基板に応用した場合、封止用金具等を接合した後のセラミック−金具間に発生する応力を緩和し、薄壁化による破壊を抑制できる。
【0079】
特に、本発明の半導体素子収納用パッケージを構成するアルミナ質焼結体の熱伝導率が10W/mK以上と高いため、熱の放散性が良好であるため、半導体素子を内部に有するパッケージとして用いた場合、半導体装置を長期間にわたり正常、かつ安定に作動させることができる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージを構成する配線基板の構造を示す概略断面図である。
【図2】本発明の半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
1・・・・配線基板
2・・・・絶縁層
2a・・・底部絶縁層
2b・・・壁面絶縁層
3・・・・導体層
3a・・・内部導体層
3b・・・ヴィア
3c・・・表面導体層
4・・・・メッキ層
5・・・・メタライズ層
6・・・・金具
7・・・・接合層
8・・・・半導体素子
9・・・・蓋体

Claims (4)

  1. 内部に半導体素子を収納するための半導体素子収納用パッケージであって、該半導体素子収納用パッケージは、底部を構成する底部絶縁層と、側壁を構成する壁面絶縁層と、該壁面絶縁層上にメタライズ層を介して接合された金具と、ロウ材を介して金具と接合される蓋体とを備え、前記底部絶縁層および前記壁面絶縁層は、アルミナを主結晶相とし、Mn及びSiを酸化物換算で12〜25質量%の割合で含有し、前記Mn及びSiの酸化物換算での比率Mn/SiOが0.5〜2、周期律表2a族元素を酸化物換算で2質量%以下含み、相対密度が95%以上、強度が400MPa以上、ヤング率が300GPa以下、熱伝導率が10W/mK以上であるアルミナ質焼結体からなることを特徴とする半導体素子収納用パッケージ
  2. 前記アルミナ質焼結体が、1〜60GHzにおける誘電損失が30×10−4以下であることを特徴とする請求項1記載の半導体素子収納用パッケージ
  3. 前記底部絶縁層及び/又は前記壁面絶縁層の内部及び/又は表面に、Au、Ag、Cu及びPtの少なくとも1種と、W、Mo及びReの少なくとも1種とを含んでなる導体層が設けられていることを特徴とする請求項1又は2記載の半導体素子収納用パッケージ
  4. 前記メタライズ層が、Mo及び/又はWを主成分とし、アルミナを含んでなるとともに、前記メタライズ層上に、Cu又はNiからなるメッキ層とAg及びCuを主成分とロウ材とがこの順に設けられた接合層を備えることを特徴とする請求項1乃至3のうち何れか記載の半導体素子収納用パッケージ
JP2001298549A 2001-09-27 2001-09-27 半導体素子収納用パッケージ Expired - Lifetime JP4959079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298549A JP4959079B2 (ja) 2001-09-27 2001-09-27 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298549A JP4959079B2 (ja) 2001-09-27 2001-09-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2003104772A JP2003104772A (ja) 2003-04-09
JP4959079B2 true JP4959079B2 (ja) 2012-06-20

Family

ID=19119435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298549A Expired - Lifetime JP4959079B2 (ja) 2001-09-27 2001-09-27 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4959079B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110997597A (zh) * 2017-08-18 2020-04-10 日本碍子株式会社 烧结体、电路元件及烧结体的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4578076B2 (ja) * 2003-08-07 2010-11-10 日本特殊陶業株式会社 アルミナ焼結体、およびic基板
JP5139171B2 (ja) * 2008-02-05 2013-02-06 日本特殊陶業株式会社 ビアアレイ型積層セラミックコンデンサ及びその製造方法、コンデンサ内蔵配線基板
JP4969488B2 (ja) * 2008-02-26 2012-07-04 京セラ株式会社 アルミナ質焼結体および半導体製造装置用部材ならびに液晶パネル製造装置用部材
JP5265256B2 (ja) * 2008-06-26 2013-08-14 日本特殊陶業株式会社 セラミック配線基板
JP4778120B1 (ja) * 2011-03-08 2011-09-21 有限会社ナプラ 電子機器
JP5352629B2 (ja) * 2011-06-30 2013-11-27 有限会社 ナプラ 基板
JP5352647B2 (ja) * 2011-08-29 2013-11-27 有限会社 ナプラ 基板
WO2016051454A1 (ja) * 2014-09-29 2016-04-07 日本碍子株式会社 センサノード用パッケージ
JP6632995B2 (ja) * 2014-12-16 2020-01-22 日本碍子株式会社 セラミック素地及びその製造方法
DE102016203058B3 (de) * 2016-02-26 2017-05-18 Heraeus Deutschland GmbH & Co. KG Kupfer-Keramik-Verbund und Modul
JP7108704B2 (ja) * 2018-10-22 2022-07-28 日本碍子株式会社 セラミック素地
DE112021006825T5 (de) * 2021-03-29 2023-10-26 NGK Electronics Devices, Inc. Keramischer Sinterkörper und Substrat für eine Halbleitervorrichtung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3411140B2 (ja) * 1995-11-28 2003-05-26 京セラ株式会社 メタライズ組成物およびそれを用いた配線基板の製造方法
JP3924406B2 (ja) * 1999-09-30 2007-06-06 京セラ株式会社 アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110997597A (zh) * 2017-08-18 2020-04-10 日本碍子株式会社 烧结体、电路元件及烧结体的制造方法
CN110997597B (zh) * 2017-08-18 2023-06-20 日本碍子株式会社 烧结体、电路元件及烧结体的制造方法

Also Published As

Publication number Publication date
JP2003104772A (ja) 2003-04-09

Similar Documents

Publication Publication Date Title
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP3924406B2 (ja) アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法
JP2000164992A (ja) 配線基板およびその製造方法
JP3566569B2 (ja) 配線基板およびその製造方法
JP3538549B2 (ja) 配線基板およびその製造方法
JP2011088756A (ja) 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
JP3493310B2 (ja) 多層配線基板
JP4530524B2 (ja) 配線基板
JP3762352B2 (ja) 配線基板
JP2006140538A (ja) 配線基板
JP3537698B2 (ja) 配線基板およびその製造方法
JP4530525B2 (ja) 配線基板
JPH09142969A (ja) メタライズ組成物およびそれを用いた配線基板の製造方法
JP2001185838A (ja) セラミック配線基板
JP3786609B2 (ja) 複合セラミック部品及びその製造方法
JP3808376B2 (ja) 配線基板
JP2003234552A (ja) 配線基板
JP4454183B2 (ja) 配線基板の製造方法
JP4575614B2 (ja) 複合セラミック基板
JP3934811B2 (ja) 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JP4646469B2 (ja) セラミック配線基板
JP2004221407A (ja) 配線基板
JP3898400B2 (ja) 配線基板およびその製造方法
JP3739582B2 (ja) 半導体素子収納用パッケージ
JP2003007923A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4959079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150