JP4575614B2 - 複合セラミック基板 - Google Patents

複合セラミック基板 Download PDF

Info

Publication number
JP4575614B2
JP4575614B2 JP2001098718A JP2001098718A JP4575614B2 JP 4575614 B2 JP4575614 B2 JP 4575614B2 JP 2001098718 A JP2001098718 A JP 2001098718A JP 2001098718 A JP2001098718 A JP 2001098718A JP 4575614 B2 JP4575614 B2 JP 4575614B2
Authority
JP
Japan
Prior art keywords
layer
conductor
dielectric constant
insulating layer
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001098718A
Other languages
English (en)
Other versions
JP2002299519A (ja
Inventor
正光 鬼谷
猛 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001098718A priority Critical patent/JP4575614B2/ja
Priority to US10/113,467 priority patent/US6759740B2/en
Publication of JP2002299519A publication Critical patent/JP2002299519A/ja
Application granted granted Critical
Publication of JP4575614B2 publication Critical patent/JP4575614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数のセラミック絶縁層が焼成一体化されて成る絶縁基板を有する複合セラミック基板に関するものであり、特に、高周波用の配線基板として有効に使用される複合セラミック基板に関する。
【0002】
【従来技術】
半導体素子を搭載するための配線基板としては、その信頼性の点から、アルミナセラミックス製絶縁基板の表面あるいは内部にタングステンやモリブデンなどの高融点金属からなる配線層を被着形成したセラミック基板が多用されている。
一方、近年における半導体素子の高集積化や伝送信号の高周波化に伴い、半導体素子が搭載される配線基板等には、熱的特性や電気的特性の向上が強く要求されるようになってきている。即ち、半導体素子の高集積化に伴い、半導体装置から発生する熱は増大するが、半導体装置の誤作動を防止するためには、このような熱を装置外に速やかに放出することが必要であり、従って、半導体素子が搭載される配線基板には、高い熱伝導性が要求される。また、伝送信号の高周波数化は、演算速度の高速化をもたらすものであるが、信号の遅延は、演算速度の高速化を阻害する。従って、信号遅延を防止するために、導体損失の小さい低抵抗導体により配線層を形成することが必要となる。
【0003】
しかしながら、従来公知のセラミック基板では、上述した熱的特性や電気的特性への対応が困難である。
例えば、前述したセラミック基板においては、熱的特性(熱伝導性)の点では満足し得るが、配線層が高融点金属から形成されているため、その抵抗を高々8mΩ/□程度までしか低くできず、信号の挿入損失が著しく高く、良好な高周波特性を得ることができない。また、信号入力端子用の配線層が施される絶縁基板が高誘電率のアルミナセラミックスで形成されているため、高周波信号に対しては、信号の反射が大きくなり、伝送特性が低下するという欠点がある。
【0004】
上記の高周波特性を改善するために、ガラスセラミックスにより絶縁基板を形成した配線基板が提案されている。この配線基板では、絶縁基板がガラスセラミックス製であることから、Cu等の低抵抗導体により導体層を同時焼成により形成することができ、従って、高周波特性(電気特性)の点では満足し得るものである。しかしながら、ガラスセラミックスの熱伝導率は高々数W/m・Kしかなく、高周波特性は解決されるものの、熱的特性(熱伝導性)が不満足となってしまう。また、絶縁基板の強度が低いという欠点もあり、各種素子の実装時に基板が割れるなどの問題も発生する。
【0005】
そこで、上述した熱的特性や電気的特性(高周波特性)に関する問題点が同時に解決された配線基板が種々提案されている。
例えば、特開平7−15101号公報や特開2000−151045号公報には、酸化アルミニウムから成る絶縁基板と、銅、または銅とタングステンまたはモリブデンを組み合わせた導体層とを同時焼成により形成した配線基板が開示されている。
また、特開平10−106880号公報、特開平10−214745号公報、特開平3−239394号公報及び特許3061282号には、誘電率の異なる複数の絶縁層を一体化して形成される絶縁基板を備えた配線基板が開示されている。
【0006】
【発明が解決しようとする課題】
しかしながら、特開平7−15101号公報では、すべての配線層(導体層)を絶縁基板内部に配設して同時焼成した後、絶縁基板表面の絶縁層を研磨除去して内部配線層を絶縁基板表面に露出させることにより、或いは、焼成後の配線基板の表面に、厚膜法や薄膜法を適用することにより、表面配線層(導体層)を形成するものである。従って、表面配線層を形成するために、研磨工程、厚膜形成工程、薄膜形成工程などが不可欠の工程となり、製造工程が多く、歩留りの低下やコスト高となるような問題があった。
また、特開2000−151045号公報では、1500℃以下の温度で焼成が行われるため、Cu等の低融点金属の分離は低減され、導体層の低抵抗化は達成される。また、絶縁基板の表面配線層(導体層)も同時焼成によって形成されるため、製造コストの増加は回避できる。しかし、絶縁層にアルミナを用いることから誘電率が9程度と高い。この場合には信号の周波数が40GHz程度の領域で入力信号の反射による損失が大きくなり特性の低下がおこる。これは、上記の特開平7−15101号公報でも同様である。
【0007】
更に、特開平10−106880号公報、特開平10−214745号公報、特開平3−239394号公報、特許3061282号では、低誘電率層が一体化されており、低温焼成可能な組成のガラスセラミックスにより絶縁基板が形成されるため、低抵抗のCu、Au、Ag、Pt等を主成分とした配線層(導体層)を適用することにより、信号の高速化にも対応し得る。しかし、絶縁基板がガラスセラミックス製であるため、強度の点で不満足となる。例えば、強化ガラスを用いた場合でも、その曲げ強度は、高々200MPa程度である。また、放熱性(熱伝導性)の点でも問題を生じる。
【0008】
従って、本発明の目的は、高強度であると同時に、高熱伝導性であり且つ高周波特性に優れ、高周波用の配線基板として特に有用な複合セラミック基板を提供することにある。
【0009】
【課題を解決するための手段】
本発明によれば、アルミナセラミックス絶縁層と、該アルミナセラミックス絶縁層よりも低い誘電率のセラミックス絶縁層とが焼成によって一体化された絶縁基板を備え、該絶縁基板の表面及び内部には、Au、Ag、Cu及びPtから成る群より選択された少なくとも1種の低抵抗導体を含有する導体層が形成され、さらに前記低誘電率セラミックス絶縁層は、前記絶縁基板の表面に露出する位置に形成されており、その露出部分に外部信号入力電極となる導電層が形成されていることを特徴とする複合セラミック基板が提供される。
【0010】
本発明の複合セラミック基板では、誘電率の高いアルミナセラミックス絶縁層と誘電率の低いセラミックス絶縁層との焼成による一体化によって絶縁基板が形成されているため、各絶縁層の優れた特性をそのまま有している。即ち、アルミナセラミックス層の有する高伝熱性や高強度を示し、更に低誘電率セラミック層を有していることから、この低誘電率セラミックス層に外部信号入力電極を設けることにより、入力信号の反射損失を有効に低減させることができ、高周波信号の伝送特性も良好となる。
また、上記のような絶縁基板は、1200〜1500℃での焼成により一体化することができ、従って、Cu等の低抵抗導体から成る導体層を同時焼成により形成することができ、製造工程上、極めて有利である。また導体層がCu等の低抵抗導体から形成されているため、導体抵抗を小さくし、導体損失を低減させることができ、高周波信号の伝送に極めて有利となる。
【0011】
本発明において、Cu等の低抵抗導体を含む導体層との同時焼成を有効に行うためには、アルミナセラミックス絶縁層は、主成分であるアルミナ(Al)に加えて、シリカ(SiO)及びMnを含有していることが好ましく、低誘電率セラミックス層は、ムライト、フォルステライト、エンスタタイト、シリカ及びコーディエライトから成る群より選択された少なくとも1種を主成分として含有していることが好ましく、更に導体層は、低抵抗導体以外に、W及びMoから選択された少なくとも1種の高融点金属を含有していることが好ましい。
【0012】
【発明の実施の形態】
図1には、本発明の複合セラミック基板の概略断面構造の一例を示した。
図1において、この複合セラミック基板は、全体として10で示す絶縁基板を有しており、この絶縁基板10は、アルミナセラッミクス絶縁層(以下、単にアルミナ層と呼ぶ)1と、アルミナ層1よりも低誘電率のセラミック絶縁層(以下、単に低誘電率絶縁層と呼ぶ)2とが積層一体化されて成るものである。尚、図1においては、4層のアルミナ層1と一層の低誘電率絶縁層2とが積層一体化された積層構造を有しているが、本発明は、このような積層構造に限定されるものではない(この点については後述する)。
また、絶縁基板10の表面及び内部には、図1に示す通り、メタライズ配線層(導体層)3a、3b、3c、及びビアホール導体4が形成されている。これらのメタライズ配線層の内、3aは、表面配線層であり、3bは内部配線層であり、最下層の低誘電率絶縁層2表面に形成されているメタライズ配線層3cは、外部信号入力電極層を形成するものである。
このような構造の複合セラミック基板は、絶縁基板を構成するアルミナ層1及び低誘電率層2と、メタライズ配線層3a〜3c、ビアホール導体4を形成する導体ペーストとを、1200〜1500℃の温度で同時焼成することにより、容易に得ることができる。
【0013】
(アルミナ層)
アルミナ層1は、酸化アルミニウムを主体とするものであり、通常、9以上の比誘電率を有する。このアルミナ層1は、高強度、高熱伝導性の見地から、酸化アルミニウムを84重量%以上、特に86重量%以上含有していることが好ましい。すなわち、酸化アルミニウム量が上記範囲よりも少ないと、強度や熱伝導性が低下するおそれがある。
また、上記の酸化アルミニウムは、粒状または柱状の主結晶相として存在するが、これら主結晶相の平均結晶粒径は、1.5〜5.0μmであることが望ましい。この主結晶相の平均結晶粒径が1.5μmよりも小さいと、熱伝導性が損なわれるおそれがあり、平均粒径が5.0μmよりも大きくなると、十分な強度が得られにくくなる傾向がある。なお、主結晶相が柱状結晶からなる場合、上記平均結晶粒径は、短軸径に基づくものである。
【0014】
また、このアルミナ層1は、低抵抗導体を含むメタライズ配線層3a〜3cとの同時焼成により形成されるものであるため、1200〜1500℃の低温での焼成により、例えば相対密度95%以上に緻密化されることが必要である。このような緻密化のために配合される焼結助剤に由来して、アルミナ層1は、Mn成分及びSi成分を含有していることが好ましく、例えばMnを、Mn 換算で、2.0〜15.0重量%、特に3〜10重量%の量で含有し、且つSiを、SiO換算で、2.0〜15.0重量%、特に3〜10重量%の量で含有していることが好ましい。即ち、Mn量が上記範囲よりも少量であると、1200〜1500℃での緻密化が達成されず、また上記範囲よりも多いと、絶縁性が低下するおそれがある。一方、Si量が、上記範囲よりも少ない場合には、やはり緻密化が達成されず、また上記範囲よりも多量に含まれるときには、熱伝導率が低下し誘電特性が劣化する傾向がある。
【0015】
更に、アルミナ層1中には、上記以外の成分として、Mg、Ca、Sr、B、Nb、Cr、Coの内から選ばれる少なくとも1種の元素の酸化物等、例えば、MgO、CaO、SrO等のアルカリ土類元素酸化物を、合計で0.4〜15重量%の割合で含有していてもよい。即ち、このような化合物を焼結助剤として併用することにより、メタライズ配線層等に含まれるCu等の低抵抗導体との同時焼結性を一層向上させることができる。
また、着色成分として、W、Moなどの金属もしくは酸化物を、金属換算で2重量%以下の割合で含んでもよい。
【0016】
アルミナ層1中に含まれる酸化アルミニウム以外の助剤成分は、酸化アルミニウム主結晶相の粒界に非晶質相あるいは結晶相として存在するが、熱伝導性を高める上で粒界中に、助剤成分を含有する結晶相が形成されていることが望ましい。
【0017】
上記のような酸化アルミニウム及びその他の成分から成るアルミナ層1は、相対密度95%以上、特に97%、さらには98%以上の高緻密体であり、さらに熱伝導率は10W/m・K以上、特に15W/m・K以上、さらには17W/m・K以上であることが望ましい。
【0018】
(低誘電率絶縁層)
低誘電率絶縁層2は、前記アルミナ層1よりも低誘電率であり、通常、その比誘電率が8以下である。
この低誘電率絶縁層2は、例えば、ムライト、フォルステライト、エンスタタイト、シリカ、コーディェライトの内から選ばれる少なくとも1種の低誘電率酸化物を主結晶相として、例えば50重量%以上、特に70重量%以上含有する。
また、この主結晶相の平均粒径は、5μm以下であることが好ましい。この平均粒径が5μmよりも大きくなると、焼結によって層内にクラックが生じ易くなり、基板の強度低下を生じるおそれがある。
【0019】
また、上記主結晶相の粒界に、同時焼成条件下での緻密化を促進させるための焼結助剤成分或いは着色成分、ガラス成分を含有していてもよい。この場合、ガラス成分の含有量は、30重量%以下、特に25重量%以下とするのがよい。このガラス成分の量が必要以上に多いと、先に述べた1200〜1500℃の温度での同時焼成に際して、形成される低誘電率絶縁層2に変形を生じて基板強度が低下したり、また、ガラス成分がアルミナ層1内に拡散し、この結果、熱伝導率の低下を生じ易くなるからである。
尚、焼結助剤成分や着色成分としては、ZnO、CaO、Nb、MoO、WO等を例示することができ、これらは、合計で0.1〜2重量%の割合で含有していてもよい。即ち、これらを併用することにより、メタライズ配線層等に含まれるCu等の低抵抗導体との同時焼結性を一層向上させることができる。
【0020】
(メタライズ)
本発明において、メタライズ配線層3a〜3cやビアホール導体4は、Au、Ag、Cu及びPtから成る群より選択された少なくとも1種の低抵抗導体、特に好ましくはCuを含有するものである。これらの低抵抗導体は、連続相(マトリックス)として存在し、これにより、メタライズ配線層3a〜3cやビアホール導体4での導体損失を低減させることができる。
また、これらのメタライズは、前述したアルミナ層1や低誘電率絶縁層2との同時焼結性を高め、且つ同時焼成後の保形性を高めるために、高融点導体、例えばタングステン(W)及びモリブデン(Mo)の少なくとも1種を含有していることが好ましい。具体的には、前記低抵抗導体を10〜70体積%、特に30〜60体積%の量で含有し、且つ前記高融点導体を30〜90体積%、特に40〜70体積%の量で含有していることが好ましい。即ち、Cu等の低抵抗導体の量が上記範囲よりも少ないか、或いは高融点導体の量が上記範囲よりも多い場合には、メタライズの抵抗が高くなり、導体損失が増大してしまうおそれがある。また、低抵抗導体の量が上記範囲よりも多いか、或いは高融点導体の量が上記範囲よりも少ない場合には、同時焼成後の保形性が低下し、配線層3a〜3cにおいて、にじみなどが発生したり、また、Cu等の低抵抗導体の溶融により、配線層が凝集して断線が生じたり、さらに、絶縁基板1と配線層3a〜3cとの熱膨張係数差により、配線層の剥離が発生したりするおそれがある。更には、ビアホール導体4に大きな凹凸が形成されたり、焼成時にビアホール導体4が欠落するなどの不具合を生じ易くなる。
【0021】
上述したW、Moの高融点導体は、球状あるいは数個の粒子による焼結粒子の形態で、Cu等の低抵抗導体のマトリックス中に分散されるが、低抵抗化、低抵抗導体の分離やにじみの防止等の見地から、かかる高融点導体の粒子の平均粒径は、1〜10μm、好ましくは1.3〜5μm、最も好ましくは、1.3〜3μmの範囲にあるのがよい。
【0022】
また、本発明においては、上記のメタライズ中には、Ni、Zr,Al,Li,Mg,Znなどの金属或いはその酸化物、ホウ化物、窒化物、炭酸塩等を、金属元素換算で0.05〜3.0重量%の量で含有していてもよい。これらの金属成分により、導体抵抗や同時焼結性を調整することができる。これら金属成分の平均粒径は、0.6〜4μm、特に1.5〜3.0μmの範囲にあることが好適である。
【0023】
さらに、本発明においては、Cu等の低抵抗導体の融点を越える温度での同時焼成により、メタライズ配線層3a〜3c中の低抵抗導体成分がアルミナ層1や低誘電率絶縁層2に拡散する場合があるが、このような低抵抗導体成分、特にCuの各層への拡散距離は、20μm以下、特に10μm以下であることが望ましい。この拡散距離が大きくなると、配線層間の絶縁性が低下し、配線基板としての信頼性が低下するためである。
尚、このような拡散距離の抑制は、水素及び窒素を含み露点が+30℃以下、特に0〜25℃の非酸化性雰囲気で焼成を行うことにより、有効に行うことができる。
【0024】
以上のような組成を有するメタライズ配線層3a〜3cやビアホール導体4は、厚み15μm換算でのシート抵抗が8mΩ/□よりも小さくなるように形成される。
【0025】
(層構造)
本発明のセラミック基板は、図1に示すような層構造を有する絶縁基板10を備えているが、絶縁基板10の層構造は、図1に示す例に限定されるものではなく、種々の層構造を有することができる。
例えば、アルミナ層1と低誘電率絶縁層2との2層構造であってもよいし、また、複数の低誘電率絶縁層2を有するものであってよい。しかるに、本発明によれば、低誘電率絶縁層2が、少なくとも絶縁基板10の表面(或いは底面)に位置するような層構造とし、この低誘電率絶縁層2上に信号入力用端子用の配線層(導体層)3cを設けることが必須である。即ち、信号入力用端子用の配線層3cを低誘電率絶縁層2上に設けることにより、該配線層3cから高周波信号が入力されるときの反射を低減させ、伝送特性の低下を回避することができるからである。
【0026】
(セラミック基板の製造)
本発明のセラミック基板は、以下のようにして製造される。
【0027】
先ず、前述したアルミナ層1の製造用の原料粉末としては、酸化アルミニウム粉末に、Mn 、SiO、及びMg、Ca、Sr、B、Nb、Cr、Co等の酸化物等の助剤成分の粉末、或いは更に、W、Mo、Crなどの遷移金属の金属粉末や酸化物粉末を加えた混合粉末を用いる。この場合、助剤成分等は、焼成により酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等の形で使用することもできる。
酸化アルミニウム粉末は、形成される酸化アルミニウム主結晶相の平均粒径が前述した範囲となるように、例えば0.5〜2.5μm、特に0.5〜2.0μmの平均粒径を有していることが好ましい。即ち、平均粒径が過度に大きい粉末を用いると、主結晶相の平均粒径を前述した範囲に調整することが困難となり、しかも、後述する1500℃以下の温度での焼成が困難となるおそれがある。また、平均粒径が過度に小さい粉末を用いた場合にも、主結晶相の平均粒径を前述した範囲に調整することが困難となり、更に、粉末の取り扱いが困難となるばかりか、粉末のコストも高価なものとなってしまう。
助剤成分粉末等の混合割合は、前述したアルミナ層1の組成を満足するように設定される。
【0028】
一方、低誘電率絶縁層2の製造用原料粉末としては、ムライト、フォルステライト、エンスタタイト、シリカ、コーディェライトの内から選ばれる少なくとも1種の低誘電率酸化物結晶粉末に、上記と同様、助剤成分の粉末や、ガラス成分を加えた混合粉末を使用する。助剤成分等は、アルミナ層1の場合と同様、焼成により酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等の形で使用することができる。
また、低誘電率酸化物結晶粉末の平均粒径は、0.5〜5μm、特に0.5〜3μmとするのがよい。即ち、平均粒径が5μmよりも大きいと、主結晶相の平均粒径が5μmより大となり、焼結後の粒内にクラックが生じ著しく、強度が低下するおそれを生じる。また、0.5μmよりも小さい場合には粉末の取り扱いが困難になるおそれがある。
助剤成分粉末等の混合割合は、前述した低誘電率絶縁層2の組成を満足するように設定される。
【0029】
上述したアルミナ層1及び低誘電率絶縁層2の製造用の原料粉末に、それぞれ、ポリビニルアルコールやポリアクリレート等の有機バインダやイソプロピルアルコール、トルエン等の有機溶媒を適量加え、成形用スラリーを調製し、それ自体公知の成形法、例えばドクターブレード法、リバースロールコータ法、グラビアコータ法、スクリーン印刷法、グラビア印刷法等を用いて、所定厚みのアルミナ層形成用のグリーンシート及び低誘電率絶縁層形成用のグリーンシートを成形する。
また、これらのグリーンシートには、絶縁基板10の層構造に応じて、マイクロドリル、レーザー等によりビアホール導体用スルーホールを適宜形成する。
【0030】
次いで、前述したメタライズの組成に応じて、所定の低抵抗導体及び助剤金属成分を所定割合で含む導体ペーストを調製する。この導体ペースト中には、必要により、アルミナ層1や低誘電率絶縁層2との密着性を高めるために、酸化アルミニウム粉末、低誘電率酸化物結晶粉末、或いは、アルミナ層1や低誘電率絶縁層2の形成に使用する原料混合粉末と同一組成の粉末を、0.05〜2体積%の割合で添加することも可能である。
【0031】
上記で調製された導体ペーストを、グリーンシートに形成されたビアホール導体用スルーホール内に充填すると共に、スクリーン印刷、グラビア印刷などの方法により、導体ペーストをメタライズ配線層3a〜3cのパターン形状に塗布する。
このようにして導体ペーストが印刷塗布され且つスルーホール中に導体ペーストが充填されたグリーンシートを、目的とする絶縁基板10の層構造に応じて位置合わせして積層圧着した後、非酸化性雰囲気中で、この積層体を、1200〜1500℃、好ましくは1250〜1400℃の温度で焼成(同時焼成)することにより、本発明の複合セラミック基板を得ることができる。
【0032】
この場合、焼成温度が上記範囲よりも低いと、アルミナ層1を相対密度95%以上に緻密化することができず、また、低誘電率絶縁層2の緻密化も困難となってしまい、この結果、得られる基板の熱伝導性や強度が低下してしまう。また、焼成温度が上記範囲よりも高いと、導体ペースト中に添加されているW、Moの高融点導体の焼結が進み、Cu等の低抵抗導体成分の流動により、均一組織を維持できなく、強いては低抵抗を維持することが困難となる。
また、この焼成時の非酸化性雰囲気としては、窒素、あるいは窒素と水素との混合雰囲気であることが望ましいが、特に、配線層中のCu等の低抵抗導体の拡散を抑制するために、先に述べた通り、水素及び窒素を含み露点が+30℃以下、特に0〜25℃の非酸化性雰囲気であることが望ましい。即ち、焼成時の露点が+30℃より高いと、焼成中に導体材料と雰囲気中の水分とが反応し酸化膜を形成し、アルミナ層1等と配線層中の低抵抗導体が反応してしまい、導体の低抵抗化の妨げとなるのみでなく、低抵抗導体の拡散を助長してしまうためである。
なお、この雰囲気には所望により、アルゴンガス等の不活性ガスを混入してもよい。
【0033】
以上のようにして得られる本発明の複合セラミック基板は、高強度、高熱伝導、低抵抗導体配線であり、しかも、高周波信号の入力部における損失が有効に低減されており、高周波信号が適用される配線基板としての用途に極めて有効に使用される。
【0034】
【実施例】
(実験例1)
酸化アルミニウム粉末(平均粒径1.8μm)に、Mn 及びSiOを、それぞれ、6重量%添加し、更にMgOを0.5重量%の割合で添加混合して混合粉末を得た。(各添加量は、混合粉末全量当りの量である。)
さらに、上記の混合粉末に、アクリル系バインダーとトルエンとを混合してスラリーを調製した後、ドクターブレード法にて厚さ250μmの内部絶縁層(本発明におけるアルミナ層に相当)形成用グリーンシートを成形した。
また、ムライト、フォルステライト、エンスタタイト、シリカ、コーディエライト、或いはアルミナを主成分とし、主成分量が表1に示す割合となるように第2成分を混合し、この混合粉末を用いて、上記と同様にして、厚さ250μmの外部電極形成層(本発明における低誘電率絶縁層に相当)用のグリーンシートを成形した。尚、第2成分としてのガラスとしては、ホウ珪酸系の結晶化ガラスを用いた。また、表1において、第2成分として示されているMn/SiOは、Mn及びSiOを等量使用したことを意味する。
上記で得られたグリーンシートの所定箇所に、焼成後のホール径が100〜200μmとなる大きさのビアホール導体形成用スルーホールを形成した。
【0035】
次に、平均粒径が5μmの銅粉末と、平均粒径が0.8〜12μmのW粉末とを、1:1の体積比率で混合し、アクリル系バインダーとをアセトンを溶媒として導体ペーストを作製した。
先に得られたグリーンシートに、上記導体ペーストを印刷塗布し、更に、各シートのスルーホールにも上記導体ペーストを充填した。
上記のようにして作製した各シートを位置合わせして積層圧着して成形体積層体シートを作製し、この積層体シートを実質的に水分を含まない酸素含有雰囲気中(H+O)で脱脂を行った後、露点20℃の窒素水素混合雰囲気にて、表1に示す温度で焼成し、配線基板を得た(試料No.1〜13)。
【0036】
得られた配線基板について、以下の方法で導体層の電気抵抗、反射損失を測定し、且つ基板の抗折強度、熱伝導性を測定し、その結果を表2に示した。
導体層の電気抵抗(15μm厚みでのシート抵抗換算)は、4端子法にて測定した。
また、反射損失はネットワークアナライザーとウエハープローブを用い40GHzにおける測定を行った。具体的には、試料基板を実装するテフロン基板と、試料基板に設けた測定用電極間の値を測定した。このときの測定試料の断面構成を図2に示す。
(信号入力端子が設けられる低誘電率層厚み並びにアルミナ層の厚みは0.25mm、ヴィア4径は0.1mmφ、電極パッド5(ボールパッド)径は0.4mmφ、半田ボール6径は0.3mmφ、ボールピッチ(隣接する半田ボール6の中心間距離)0.8mm、試料基板を実装するテフロン基板は、厚み0.2mmで誘電率は3.5である。)
抗折強度の測定用試料基板は、外部電極が形成される低誘電率層のトータル厚みを0.5mm、アルミナ層のトータル厚みが2.5mmとなるように積層枚数を調節して作成したものを使用し、3点曲げ強度で評価した。また、熱伝導率も、同様の積層構造の試料基板を用い、レーザーフラッシュ法により室温で測定した。
【0037】
(実験例2)
導体ペースト(メタライズ組成)を表1に示す様に変更して(2種の導体の体積比率は全て1:1)、実験例1と同様にして配線基板を作製し(試料No.14〜17)、実験例1と同様にして、各種の測定を行った。
また内部絶縁層(本発明におけるアルミナ層に相当)或いは外部電極形成層の組成を表1のように変更して実験例1と同様にして配線基板を作製し(試料No.18〜22)、実験例1と同様に各種の測定を行った。
上記の結果を表2に示す。
【0038】
【表1】
Figure 0004575614
【0039】
【表2】
Figure 0004575614
【0040】
【発明の効果】
以上の実験結果から明らかな通り、本発明によれば、機械的、熱的特性に優れる酸化アルミニウムセラミックスからなる絶縁層に、該絶縁層よりも低誘電率のセラミック絶縁層を設け、この低誘電率層に外部信号入力電極層を設けることにより、強度や熱伝導性に優れ、しかも、高周波入力信号の反射損失の無い高信頼性、低抵抗の複合セラミック基板を得ることが出来る。
【図面の簡単な説明】
【図1】本発明の複合セラミック基板の一実施態様を示す概略断面図である。
【図2】反射損失の測定に用いた試料基板の積層構造を示す概略断面図である。

Claims (6)

  1. アルミナセラミックス絶縁層と、該アルミナセラミックス絶縁層よりも低い誘電率のセラミックス絶縁層とが焼成によって一体化された絶縁基板を備え、該絶縁基板の表面及び内部には、Au、Ag、Cu及びPtから成る群より選択された少なくとも1種の低抵抗導体を含有する導体層が形成され、さらに前記低誘電率セラミックス絶縁層は、前記絶縁基板の表面に露出する位置に形成されており、その露出部分に外部信号入力電極となる導電層が形成されていることを特徴とする複合セラミック基板。
  2. 前記アルミナセラミックス絶縁層は、シリカ及びMnを含有している請求項1に記載の複合セラミック基板。
  3. 前記アルミナセラミックス絶縁層は、シリカ及びMnを、それぞれ、2〜15重量%の割合で含有している請求項に記載の複合セラミック基板。
  4. 前記低誘電率セラミックス絶縁層は、ムライト、フォルステライト、エンスタタイト、シリカ及びコーデイエライトから成る群より選択された少なくとも1種の酸化物結晶を主成分とするセラミックスからなる請求項1乃至の何れかに記載の複合セラミック基板。
  5. 前記導体層は、前記低抵抗導体と共に、W及びMoから成る群より選択された高融点金属の少なくとも1種を含有している請求項1に記載の複合セラミック基板。
  6. 前記導体層は、前記低抵抗導体を10〜70体積%含有し、且つ前記高融点金属を、30〜90体積%含有している請求項に記載の複合セラミック基板。
JP2001098718A 2001-03-30 2001-03-30 複合セラミック基板 Expired - Fee Related JP4575614B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001098718A JP4575614B2 (ja) 2001-03-30 2001-03-30 複合セラミック基板
US10/113,467 US6759740B2 (en) 2001-03-30 2002-03-29 Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098718A JP4575614B2 (ja) 2001-03-30 2001-03-30 複合セラミック基板

Publications (2)

Publication Number Publication Date
JP2002299519A JP2002299519A (ja) 2002-10-11
JP4575614B2 true JP4575614B2 (ja) 2010-11-04

Family

ID=18952343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098718A Expired - Fee Related JP4575614B2 (ja) 2001-03-30 2001-03-30 複合セラミック基板

Country Status (1)

Country Link
JP (1) JP4575614B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010142862A (ja) * 2008-12-22 2010-07-01 Cyber Laser Kk 誘電体材料表面のナノ周期構造形成方法
EP3660892A4 (en) * 2017-07-24 2021-03-31 Kyocera Corporation BOARD, ELECTRONIC DEVICE ENCLOSURE AND ELECTRONIC DEVICE

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152463A (ja) * 1991-11-28 1993-06-18 Shinko Electric Ind Co Ltd ムライト−アルミナ多層基板及びその製造方法並びにセラミツクパツケージ
JPH05211394A (ja) * 1992-01-21 1993-08-20 Nec Corp 多層配線ガラスセラミック基板の製造方法
JPH06260768A (ja) * 1993-03-03 1994-09-16 Sumitomo Metal Ind Ltd セラミックス多層回路基板
JPH1065335A (ja) * 1996-08-14 1998-03-06 Sumitomo Metal Ind Ltd 低温焼成ガラスセラミックス多層配線基板とその製造方法
JPH11307685A (ja) * 1998-04-27 1999-11-05 Kyocera Corp 高周波用配線基板
JP2000077805A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 配線基板およびその製造方法
JP2000188453A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 配線基板およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152463A (ja) * 1991-11-28 1993-06-18 Shinko Electric Ind Co Ltd ムライト−アルミナ多層基板及びその製造方法並びにセラミツクパツケージ
JPH05211394A (ja) * 1992-01-21 1993-08-20 Nec Corp 多層配線ガラスセラミック基板の製造方法
JPH06260768A (ja) * 1993-03-03 1994-09-16 Sumitomo Metal Ind Ltd セラミックス多層回路基板
JPH1065335A (ja) * 1996-08-14 1998-03-06 Sumitomo Metal Ind Ltd 低温焼成ガラスセラミックス多層配線基板とその製造方法
JPH11307685A (ja) * 1998-04-27 1999-11-05 Kyocera Corp 高周波用配線基板
JP2000077805A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 配線基板およびその製造方法
JP2000188453A (ja) * 1998-12-21 2000-07-04 Kyocera Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2002299519A (ja) 2002-10-11

Similar Documents

Publication Publication Date Title
US6759740B2 (en) Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate
JP3924406B2 (ja) アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法
JP2000164992A (ja) 配線基板およびその製造方法
JP3517062B2 (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3566569B2 (ja) 配線基板およびその製造方法
JP2001015869A (ja) 配線基板
JP4748904B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
JP3538549B2 (ja) 配線基板およびその製造方法
JPH04212441A (ja) セラミック配線基板
JP4575614B2 (ja) 複合セラミック基板
JP3493310B2 (ja) 多層配線基板
JP4422453B2 (ja) 配線基板
JP4794040B2 (ja) セラミック焼結体およびそれを用いた配線基板
JP2002193691A (ja) 低誘電率セラミック焼結体及びその製造方法、並びにそれを用いた配線基板
JP3537698B2 (ja) 配線基板およびその製造方法
JP3847103B2 (ja) 光電子実装回路基板及び実装基板
JP4753469B2 (ja) 配線基板並びにその製造方法
JPH11186727A (ja) 配線基板およびその製造方法
JP2002348172A (ja) 高周波用配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP3827447B2 (ja) 多層配線基板およびその製造方法
JP3786609B2 (ja) 複合セラミック部品及びその製造方法
JP3944839B2 (ja) 複合セラミック部品及びその製造方法
JP2003073162A (ja) ガラスセラミックスおよびそれを用いた配線基板
JP3441950B2 (ja) 配線基板およびその実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4575614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees