JP2003007923A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003007923A JP2003007923A JP2001193758A JP2001193758A JP2003007923A JP 2003007923 A JP2003007923 A JP 2003007923A JP 2001193758 A JP2001193758 A JP 2001193758A JP 2001193758 A JP2001193758 A JP 2001193758A JP 2003007923 A JP2003007923 A JP 2003007923A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- copper
- plating layer
- layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
が発生する。 【解決手段】熱伝導率が10W/m・k以上のセラミッ
クス焼結体から成る絶縁基体1と、該絶縁基体1と同時
焼成により絶縁基体1に一体的に形成されたタングステ
ンおよび/またはモリブデンと、銅とから成る配線層2
とで構成される配線基板4であって、前記配線層2の露
出表面にはニッケルめっき層7と、銅または金めっき層
8が順次被着されており、かつ配線層2とニッケルめっ
き層7とが拡散接合されている。
Description
質焼結体等のセラミックスを絶縁基体とする配線基板に
関し、詳細には銅を主成分とする低抵抗導体から成り、
かつ絶縁基体と同時焼成によって形成された表面配線層
を具備した配線基板に関するものである。
導体装置から発生する熱も増加している。半導体装置の
誤作動をなくすためには、このような熱を装置外に放出
可能な配線基板が必要とされている。一方、電気的な特
性としては、演算速度の高速化により、信号の遅延が問
題となり、導体損失の小さい、つまり低抵抗の導体を用
いることが要求されてきた。
としては、その信頼性の点から、酸化アルミニウム質焼
結体を絶縁基体とし、その表面あるいは内部にタングス
テンやモリブデンなどの高融点金属からなる配線層を被
着形成したセラミック配線基板が多用されている。とこ
ろが、従来から多用されている高融点金属からなる配線
層では、抵抗を高々8mΩ/□程度までしか低くできな
かった。
ある銅や銀と同時焼成可能な、いわゆるガラスセラミッ
クスを用いた多層配線基板が提案されている。ところ
が、ガラスセラミックスの熱伝導率は高々数W/m・k
しかなく、前記熱的問題を解決することが難しくなって
きている。
を同時に解決する方法として、本出願人は先に酸化アル
ミニウムを主成分とし、マンガン化合物をMnO2換算
で2.0〜6.0重量%の割合で含有する相対密度が9
5%以上のセラミックスからなる絶縁基体と、該絶縁基
体の少なくとも表面に該絶縁基体との同時焼成によって
形成され、銅(Cu)を10〜70体積%、タングステ
ン(W)及び/またはモリブデン(Mo)を30〜90
体積%の割合で含有し、かつ銅からなるマトリックス中
にタングステン及び/またはモリブデンが平均粒径1〜
10μmの粒子として分散含有してなる配線層とから成
る配線基板を提案した(特開平10−244237号参
照)。
ルミニウム質焼結体等から成り、かつ相対密度が高く緻
密であるため熱伝導性が、10W/m・k以上と高く、
また、配線層が低抵抗の銅を含有するためシート抵抗を
約4mΩ/□程度と低くすることができる。
ミニウムを主成分とし、酸化マンガン(MnO2)を
2.0〜6.0重量%の割合で含有するセラミック成分
を含有するグリーンシートの表面に、銅粉末を10〜7
0体積%、平均粒径が1〜10μmのタングステン及び
/またはモリブデンを30〜90体積%の割合で含有し
てなる導体ペーストを回路パターン状に印刷塗布した
後、該グリーンシートを積層し、非酸化性雰囲気中で最
高焼成温度が1200〜1500℃となる条件で焼成す
ることによって製作される。
線基板は配線層のシート抵抗が約4mΩ/□と従来品に
比し低いものの、ミリ波帯、マイクロ波帯の高周波信号
を使用する半導体素子が搭載され、配線層に高周波信号
が伝播された場合には電気抵抗はまだまだ大きく、伝播
する高周波信号にロスを発生させてしまうためより一層
低抵抗とする必要がある。
から成るめっき層を被着させておくことが考えられる。
成るめっき層を被着させた場合、配線層にはタングステ
ンやモリブデンといった銅や金から成るめっき層に対し
て密着性の悪い金属が含有されており、配線層と銅や金
から成るめっき層との密着強度が弱いことから外力印加
によってめっき層が配線層の表面から剥がれるという欠
点が誘発されてしまう。
対して拡散し易いことから、配線層に半導体素子を錫−
鉛半田等の低融点ロウ材を介して接合したり、配線層を
外部電気回路基板の配線導体に低融点ロウ材を介して接
合したりする際、銅や金のめっき層が低融点ロウ材に容
易に拡散吸収されて低融点ロウ材と接する配線層表面に
前記低融点ロウ材と接合性の悪いタングステンやモリブ
デンが現われてしまい、その結果、低融点ロウ材の配線
層に対する接合強度が劣化し、接合の信頼性が大きく低
下するという欠点が誘発されてしまう。
で、その目的は配線基板の熱伝導性を高くし、かつ電気
抵抗を高周波信号の伝播においても問題とならないよう
な小さな値としたミリ波帯、マイクロ波帯の高周波信号
を使用する半導体素子の搭載が可能な量産性に優れた配
線基板を提供することにある。
0W/m・k以上のセラミックス焼結体から成る絶縁基
体と、該絶縁基体と同時焼成により絶縁基体に一体的に
形成されたタングステンおよび/またはモリブデンと、
銅とから成る配線層とで構成される配線基板であって、
前記配線層の露出表面にはニッケルめっき層と、銅また
は金めっき層が順次被着されており、かつ配線層とニッ
ケルめっき層とが拡散接合されていることを特徴とする
ものである。
き層との拡散領域の厚みが、0.5μm乃至2.0μm
であることを特徴とするものである。
伝導率が10W/m・k以上のセラミックス焼結体で形
成したことから得られる配線基板は熱伝導率が良好で、
半導体装置の熱を装置外に効率よく放散させることがで
き、半導体装置を常に適温として半導体装置を長期間に
わたり正常、かつ安定に作動させることができる。
表面に電気抵抗が極めて小さい銅または金から成るめっ
き層を被着させたことから、配線層を低抵抗配線となす
ことができ、その結果、ミリ波帯やマイクロ波帯の高周
波信号もほとんどロスを発生させることなく伝播させる
ことが可能となる。
テンおよび/またはモリブデンと銅とから成る配線層の
表面にニッケルめっき層と、銅または金めっき層を順次
被着させるとともに配線層とニッケルめっき層とを拡散
接合させたことから、配線層とニッケルめっき層との接
合、ニッケルめっき層と銅または金めっき層との接合が
極めて強固となり、外力印加によって、ニッケルめっき
層が配線層表面から、銅または金めっき層がニッケルめ
っき層表面から、それぞれ容易に剥がれることはない。
低融点ロウ材との接合性が良好なニッケルめっき層を被
着し、配線層を被覆するようにしたことから、配線層に
半導体素子を錫−鉛半田等の低融点ロウ材を介して接合
したり、配線層を外部電気回路基板の配線導体に低融点
ロウ材を介して接合したりする際、銅や金から成るめっ
き層が低融点ロウ材に拡散吸収されたとしても、低融点
ロウ材との接合性の悪いタングステンやモリブデンが現
われることはほとんどなく、低融点ロウ材はニッケルめ
っき層と良好に接合し、その結果、低融点ロウ材の配線
層に対する接合強度が極めて強く、配線基板の外部電気
回路基板に対する接合の信頼性を極めて良好なものとな
すことができる。
施例について、添付の図面を基に説明する。
素子収納用パッケージの一実施例を示し、1は絶縁基
体、2は配線層である。この絶縁基体1と配線層2とで
半導体素子3を搭載する配線基板4が構成される。
は半導体素子を搭載、支持する基体として作用し、酸化
アルミニウム質焼結体、窒化アルミニウム質焼結体、炭
化珪素質焼結体、等の熱伝導率が10W/m・k以上の
セラミック焼結体により形成されている。
び高強度化を達成する上では、相対密度95%以上の高
緻密体から構成されるものであることが望ましい。
層2との同時焼結時による保形性を達成する上では、1
200℃〜1500℃の低温で焼成することが必要とな
るが、本発明によれば、このような低温での焼成におい
ても相対密度95%以上に緻密化することが必要とな
る。
1は、例えば、酸化アルミニウムを主成分とするもの、
具体的には酸化アルミニウムを90重量%以上の割合で
含有するものが好適に使用され、第2の成分として、M
n化合物をMnO2換算で2.0〜6.0重量%の割合
で含有することが望ましい。即ち、マンガン化合物が
2.0重量%よりも少ないと、1200℃〜1500℃
での緻密化が達成されにくく、また6.0重量%よりも
多いと絶縁基体1の絶縁性が低下する。マンガン化合物
の最適な範囲は、MnO2換算で3〜5重量%である。
として、SiO2およびMgO、CaO、SrO等のア
ルカリ土類元素酸化物を銅含有導体との同時焼結性を高
める上で合計で0.4〜8重量%の割合で含有せしめる
ことが望ましい。
リブデンなどの金属を着色成分として2重量%以下の割
合で含んでもよい。
アルミニウム主結晶相の粒界に非晶質相あるいは結晶相
として存在するが、熱伝導性を高める上で粒界中に助剤
成分を含有する結晶相が形成されていることが望まし
い。
を主成分として形成した場合、酸化アルミニウム主結晶
相は、粒状または柱状の結晶として存在するが、これら
主結晶相の平均結晶粒径は1.5〜5.0μmであるこ
とが望ましい。
上記平均結晶粒径は、短軸径に基づくものである。この
主結晶相の平均結晶粒径が1.5μmよりも小さいと、
高熱伝導化が難しく、平均粒径が5.0μmよりも大き
いと基板材料として用いる場合に要求される十分な強度
が得られにくくなるためである。
搭載された半導体素子3の電極をボンディングワイヤ5
等を介して接続させる接続パッドとして作用するととも
に、この半導体素子3の電極を外部電気回路基板に錫−
鉛半田等の低融点ロウ材を介して接続させるための導電
路として作用する。
タングステン及び/またはモリブデンを30〜90体積
%の割合で含有することが必要である。これは、配線層
2の低抵抗化と、上記絶縁基体1との同時焼結性を達成
するとともに、表面の配線層の同時焼成後の保形性を維
持するためであり、上記銅が10体積%よりも少なく、
タングステンやモリブデン量が90体積%よりも多い
と、配線層のシート抵抗が高くなる。また、銅量が70
体積%よりも多く、タングステンやモリブデン量が30
体積%よりも少ないと、表面の配線層2の同時焼成後の
保形性が低下し、表面の配線層2においてにじみなどが
発生したり、溶融した銅によって表面の配線層2が凝集
して断線が生じるとともに、絶縁基体1と配線層2の熱
膨張係数差により配線層2の剥離が発生するためであ
る。最適な組成範囲は、銅を40〜60体積%、タング
ステン及び/またはモリブデンを60〜40体積%であ
る。
及び/またはモリブデンは、平均粒径1〜10μmの球
状あるいは数個の粒子による凝集粒子として銅からなる
マトリックス中に分散含有していることが望ましい。こ
れは、上記平均粒径が1.0μmよりも小さい場合、表
面の配線層2の保形性が悪くなるとともに組織が多孔質
化し配線層2の抵抗も高くなり、10μmを超えると銅
のマトリックスがタングステンやモリブデンの粒子によ
って分断されてしまい配線層2の抵抗が高くなったり、
銅成分が分離してにじみなどが発生するためである。タ
ングステン及び/またはモリブデンは平均粒径1.3〜
5μm、特に1.3〜4μmの大きさで分散されている
ことが最も望ましい。
の密着性を改善するために、酸化アルミニウム、または
絶縁基体と同じ成分のセラミックスを0.05〜2体積
%の割合で含有させることも可能である。
酸化アルミニウムとの銅の融点を超える温度での同時焼
成によって、配線層2中の銅成分が絶縁基体1中に拡散
する場合があるが、本発明によれば、上記少なくとも銅
を含む配線層2の周囲の絶縁基体1のセラミックスへの
銅の拡散距離が20μm以下、特に10μm以下である
ことが望ましい。これは、銅のセラミックス中への拡散
距離が20μmを超えると、配線層2間の絶縁性が低下
し、配線基板としての信頼性が低下するためである。
とにより、前記配線層2のうち、同一平面内に形成され
た配線層2間の最小線間距離を100μm以下、特に9
0μm以下の高密度配線化を図ることができる。また、
同様に図1に示すように、1つの絶縁層内に複数のビア
ホール導体6が形成される場合、そのビアホール導体6
間の最小離間距離も上記と同様な理由から100μm以
下、特に90μm以下に制御することが可能である。
温度及び雰囲気を制御して焼成することによって、絶縁
基体1の表面の平均表面粗さRaを1μm以下、特に
0.7μm以下の平滑性に優れた表面を形成できるもの
であり、その結果、絶縁基体1の表面に配線層2を形成
する場合、絶縁基体1表面を研磨加工等を施す必要がな
いことも大きな特徴である。
は、例えば酸化アルミニウムを主成分とするセラミック
ス焼結体から成る場合、以下のようにして形成される。
即ち、(1)まず、絶縁基体1を形成するために、セラ
ミックス焼結体の主成分となる酸化アルミニウム原料粉
末として、平均粒径が0.5〜2.5μm、特に0.5
μm〜2.0μmの粉末を用いる。これは、平均粒径は
0.5μmよりも小さいと、粉末の取扱が難しく、また
粉末のコストが高くなり、2.5μmよりも大きいと、
1500℃以下の温度で焼成することが難しくなるため
である。
て、第2成分として、MnO2を2.0〜6.0重量
%、特に3.0〜5.0重量%の割合で添加する。また
適宜、第3の成分として、SiO2、MgO、CaO、
SrO2粉末等を0.4〜8重量%、第4の成分とし
て、W、Mo、Crなどの遷移金属の金属粉末や酸化物
粉末を着色成分として金属換算で2重量%以下の割合で
添加する。
化物粉末以外に、焼成によって酸化物を形成し得る炭酸
塩、硝酸塩、酢酸塩などとして添加してもよい。
体1を形成するためのシート状成形体を作製する。シー
ト状成形体は、周知の成形方法によって作製することが
できる。例えば、上記混合粉末に有機バインダーや溶媒
を添加してスラリーを調整した後、ドクターブレード法
によって形成したり、混合粉末に有機バインダーを加
え、プレス成形、圧延成形等により所定の厚みのシート
状成形体を作製できる。
対して、導体成分として、平均粒径が1〜10μmの銅
含有粉末を10〜70体積%、特に40〜60体積%、
平均粒径が1〜10μmのタングステン及び/またはモ
リブデンを30〜90体積%、特に40〜60体積%の
割合で含有してなる導体ペーストを調整し、このペース
トを各シート状絶縁層にスクリーン印刷、グラビア印刷
等の手法によって印刷塗布する。
の密着性を高めるために、酸化アルミニウム粉末や、絶
縁層を形成する酸化物セラミックス成分と同一の組成物
粉末を0.05〜2体積%の割合で添加することも可能
である。
たシート状成形体を位置合わせして積層圧着した後、こ
の積層体を、この焼成を、非酸化性雰囲気中、焼成最高
温度が1200〜1500℃の温度となる条件で焼成す
る。
と、通常の原料を用いた場合において、酸化アルミニウ
ム絶縁基体が相対密度95%以上まで緻密化できず、熱
伝導性や強度が低下し、1500℃よりも高いと、タン
グステンあるいはモリブデン自体の焼結が進み、銅との
均一組織を維持できなく、ひいては低抵抗を維持するこ
とが困難となりシート抵抗が高くなってしまう。また、
酸化物セラミックスの主結晶相の粒径が大きくなり異常
粒成長が発生したり、銅がセラミックス中へ拡散すると
きのパスである粒界の長さが短くなるとともに拡散速度
も速くなる結果、拡散距離を30μm以下に抑制するこ
とが困難となるためである。好適には1250〜140
0℃の範囲がよい。
は、窒素、あるいは窒素と水素との混合雰囲気であるこ
とが望ましいが、特に、配線層2中の銅の拡散を抑制す
る上では、水素及び窒素を含み露点+10℃以下、特に
−10℃以下の非酸化性雰囲気であることが望ましい。
なお、この雰囲気には所望により、アルゴンガス等の不
活性ガスを混入してもよい。焼成時の露点が+10℃よ
り高いと、焼成中に酸化物セラミックスと雰囲気中の水
分とが反応し酸化膜を形成し、この酸化膜と銅含有導体
の銅が反応してしまい、導体の低抵抗化の妨げとなるの
みではなく、銅の拡散を助長してしまうためである。
配線層2の露出表面にニッケルめっき層7と、銅または
金めっき層8とが順次被着され、ニッケルめっき層7は
配線層2と拡散接合されている。拡散接合により、配線
層2とニッケルめっき層7との間にニッケル/銅の拡散
領域7aが形成され、この拡散領域7aを介して配線層
2とニッケルめっき層7とが強固に接合している。
っき層8との密着性も良好であることから、配線層2に
銅または金めっき層8を強固に被着させるための下地金
属層として作用する。
との接合、ニッケルめっき層7と銅または金めっき層8
との接合が極めて強固となり、外力印加によって各めっ
き層が(ニッケルめっき層7が配線層2表面から、およ
び銅または金めっき層8がニッケルめっき層7表面か
ら)容易に剥がれることはない。
とニッケルめっき層7との拡散領域7aは、その厚みが
0.5μm未満では配線層2にニッケルめっき層7を強
固に被着、接合させることが困難となり、2.0μmを
超えると拡散領域7aに内在する応力によりニッケルめ
っき層7の配線層2に対する接合の信頼性が劣化するお
それがあり、また配線層2の電気抵抗を大きく上昇させ
る傾向がある。従って、前記配線層2とニッケルめっき
層7との拡散領域7aの厚みは0.5μm〜2.0μm
の範囲としておくことが好ましい。
ニッケル20〜40g/リットルと、ジメチルアミンボ
ラン2.5〜4.5g/リットルとを主成分とし、酢
酸、マロン酸、コハク酸、プロピオン酸、またはこれら
のナトリウム塩等の錯化剤、塩化アンモニウム等のpH
調整剤、チオ二酢酸、酢酸鉛等の安定剤等の添加剤を添
加して成る無電解ニッケルめっき液中に配線層2を所定
時間浸漬することにより配線層2上に所定厚みに形成さ
れる。
間の拡散接合は、銅とニッケルが相互拡散し易いことか
ら、例えば、配線層2の表面にニッケルめっき層7を被
着させた後、配線基板4を、非酸化雰囲気中、約650
℃〜750℃の比較的低い温度で熱処理することにより
行なうことができる。
度のキープ時間を適宜調整することにより、拡散領域7
aの厚みを制御することができる。
めっき層8が被着形成されている。
の配線層2に電気信号を伝播させる主導体として作用
し、低抵抗の銅または金から成ることから、配線層2の
電気抵抗を、ミリ波帯、マイクロ波帯の高周波信号を伝
播させる場合であっても問題とならないような小さな値
となす作用を有する。
から成る場合であれば、硫酸銅10g/リットル、ED
TA−2Na30g/リットル、ホルムアルデヒド(3
7%液)3cm3/リットル、および若干のビピリジル
およびポリエチレングリコール等から成る無電解めっき
液を準備するとともに、前記配線層2(実際には配線層
2に被着させたニッケルめっき層7)に対して脱脂、酸
処理等の周知のめっき前処理を施した後、ニッケルめっ
き層7の露出面を前記無電解銅めっき液中に所定時間浸
漬させることによってニッケルめっき層7上に所定厚み
に被着される。
金化合物であるシアン化金カリウムおよび錯化剤である
エチレンジアミン四酢酸を主成分とし、シアン化カリウ
ム、リン酸二水素カリウム等を添加して成る置換型の無
電解金めっき液と、金化合物であるシアン化金カリウム
および還元剤である水素化ホウ素ナトリウムとを主成分
とする還元型の無電解金めっき液とを準備し、前記配線
層2(実際には配線層2に被着させたニッケルめっき層
7)に対して脱脂、酸処理等の周知のめっき前処理を施
した後、ニッケルめっき層7の露出面を、前記置換型の
無電解金めっき液、還元型の無電解金めっき液の順に所
定時間浸漬させることによってニッケルめっき層7上に
所定厚みに被着される。
ケルめっき層7に対する密着性が良好であることから、
ニッケルめっき層7上に良好に接合するとともに、この
ニッケルめっき層7およびニッケル/銅の拡散領域7a
を介して、配線層2に強固に接合することができる。
成る場合、銅めっき層の表面にさらに被覆用の金めっき
層(不図示)を被着させておくと、銅めっき層およびニ
ッケルめっき層7、配線層2の酸化腐食を有効に防ぐこ
とができるとともに、配線層2に対する低融点ロウ材の
濡れ性をより一層有効に防ぐことができる。従って、前
記銅または金めっき層8は、銅から成る場合、さらにそ
の表面に被覆用の金めっき層(不図示)を、例えば、
0.05μm〜3μmの厚みで被着させておくことが好
ましい。
っき層(不図示)は、例えば、上述の金めっき層8と同
様の手順、つまり、銅めっき層8の露出面を置換型の無
電解金めっき液、還元型の無電解金めっき液の順に所定
時間浸漬させることによって、銅めっき層8上に所定厚
みに形成することができる。
縁基体1の半導体素子搭載部1a上に半導体素子3を搭
載するとともにこの半導体素子3の各電極を配線層2に
ボンディングワイヤ5を介して電気的に接続し、しかる
後、絶縁基体1の上面に金属やセラミックスから成る椀
状の蓋体9をガラスや樹脂、ロウ材等の封止材を介して
接合させ、絶縁基体1と蓋体9とから成る容器内部に半
導体素子3を気密に収容することによって製品としての
半導体装置が完成し、半導体素子3は配線層2等を介し
て外部電気回路に接続されることとなる。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば、上述の実施例では本発
明の配線基板を半導体素子収納用パッケージに適用した
が、混成集積回路基板等の他の用途に適用してもよい。
熱伝導率が10W/m・k以上のセラミックス焼結体で
形成したことから得られる配線基板は熱伝導率が良好
で、半導体装置の熱を装置外に効率よく放散させること
ができ、半導体装置を常に適温として半導体装置を長期
間にわたり正常、かつ安定に作動させることができる。
表面に電気抵抗が極めて小さい銅または金から成るめっ
き層を被着させたことから、配線層を低抵抗配線となす
ことができ、その結果、ミリ波帯やマイクロ波帯の高周
波信号もほとんどロスを発生させることなく伝播させる
ことが可能となる。
テンおよび/またはモリブデンと銅とから成る配線層の
表面にニッケルめっき層と、銅または金めっき層を順次
被着させるとともに配線層とニッケルめっき層とを拡散
接合させたことから、配線層とニッケルめっき層との接
合、ニッケルめっき層と銅または金めっき層との接合が
極めて強固となり、外力印加によって各めっき層が配線
層表面から容易に剥がれることはない。
ニッケルめっき層を被着、被覆するようにし、このニッ
ケルめっき層と低融点ロウ材との接合性が良好であるこ
とから、配線層に半導体素子を錫−鉛半田等の低融点ロ
ウ材を介して接合したり、配線層を外部電気回路基板の
配線導体に低融点ロウ材を介して接合したりする際、銅
や金のめっき層が低融点ロウ材に拡散吸収されたとして
も、低融点ロウ材との接合性の悪いタングステンやモリ
ブデンが現われることはほとんどなく、その結果、低融
点ロウ材の配線層に対する接合強度が極めて強く、接合
の信頼性を極めて良好なものとなすことができる。
体素子収納用パッケージに適用した場合の一実施例を示
す断面図である。
Claims (2)
- 【請求項1】熱伝導率が10W/m・k以上のセラミッ
クス焼結体から成る絶縁基体と、該絶縁基体と同時焼成
により絶縁基体に一体的に形成されたタングステンおよ
び/またはモリブデンと、銅とから成る配線層とで構成
される配線基板であって、前記配線層の露出表面にはニ
ッケルめっき層と、銅または金めっき層が順次被着され
ており、かつ配線層とニッケルめっき層とが拡散接合さ
れていることを特徴とする配線基板。 - 【請求項2】前記配線層とニッケルめっき層との拡散領
域の厚みが、0.5μm乃至2.0μmであることを特
徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001193758A JP2003007923A (ja) | 2001-06-26 | 2001-06-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001193758A JP2003007923A (ja) | 2001-06-26 | 2001-06-26 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003007923A true JP2003007923A (ja) | 2003-01-10 |
Family
ID=19031981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001193758A Pending JP2003007923A (ja) | 2001-06-26 | 2001-06-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003007923A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009143766A (ja) * | 2007-12-14 | 2009-07-02 | Tokuyama Corp | メタライズド基板およびその製造方法 |
JP2011049471A (ja) * | 2009-08-28 | 2011-03-10 | Kyocera Corp | セラミック構造体、および半導体装置 |
-
2001
- 2001-06-26 JP JP2001193758A patent/JP2003007923A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009143766A (ja) * | 2007-12-14 | 2009-07-02 | Tokuyama Corp | メタライズド基板およびその製造方法 |
JP2011049471A (ja) * | 2009-08-28 | 2011-03-10 | Kyocera Corp | セラミック構造体、および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4959079B2 (ja) | 半導体素子収納用パッケージ | |
JP3566569B2 (ja) | 配線基板およびその製造方法 | |
JP3538549B2 (ja) | 配線基板およびその製造方法 | |
JP3808376B2 (ja) | 配線基板 | |
JP3493310B2 (ja) | 多層配線基板 | |
JP2003007923A (ja) | 配線基板 | |
JP2003234552A (ja) | 配線基板 | |
JP2006140538A (ja) | 配線基板 | |
JP3762352B2 (ja) | 配線基板 | |
JP4454183B2 (ja) | 配線基板の製造方法 | |
JP3645744B2 (ja) | セラミック配線基板 | |
JP2001185850A (ja) | 配線基板 | |
JP2002171044A (ja) | 配線基板 | |
JP2002217336A (ja) | 配線基板 | |
JP2002164477A (ja) | 配線基板およびその製造方法 | |
JP3583018B2 (ja) | セラミック配線基板 | |
JP2002164476A (ja) | 配線基板およびその製造方法 | |
JP4530525B2 (ja) | 配線基板 | |
JPH07202356A (ja) | 回路基板 | |
JP2004221407A (ja) | 配線基板 | |
JP3898400B2 (ja) | 配線基板およびその製造方法 | |
JP2002164478A (ja) | 配線基板およびその製造方法 | |
JPH0555718A (ja) | 回路基板 | |
JP4646469B2 (ja) | セラミック配線基板 | |
JP2002324874A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100105 |